专利名称：基于vc-tcxo阵列和频率综合芯片的宽带射频发生电路的制作方法
技术领域：
本发明涉及一种基于VC-TCXO阵列和频率综合芯片的宽带射频发生电路的设计与实现。
背景技术：
在现代通讯系统中，对通信设备的频率稳定度和准确度都有很高的要求。射频信号发生器是系统设计与调试过程中不可或缺的关键仪器。最初的射频信号发生器是利用一个或者多个高稳定度的晶体振荡器，经过倍频、 分频和混频等操作，产生一系列离散的输出信号。该方案信号稳定度高，频率变换速度快， 但调试困难，杂散不易控制，输出分辨率低。随着锁相环技术的不断发展，新一代的射频信号发生器被广泛使用。该方案使用负反馈原理，在单一确定参考源的作用下，产生所需的各种频率分量，大大降低了设计难度，并提高了输出信号的频率范围。然而，目前采用锁相环方案的射频信号发生器其输出频率分辨率仍然受到限制。直接数字频率合成技术的出现，使高分辨率的信号发生电路的设计成为可能。但其输出杂散比较严重，且输出频率较低，目前尚未用于载波信号的生成。
发明内容
本发明目的在于提供一种高输出频率分辨率、宽带的基于VC-TQCO阵列和频率综合芯片的射频发生电路。为实现上述目的，本发明采用的技术方案是其基于VC-TCXO阵列和频率综合芯片的宽带射频发生电路包括VC-TQCO阵列、频率综合芯片、调制器、直接数字频率合成器、 功率控制器和数字处理器；所述数字处理器与所述VC-TCXO阵列的控制端、频率综合芯片的控制端、功率控制器的控制端和直接数字频率合成器的输入端分别连接，所述VC-TCXO 阵列的输出端与频率综合芯片的参考输入端连接，频率综合芯片的输出端与调制器的载波输入端连接，直接数字频率合成器的I/Q基带输出端与调制器的I/Q基带输入端连接，调制器的输出端与功率控制器的信号输入端连接。进一步地，本发明所述调制器采用正交调制架构。进一步地，本发明所述功率控制器采用自动功率控制架构。与现有技术相比，本发明具有的有益效果是该电路具有输出频率范围宽，频率分辨率高，噪声系数低和杂散性能良好等优点。
图1是本发明的结构示意框图； 图2是频率综合芯片的原理框图。图3是直接数字频率合成器的原理框图。
3
图4是调制器的原理框图。图5是功率控制器的原理框图。
具体实施例方式以下结合附图和具体实施方式
进一步阐述本发明。图1所示为本发明的结构示意框图，该基于VC-TQCO阵列和频率综合芯片的宽带射频发生电路主要包括=VC-TCXO阵列、频率综合芯片、调制器、直接数字频率合成器、功率控制器和数字处理器。其中，数字处理器与VC-TCXO阵列的控制端、频率综合芯片的控制端和功率控制器的控制端以及直接数字频率合成器的输入端分别连接，VC-TCXO阵列的输出端与频率综合芯片的参考输入端连接，频率综合芯片的输出端与调制器的载波输入端连接，直接数字频率合成器的I/Q基带输出端与调制器的I/Q基带输入端连接，调制器的输出端与功率控制器的信号输入端连接。本发明中，VC-TCXO阵列可选用DSB321SDA或DSA221SDA系列的温度补偿晶体振荡器。频率综合芯片可使用商用锁相环芯片搭建，其原理框图如图2所示。频率综合芯片可选用商用锁相环芯片，例如Analog Device公司的ADF4350，该芯片为集成压控振荡器的宽带频率合成器芯片，其输出频率范围为137. 5MHz到4400MHz。直接数字频率合成器原理框图如图3所示，可使用FPGA和存储器实现，或者使用商用直接数字频率合成芯片，如Analog Device公司生产的AD9834。功率控制器一般采用自动功率控制架构，其原理框图如图5所示。数字处理器可使用基于微处理器、DSP或FPGA的嵌入式处理系统实现。如图2所示，频率综合芯片采用锁相环架构，其数字输入端接数字处理器，其参考输入端接VC-TCXO阵列，载波输出端接调制器的载波输入端。分频器对压控振荡器的输出进行N分频操作；鉴相器对分频后的信号和参考输入进行比较，其比较结果经过环路滤波器后，又作用于压控振荡器。在负反馈机制的作用下，载波信号最终锁定到参考输入频率的 N倍上。当频率综合芯片的输出分辨率达到输出要求时，数字处理器通过修改其频率寄存器里的内容，修改分频器的分频比N，达到改变输出频率的目的；在频率综合芯片本身的输出分辨率无法达到输出要求时，则通过修改其参考输入来达到改变输出频率的目的。如图3所示，直接数字频率合成器的数字输入接数字处理器，I/Q基带输出接调制器的I/Q基带输入。在参考源提供的时钟作用下，相位累加器不断地根据频率寄存器内的数值更新输出；之后以其输出作为地址来访问正弦查找表和余弦查找表，并将该地址内的数据送往数模转换器；数模转化器则根据其输入生成所需的I/Q基带信号。数字处理器通过修改其频率寄存器，来控制直接数字频率合成的输出频率。如图4所示，调制器采用正交调制架构，其载波输入接频率综合芯片的载波输出， I/Q基带输入接直接数字频率合成器的I/Q基带输出。输入的载波按功率等分成两路；其中一路经过90度相移后，与I路基带输入进行混频操作；另外一路直接与Q路基带输入进行混频操作；混频后的结果又被合成为一路，作为调制输出。如图5所示，功率控制器采用自动功率控制架构，其数字输入接数字处理器，信号输入接调制器的调制输出。功率调节先将输入信号调节为标准最大输出功率附近；功率检测用于对功率调节的输出进行采样；该采样结果经过驱动器放大后，与标准的最大输出功率进行比较；功率调节再根据比较结果，不断的微调其输出功率，直到该功率与标准的最大输出功率相等为止；数字处理器通过控制输出衰减器，调节输出信号的功率。
本发明宽带射频信号发生电路的工作原理如下
在数字处理器的控制下，VC-TCXO阵列给频率综合芯片提供IOMHz参考信号。数字处理器通过写入频率综合芯片的频率寄存器，来控制输出载波信号的频率。当频率综合芯片的输出频率分辨率达到输出要求时，通过修改频率综合芯片的频率寄存器，来修改载波频率。当频率综合芯片的输出频率分辨率无法达到输出要求时，数字处理器通过微调VC-TCXO 阵列输出的方式，来修改载波频率，这使得本发明宽带射频发生电路的输出频率的分辨率得到提高。同时由于本发明宽带射频发生电路中的频率综合芯片采用锁相环架构，使得本发明所输出的频率具有噪声系数低和杂散性能好的优点。当需要对输出信号进行调制操作时，数字处理器控制直接数字频率合成芯片输出所需的基带信号，调制器完成基带信号对载波信号的调制操作。在数字处理器的控制下，功率控制器来调节输出信号的功率。
权利要求
1.一种基于VC-TQCO阵列和频率综合芯片的宽带射频发生电路，其特征在于包括 VC-TCXO阵列、频率综合芯片、调制器、直接数字频率合成器、功率控制器和数字处理器；所述数字处理器与所述VC-TQCO阵列的控制端、频率综合芯片的控制端、功率控制器的控制端和直接数字频率合成器的输入端分别连接，所述VC-TQCO阵列的输出端与频率综合芯片的参考输入端连接，频率综合芯片的输出端与调制器的载波输入端连接，直接数字频率合成器的I/Q基带输出端与调制器的I/Q基带输入端连接，调制器的输出端与功率控制器的信号输入端连接。
2.根据权利要求1所述的一种基于VC-TCXO阵列和频率综合芯片的宽带射频发生电路，其特征在于所述调制器采用正交调制架构。
3.根据权利要求1或2所述的一种基于VC-TCXO阵列和频率综合芯片的宽带射频发生电路，其特征在于所述功率控制器采用自动功率控制架构。
全文摘要
本发明公开了一种基于VC-TCXO阵列和频率综合芯片的宽带射频发生电路，包括VC-TCXO阵列、频率综合芯片、调制器、直接数字频率合成器、功率控制器和数字处理器；所述数字处理器与所述VC-TCXO阵列的控制端、频率综合芯片的控制端、功率控制器的控制端和直接数字频率合成器的输入端分别连接，所述VC-TCXO阵列的输出端与频率综合芯片的参考输入端连接，频率综合芯片的输出端与调制器的载波输入端连接，直接数字频率合成器的I/Q基带输出端与调制器的I/Q基带输入端连接，调制器的输出端与功率控制器的信号输入端连接。本发明电路具有输出频率范围宽，频率分辨率高，噪声系数低和杂散性能良好等优点。
文档编号H04L27/36GK102158239SQ20101059842
公开日2011年8月17日 申请日期2010年12月21日 优先权日2010年12月21日
发明者冉立新, 牟文秋, 王静雨, 皇甫江涛 申请人:浙江大学