专利名称：一种多模终端射频芯片与基带芯片的接口的制作方法
技术领域：
本实用新型涉及到移动通信终端收发信机系统，特别涉及一种多模终端射频芯片 (简称，RF)与基带芯片(简称，BB)的接口。
背景技术：
随着移动通信技术的发展，第三代移动通信系统日趋成熟，已经拥有一定的用户 群；同时由于第二代移动通信系统拥有庞大的用户群而不能被运营商放弃客观上必将长期 存在；并且随着用户对移动通信系统更高性能的要求，发展后三代、第四代移动通信技术已 成为发展趋势。站在市场的角度，为了确保移动通信用户的平稳过度，终端的多模化和小型 化已成为了客观需求。现有的移动终端中通常包括射频处理模块和基带处理模块两个部分，两个部分的 核心分别是射频芯片和基带芯片。终端接收信号时，无线高频信号经天线进入射频接收机， 接收机的将高频信号放大、下变频、滤波等处理后输出模拟IQ数据或数字IQ数据，再经射 频芯片与基带芯片的接口传给基带处理模块进行数据处理；终端发送信号时，数据由基带 处理模块送出，经射频芯片与基带芯片的接口传送至射频发射机，经滤波、上变频、放大等 处理后经天线发出。目前，射频芯片与基带芯片的硬件接口以采用数字接口为主。现有技术中，多模终端通常采用独立的射频芯片来处理不同网络模式的射频信 号，与之相对应，各个独立的射频芯片和基带芯片之间需要使用独立的接口来实现多模终 端在不同网络模式下RF和BB的通信。以时分-同步码分多址/增强型数据速率GSM演进技术(简称，TD-SCDMA/EDGE) 双模终端为例，现有技术的TD-SCDMA/EDGE双模终端使用了两个独立的射频芯片和两个独 立的基带芯片，TD-SCDMA射频芯片处理TD-SCDMA网络模式的射频信号，EDGE射频芯片处 理EDGE网络模式的射频信号；与之对应，射频芯片与基带芯片之间也使用了两套独立的接 口，一套独立的EDGE接口和一套独立的TD-SCDMA接口，如附图1所示。其中，ANT为射频天线，FEM Moudle为射频前端电路，TD-SCDMA Transceiver为 TD-SCDMA 射频芯片；EDGE Transceiver 为 EDGE 射频芯片，TD-SCDMA BaseBand % TD-SCDMA 基带芯片，EDGE BaseBand为EDGE基带芯片。EDGE射频芯片与基带芯片接口采用DigRFl. 12标准接口，包括，数据接口 一条双向串行数据线RxTxData，用于RF向BB发送数据及从BB接收数据；控制接口 一条双向数据收发方向控制线RxTxEN，用于BB控制RF发送数据或接收数据；一条双向控制/状态信号线CtrlData，用于BB向RF发送控制信息或从RF接收状 态信息；一条控制信号时钟线CtrlClk，用于BB向RF提供控制/状态信号线的读写时钟；一条控制使能线CtrEN，用于BB向RF提供控制/状态信号线使能信息；，用于BB向RF提供控制信号生效时间。时钟接口 一条系统时钟线SysClk，用于RF向BB提供系统时钟，该时钟信号同时也是 RxTxData数据线的数据读写时钟；一条系统时钟使能线SysClkEn，用于BB控制SysClk的开关；TD-SCDMA射频芯片与基带芯片接口包括数据接口10线双向并行数据线RxTxData，用于RF向BB发送数据及从BB接收数据；控制接口 一条数据发送使能控制线TxON，用于BB控制RF发射机的开关；一条数据接收使能控制线RxON，用于BB控制RF接收机的开关；一条双向控制/状态信号线，用于BB向RF发送控制信息或从RF接收状态信息；一条控制信号时钟线，用于BB向RF提供控制/状态信号线的读写时钟；—条控制使能线，用于BB向RF提供控制/状态信号线使能信息；时钟接口 一条数据时钟线，用于BB向RF发送数据接口读写时钟。目前，现有技术中还没有多模射频芯片及与之相对应的RF与BB的接口，而现有技 术的上述方案接口线数量较多；并且，随着终端支持的网络模式的增加，接口线数量也会相 应增加，例如，对TD-SCDMA/EDGE/时分双工-长期演进(简称，TDD-LTE)三模终端，还需要 增加一个独立的LTE射频芯片及与其相应的LTE RF与BB接口 ；同时，现有技术的多模终端 RF与BB的接口方案还增加了芯片的引脚数量，提高了基带芯片和射频芯片的成本和设计 复杂度，同时会增加PCB设计的面积，不利于终端的小型化。
实用新型内容有鉴于此，本实用新型提出了一种多模终端RF和BB的接口，以提供一种多模射频 芯片和多模基带芯片的接口解决方案。本实用新型的技术方案是，一种多模终端射频芯片与基带芯片的接口，用于实现 终端多模射频芯片与多模基带芯片之间的通信，包括一个双向数据接口，用于在所述多模射频芯片和所述多模基带芯片之间传输数 据；一个时钟接口，用于在所述多模射频芯片和所述多模基带芯片之间传递时钟信 号；一个控制接口，用于所述多模基带芯片向多模射频芯片发送控制信息及从所述多 模射频芯片读取状态信号和测量信息。进一步的，所述时钟接口包括数据时钟信号线，用于提供所述双向数据接口的数据读写时钟，包括，一条用于所述多模基带芯片向所述多模射频芯片提供时钟信号的时钟信号线；一条用于所述多模射频芯片向所述多模基带芯片提供时钟信号的时钟信号线；系统时钟信号线，用于所述多模射频芯片向所述基带芯片提供系统时钟。[0041]进一步的，所述双向数据接口包括10 12条并行数据线。进一步的，所述双向数据接口还包括单条串行数据线。进一步的，所述控制接口包括—个SPI接口，用于所述多模基带芯片向所述多模射频芯片发送控制信息及从所 述多模射频芯片读取状态信息和测量信息；一条时钟使能控制信号线，用于所述多模基带芯片控制所述系统时钟的开关；—条并行数据收发方向控制线，用于所述多模基带芯片控制所述并行数据线的数 据传输方向；一条并行数据收发使能控制线，用于所述多模基带芯片控制所述并行数据线上数 据传输的开始和结束。进一步的，所述控制接口包括一个串行外围接口(简称，SPI)，用于所述多模基带芯片向所述多模射频芯片发 送控制信息及从所述多模射频芯片读取状态信息和测量信息；一条时钟使能控制信号线，用于所述多模基带芯片控制所述系统时钟的开关；一条定时控制线，用于所述多模基带芯片向所述多模射频芯片发送控制信息生效 时间；一条并行数据收发方向控制线，用于所述多模基带芯片控制所述并行数据线的数 据传输方向；一条并行数据收发使能控制线，用于所述多模基带芯片控制所述并行数据线的开 关；一条串行数据收发方向控制线，用于所述多模基带芯片控制所述串行数据线的数 据传输方向。优选的，所述SPI接口包括一条SPI片选控制线，用于所述多模基带芯片提供所述SPI接口的使能信号；—条SPI时钟信号线，用于所述多模基带芯片向所述多模射频芯片提供SPI数据 线读写时钟；一条双向SPI数据线，用于所述多模基带芯片向所述多模射频芯片发送控制信息 及从所述多模射频芯片读取状态信息和测量信息。优选的，所述SPI接口包括一条SPI片选控制线，用于所述多模基带芯片提供所述SPI接口的使能信号；一条SPI时钟信号线，用于所述多模基带芯片向所述多模射频芯片提供SPI数据 线读写时钟；一条SPI控制数据线，用于所述多模基带芯片向所述多模射频芯片发送控制信 息；一条SPI状态数据线，用于所述多模基带芯片从所述多模射频芯片读取状态信息 和测量信息。本实用新型的多模终端射频和基带的接口技术方案通过提供一套接口实现了多 模射频芯片和多模基带芯片之间的通信，减少了接口信号线的数量，通过控制接口传输控 制信号实现不同网络模式下使用同一接口完成多模射频芯片和多模基带芯片之间的通信。同时，减少了接口所需占用的芯片引脚数量，降低了基带芯片和射频芯片的成本和设计复 杂度，减少了 PCB设计的面积及布线复杂度，更有利于多模终端的小型化。
图1是现有的TD-SCDMA/EDGE双模终端射频芯片与基带芯片的接口结构图图2是本实用新型具体实施例1TD-SCDMA/TDD-LTE/EDGE三模终端射频芯片与基 带芯片的接口结构图图3是本实用新型具体实施例2TD-SCDMA/EDGE双模终端射频芯片与基带芯片的 接口结构图图4是本实用新型具体实施例3TD-SCDMA/TDD-LTE双模终端射频芯片与基带芯片 的接口结构图
具体实施方式
为进一步说明本实用新型的技术方案，下面给出优选实施例并结合附图详细说 明。具体实施例1本实施例为TD-SCDMA/TDD-LTE/EDGE三模终端射频芯片与基带芯片的接口，具体 结构如附图3所示，其中，ANT为射频天线，FEM Moudle为射频前端电路，TD-SCDMA/TDD-LTE/ EDGEThree-Bands Transceiver 为 TD-SCDMA/TDD-LTE/EDGE 三模射频芯片，TD-SCDMA/ TDD-LTE/EDGEThree-Bands BaseBand 为 TD-SCDMA/TDD-LTE/EDGE 三模基带芯片。本实施例射频芯片与基带芯片的接口包括1、双向数据接口用于EDGE模式下多模射频芯片和多模基带芯片进行数据传输的单条双向串行数 据线 DIQ_EDGE ；用于TD-SCDMA和LTE模式下多模射频芯片和多模基带芯片进行数据传输的12线 并行数据线 DIQ_TD/LTE[11:0]；2、时钟接口CLK_RF时钟信号线，用于在TDD-LTE模式下多模射频芯片向多模基带芯片提供 DIQ_TD/LTE[11:0]的数据读写时钟；CLK_BB时钟信号线，用于在TD-SCDMA及LTE模式下多模基带芯片向多模射频芯片 提供DIQ_TD/LTE[11:0]的数据读写时钟；SysCLK时钟信号线，用于多模射频芯片向多模基带芯片提供系统时钟及EDGE模 式下DIQ_EDGE的数据读写时钟；3、控制接口3线制SPI接口，用于所述多模基带芯片向所述多模射频芯片发送控制信息及从 所述多模射频芯片向读取状态信息和测量信息；定时控制线Strobe，用于所述多模基带芯片向所述多模射频芯片发送控制信息生 效时间；[0084]并行数据收发方向控制线TxNRx，用于所述多模基带芯片控制DIQ_TD/LTE[11:0] 的数据传输方向；并行数据收发使能控制线Enable，用于所述多模基带芯片控制DIQ_TD/ LTE[11:0]数据传输的开始和结束串行数据收发方向控制线TxRxEN，用于所述多模基带芯片控制DIQ_EDGE的数据 传输方向；时钟使能信号线ClkEN，用于多模基带芯片控制SysCLK的开关。其中，SPI接口包括SPI控制数据线CtrlDaa，用于所述多模基带芯片向所述多模射频芯片发送控制 信息及从所述多模射频芯片向读取状态信息和测量信息；SPI时钟控制线CtrlClk，用于所述多模基带芯片向所述多模射频芯片提供 CtrlData的读写时钟；SPI片选控制线Ctr 1EN，用于多模基带芯片提供SPI接口的使能信号。为进一步说明本实施例的接口，下面对本实施例中TD-SCDMA/LTE/EDGE三模终端 射频芯片和基带芯片的接口的工作流程进行简要描述。1、多模基带芯片通过三线SPI向多模射频芯片发送控制信息，首先对多模射频芯 片进行初始化设置，然后根据空口信号的特点，进行频点设置，自动功率控制(简称，APC)、 自动增益控制(简称，AGC)、自动频率控制(简称，AFC)等相关设置；同时根据协议的要求， 进行收发状态切换、模式间切换、选择网络模式等相关设置。其中，SPI送数机制可根据射 频芯片的情况进行灵活选择，如支持标准的SPI制式或DigRF VI. 12的制式。2、在接收状态下，通过SPI控制射频收发信机选择一种接收状态——LTE模式或 TD-SCDMA模式或EDGE模式；空口高频信号经射频解调后，将数字信号传至射频芯片与基带 芯片的接口处；数据到达接口之前通过SPI打开CLK_RF时钟信号或者基带芯片提前打开 CLK_BB时钟信号。LTE或TD-SCDMA模式下，在CLK_RF或CLK_BB的上升沿，同时TxNRx为 低且Enable出现第一个高电平(持续一个时钟周期)时，数据DIQ_TD/LTE[11:0]开始在 CLK_RF或CLK_BB上升沿和下降沿时向基带芯片传输，基带芯片正确接收后将数据交于基 带处理模块进行相应的处理；在CLK_RF或CLK_BB的上升沿，同时TxNRx为低且Enable出 现下一个高电平(持续一个时钟周期)时，完成一次接收过程。EDGE模式下，严格按DigRF VI. 12标准的中TxRxEN、SysClk、DIQ_EDGE的接口时序关系完成一次接收过程。3、当发射状态下，当基带数据处理模块准备好待发射的数据后，基带芯片通过SPI 控制接口，将射频收发信机选择一种发射状态——LTE模式或TD-SCDMA模式或EDGE模式。 数据到达接口之前基带芯片通过SPI控制射频芯片打开CLK_RF时钟信号或者基带芯片提 前打开CLK_BB时钟信号。LTE或TD-SCDMA模式下，在CLK_RF或CLK_BB的上升沿，同时 TxNRx为高且Enable出现第一个高电平(持续一个时钟周期)时，数据DIQ_TD/LTE [11 0] 开始在CLK_RF或CLK_BB上升沿和下降沿时向射频芯片传输，射频芯片正确接收到所要发 射的数据后，经过射频调制、放大、滤波等处理后由天线口发出；在CLK_RF或CLK_BB的上升 沿，同时TxNRx为高且Enable再次出现一个高电平(持续一个时钟周期)时，完成一次发 射过程。EDGE模式下，严格按DigRF VI. 12标准的中的TxRxEN、SysClk、DIQ_EDGE接口时 序关系完成一次发射过程。[0096]4、在空闲(简称，IDLE)状态下，基带芯片通过SPI控制射频芯片除系统时钟电路 外均处于关闭状态。5、在关闭(简称，SHDN)状态下，基带芯片通过SPI控制射频芯片所有电路均处于 关闭状态。具体实施例2本实施例为TD-SCDMA/EDGE双模终端射频芯片与基带芯片的接口，具体结构如附 图3所示，其中，ANT为射频天线，FEM Moudle为射频前端电路，TD-SCDMA/EDGE Dual-BandsTransceiver 为 TD-SCDMA/EDGE 双模射频芯片，TD-SCDMA/EDGE Dual-Bands BaseBand 为 TD-SCDMA/EDGE 双模基带芯片。本实施例射频芯片与基带芯片的接口包括1、双向数据接口用于EDGE模式下多模射频芯片和多模基带芯片进行数据传输的单条双向串行数 据线 DIQ_EDGE ；用于TD-SCDMA模式下多模射频芯片和多模基带芯片进行数据传输的10线并行数 据线 DIQ_TD[9:0]；2、时钟接口CLK_BB时钟信号线，用于在TD-SCDMA模式下多模基带芯片向多模射频芯片提供 DIQ_TD/LTE[9:0]的数据读写时钟；CLK_RF时钟信号线，用于在TDD-LTE模式下多模射频芯片向多模基带芯片提供 DIQ_TD/LTE[11:0]的数据读写时钟；SysCLK时钟信号线，用于多模射频芯片向多模基带芯片提供系统时钟及EDGE模 式下DIQ_EDGE的数据读写时钟；3、控制接口3线制SPI接口，用于所述多模基带芯片向所述多模射频芯片发送控制信息及从 所述多模射频芯片向读取状态信息和测量信息；定时控制线Strobe，用于所述多模基带芯片向所述多模射频芯片发送控制信息生 效时间；并行数据收发方向控制线TxNRx，用于所述多模基带芯片控制DIQ_TD/LTE [9 0] 的数据传输方向；并行数据收发使能控制线Enable，用于所述多模基带芯片控制DIQ_TD/LTE[9:0] 数据传输的开始和结束串行数据收发方向控制线TxRxEN，用于所述多模基带芯片控制DIQ_EDGE的数据 传输方向；时钟使能信号线ClkEN，用于多模基带芯片控制SysCLK的开关。其中，SPI接口包括SPI控制数据线CtrlData，用于所述多模基带芯片向所述多模射频芯片发送控制 信息及从所述多模射频芯片向读取状态信息和测量信息；SPI时钟控制线CtrlClk，用于所述多模基带芯片向所述多模射频芯片提供CtrlData的读写时钟；SPI片选控制线Ctr 1EN，用于多模基带芯片提供SPI接口的使能信号。具体实施例3本实施例为TD-SCDMA/TDD-LTE双模终端射频芯片与基带芯片的接口，具体结构 如附图3所示，其中，ANT为射频天线，FEM Moudle为射频前端电路，TD-SCDMA/TDD-LTE Dual-BandsTransceiver 为 TD-SCDMA/TDD-LTE 双模射频芯片，TD-SCDMA/TDD-LTE Dual-Bands BaseBand 为 TD-SCDMA/TDD-LTE 双模基带芯片。本实施例射频芯片与基带芯片的接口包括1、双向数据接口用于TD-SCDMA和LTE模式下多模射频芯片和多模基带芯片进行数据传输的12线 并行数据线DIQ_TD[11:0]；2、时钟接口CLK_RF时钟信号线，用于在TDD-LTE模式下多模射频芯片向多模基带芯片提供 DIQ_TD/LTE[11:0]的数据读写时钟；CLK_BB时钟信号线，用于在TD-SCDMA及LTE模式下多模基带芯片向多模射频芯片 提供DIQ_TD/LTE[11:0]的数据读写时钟；SysCLK时钟信号线，用于多模射频芯片向多模基带芯片提供系统时钟；3、控制接口3线制SPI接口，用于所述多模基带芯片向所述多模射频芯片发送控制信息及从 所述多模射频芯片向读取状态信息和测量信息；并行数据收发方向控制线TxNRx，用于所述多模基带芯片控制DIQ_TD/LTE [11 0] 的数据传输方向；并行数据收发使能控制线Enable，用于所述多模基带芯片控制DIQ_TD/ LTE[11:0]数据传输的开始和结束；时钟使能信号线ClkEN，用于多模基带芯片控制SysCLK的开关。其中，SPI接口包括SPI控制数据线CtrlData，用于所述多模基带芯片向所述多模射频芯片发送控制 信息及从所述多模射频芯片向读取状态信息和测量信息；SPI时钟控制线CtrlClk，用于所述多模基带芯片向所述多模射频芯片提供 CtrlData的读写时钟；SPI片选控制线Ctr 1EN，用于多模基带芯片提供SPI接口的使能信号。以上所述仅为本实用新型的优选实施例，并不用于限制本实用新型，显然，本领域 的技术人员可以对本实用新型进行各种改动和变型而不脱离本实用新型的精神和范围，例 如，SPI接口也可使用4线制，一条SPI控制数据线，用于所述多模基带芯片向所述多模射 频芯片发送控制信息；一条SPI状态数据线，用于所述多模基带芯片从所述多模射频芯片 向读取状态信息和测量信息。所述数据时钟信号线也可单独使用一条用于所述多模基带芯 片向所述多模射频芯片提供时钟信号的时钟信号线或一条用于所述多模射频芯片向所述 多模基带芯片提供时钟信号的时钟信号线。这样，倘若本实用新型的这些修改和变型属于本实用新型权利要求及其等同技术的范围之内，则本实用新型也意图包含这些改动和变型 在内。
权利要求一种多模终端射频芯片与基带芯片的接口，用于实现终端多模射频芯片与多模基带芯片之间的通信，其特征在于，包括一个双向数据接口，用于在所述多模射频芯片和所述多模基带芯片之间传输数据；一个时钟接口，用于在所述多模射频芯片和所述多模基带芯片之间传递时钟信号；一个控制接口，用于所述多模基带芯片向多模射频芯片发送控制信息及从所述多模射频芯片读取状态信号和测量信息。
2.根据权利要求1所述的一种多模终端射频与基带的接口，其特征在于，所述时钟接 口包括数据时钟信号线，用于提供所述双向数据接口的数据读写时钟，包括， 一条用于所述多模基带芯片向所述多模射频芯片提供时钟信号的时钟信号线； 一条用于所述多模射频芯片向所述多模基带芯片提供时钟信号的时钟信号线； 系统时钟信号线，用于所述多模射频芯片向所述基带芯片提供系统时钟。
3.根据权利要求2所述的一种多模终端射频芯片与基带芯片的接口，其特征在于，所 述双向数据接口包括10 12条并行数据线。
4.根据权利要求2所述的一种多模终端射频芯片与基带芯片的接口，其特征在于，所 述双向数据接口还包括单条串行数据线。
5.根据权利要求3所述的一种多模终端射频芯片与基带芯片的接口，其特征在于，所 述控制接口包括一个串行外围接口 SPI，用于所述多模基带芯片向所述多模射频芯片发送控制信息及 从所述多模射频芯片读取状态信息和测量信息；一条时钟使能控制信号线，用于所述多模基带芯片控制所述系统时钟的开关； 一条并行数据收发方向控制线，用于所述多模基带芯片控制所述并行数据线的数据传 输方向；一条并行数据收发使能控制线，用于所述多模基带芯片控制所述并行数据线上数据传 输的开始和结束。
6.根据权利要求4所述的一种多模终端射频芯片与基带芯片的接口，其特征在于，所 述控制接口包括一个串行外围接口 SPI，用于所述多模基带芯片向所述多模射频芯片发送控制信息及 从所述多模射频芯片读取状态信息和测量信息；一条时钟使能控制信号线，用于所述多模基带芯片控制所述系统时钟的开关； 一条定时控制线，用于所述多模基带芯片向所述多模射频芯片发送控制信息生效时间；一条并行数据收发方向控制线，用于所述多模基带芯片控制所述并行数据线的数据传 输方向；一条并行数据收发使能控制线，用于所述多模基带芯片控制所述并行数据线的开关； 一条串行数据收发方向控制线，用于所述多模基带芯片控制所述串行数据线的数据传 输方向。
7.根据权利要求5或6所述的一种多模终端射频芯片与基带芯片的接口，其特征在于， 所述SPI接口包括一条SPI片选控制线，用于所述多模基带芯片提供所述SPI接口的使能信号； 一条SPI时钟信号线，用于所述多模基带芯片向所述多模射频芯片提供SPI数据线读 写时钟一条双向SPI数据线，用于所述多模基带芯片向所述多模射频芯片发送控制信息及从 所述多模射频芯片读取状态信息和测量信息。
8.根据权利要求5或6所述的一种多模终端射频芯片与基带芯片的接口，其特征在于， 所述SPI接口包括一条SPI片选控制线，用于所述多模基带芯片提供所述SPI接口的使能信号； 一条SPI时钟信号线，用于所述多模基带芯片向所述多模射频芯片提供SPI数据线读 写时钟；一条SPI控制数据线，用于所述多模基带芯片向所述多模射频芯片发送控制信息； 一条SPI状态数据线，用于所述多模基带芯片从所述多模射频芯片读取状态信息和测 M.fn 息。
专利摘要本实用新型公开了一种多模终端射频芯片和基带芯片的接口，包括，一个双向数据接口，用于在所述多模射频芯片和所述多模基带芯片之间传输数据；一个时钟接口，用于在所述多模射频芯片和所述多模基带芯片之间传递时钟信号；一个控制接口，用于所述多模基带芯片向多模射频芯片发送控制信息及从所述多模射频芯片读取状态信号和测量信息。本实用新型的接口减少了接口信号线的数量，通过控制接口传输控制信号实现不同网络模式下使用同一接口完成多模射频芯片和多模基带芯片之间的通信。同时，减少了接口所需占用的芯片引脚数量，降低了基带芯片和射频芯片的成本和设计复杂度，减少了PCB设计的面积及布线复杂度，更有利于多模终端的小型化。
文档编号H04M1/725GK201663637SQ20102014617
公开日2010年12月1日 申请日期2010年3月31日 优先权日2010年3月31日
发明者唐平, 张国会, 郑建宏 申请人:重庆重邮信科通信技术有限公司