专利名称：用于可缩放电源的高性能低压差分信号驱动器的制作方法
技术领域：
本发明总体涉及低压差分信号(LVDQ驱动器，更具体地，涉及在大约3. 3V和大约1. 8V之间的电源范围下工作的LVDS驱动器。
背景技术：
LVDS驱动器通常与许多不同类型的电路一起使用，例如时钟电路。特别注意时钟产品，尤其是具有多个输出通道的时钟产品，来自LVDS驱动器本身的信号完整性和每个LVDS驱动器与其他驱动器的隔离是重要的。期望的是降低电源电压(例如，1.8V)，从而有助于隔离驱动器，但是工作在这些电压范围的驱动器会遇到信号退化问题(特别是在高频率)。转向图1，可以看到使用LVDS 102的示例常规电路100。驱动器102通常包括电流源106和互补金属氧化物半导体(CMOS)晶体管Ml到M4。在工作中，驱动器102在晶体管Ml到M4的栅极接收互补差分信号D和5 (其为轨至轨信号)，并且通过传输线106 (由电阻器Rl端接，从而大致防止线反射)将信号提供给接收器104。由于使用这些CMOS晶体管或开关，振幅退化和噪声随着频率增加而增加，存在显著的开关瞬态。另一种常规的替换选择是使用利用双极晶体管的驱动器；然而，这些类型的驱动器通常需要较高的电压(典型3. 3V或更高)。常规电路的一些其他示例是美国专利6，617，888 ；美国专利6，791，377 ；和美国专利预授权公开2003/0227303。
发明内容
因此，本发明的优选实施例提供了一种装置。该装置包括具有在大约1.8V和大约3. 3V之间的电压的第一电源导轨；第二电源导轨；耦合在第一电源导轨和第二电源导轨之间的输入级，其接收差分输入信号，其中输入级至少包括至少一个差分输入对互补金属氧化物半导体(COMS)晶体管；以及第一输出级，其耦合到输入级并且耦合到第一电源导轨和第二电源导轨中的至少一个，其中第一输出级包括多个接成二极管形式的晶体管；第二输出级，其耦合在第一电源导轨和第二电源导轨之间并且耦合到第一输出级，其中第二输出级包括第一多个晶体管；第三输出级，其耦合在第一电源导轨和第二电源导轨之间并且耦合到第一输出级和第二输出级，其中第三输出级包括第二多个晶体管；和一对差分输出端，其耦合到第二级与第三级中的每个级，其中该对差分输出端承载差分电流，以及其中当差分输入信号处于第一状态时，差分电流沿第一方向流动并通过第二输出级提供该差分电流，并且其中当差分输入信号处于第二状态时，差分电流沿第二方向流动并通过第三输出级提供该差分电流。根据本发明的优选实施例，输入级进一步包括第一 NMOS晶体管，其在漏极耦合到第一电源导轨并且在栅极接收至少一部分差分输入信号；第二 NMOS晶体管，其在漏极耦合到第一电源导轨并且在源极耦合到第一 NMOS晶体管的源极，并在栅极接收至少一部分差分输入信号；以及电流源，其耦合在第一NMOS晶体管的源极与第二NMOS晶体管的源极和第二电源导轨之间。根据本发明的优选实施例，输入级进一步包括第三NMOS晶体管，其在漏极耦合到多个接成二极管形式的晶体管中的至少一个晶体管并且在栅极耦合到第一 NMOS晶体管的漏极；第四NMOS晶体管，其在漏极耦合到多个接成二极管形式的晶体管中的至少一个晶体管并且在其栅极耦合到第二 NMOS晶体管的漏极；以及第二电源，其耦合在第三NMOS晶体管的源极与第四NMOS晶体管的源极和第二电源导轨之间。根据本发明的优选实施例，第一输出级进一步包括第一接成二极管形式的PNP晶体管，其在发射极耦合到第一电源导轨并且在基极与集电极耦合到第一输入级；第二二极管连接的PNP晶体管，其在发射极耦合到第二电源导轨并且在基极与集电极耦合到第一输入级；第一电流源，其耦合到第一 PNP晶体管的发射极与基极和第二电源导轨；以及第二电流源，其耦合到第二 PNP晶体管的发射极与基极和第二电源导轨。根据本发明的优选实施例，第二输出级进一步包括第一 PNP晶体管，其在发射极耦合到第一电源导轨并且在基极耦合多个接成二极管形式的晶体管中的至少一个晶体管的基极；第二 PNP晶体管，其在发射极耦合到第一电源导轨、在基极耦合到第一 PNP晶体管的基极并且在集电极耦合到差分输出端中的一个；以及电流镜，其耦合第一 PNP晶体管的集电极和差分输出端中的一个。根据本发明的优选实施例，第三输出级进一步包括第一 PNP晶体管，其在发射极耦合到第一电源导轨并且在基极耦合到多个接成二极管形式的晶体管中的至少一个晶体管的基极；第二 PNP晶体管，其在发射极耦合到第一电源导轨、在基极耦合到第一 PNP晶体管的基极并且在集电极耦合到差分输出端中的一个；以及电流镜，其耦合到第一 PNP晶体管的集电极和差分输出端中的一个。根据本发明的优选实施例，差分输出端进一步包括正输出端和负输出端。根据本发明的优选实施例，差分电流的第一方向是第一电流通过正输出端流入装置并且第二电流通过负输出端流出装置。根据本发明的优选实施例，差分电流的第二方向是第一电流通过正输出端流出装置并且第二电流通过负输出端流入装置。根据本发明的优选实施例，提供了一种装置。该装置包括输入级，其具有接收差分输入信号的第一差分对CMOS晶体管；耦合到第一差分对CMOS晶体管的第二差分对CMOS晶体管；具有第一接成二极管形式的双极晶体管和第二接成二极管形式的双极晶体管的第一输出级，其中第一接成二极管形式的双极晶体管和第二接成二极管形式的双极晶体管中的每个耦合到来自第二差分对CMOS晶体管的一个CMOS晶体管；第二输出级，其具有第一组双极晶体管，其中来自第一组的每个双极晶体管在基极耦合到第一接成二极管形式的晶体管；以及第一电流镜，其耦合到来自第一组的至少一个双极晶体管的集电极；和第三输出级，其具有第二组双极晶体管，其中来自第一组的每个双极晶体管在基极耦合到第一接成二极管形式的晶体管，其中来自第二组的至少一个双极晶体管的集电极耦合到第一电流镜；以及第二电流镜，其耦合到来自第一组的至少一个双极晶体管的集电极和来自第二组的至少一个双极晶体管。根据本发明的优选实施例，第一输出级进一步包括第一接成二极管形式的PNP晶
6体管，其在基极和集电极耦合到至少一个CMOS晶体管；第二接成二极管形式的PNP晶体管，其在基极和集电极耦合到至少一个CMOS晶体管；第一电流源，其耦合到第一 PNP晶体管的发射极和基极；以及第二电流源，其耦合到第二 PNP晶体管的发射极和基极。根据本发明的优选实施例，第一组双极晶体管进一步包括第一 PNP晶体管，其在基极耦合到多个接成二极管形式的PNP晶体管中的至少一个的基极并且在集电极耦合到第一电流镜；和第二PNP晶体管，其在基极耦合到第一PNP晶体管的基极并且在集电极耦合到第二电流镜。根据本发明的优选实施例，第二组双极晶体管进一步包括第一 PNP晶体管，其在基极耦合到多个接成二极管形式的双极晶体管中的至少一个的基极并且在集电极耦合到第二电流镜；以及第二PNP晶体管，其在基极耦合到第一PNP晶体管的基极并且在集电极耦合到第一电流镜。根据本发明的优选实施例，提供了一种装置。该装置包括信号产生电路；和多个低压差分信号(LVDS)驱动器，每个驱动器耦合到信号产生电路，其中每个LVDS驱动器包括耦合到信号产生电路的正输入端；耦合到信号产生电路的负输入端；具有在大约1.8V和大约3. 3V之间的电压的第一电源导轨；第二电源导轨；正输出端；负输出端；第一 NMOS晶体管，其在栅极耦合到正输入端并且在漏极耦合到第一电源导轨；第二 NMOS晶体管，其在栅极耦合到负输入端并且在漏极耦合到第一电源导轨；第一电流源，其耦合在第一 NMOS晶体管的源极与第二 NMOS晶体管的源极和第二电源导轨之间；第三NMOS晶体管，其在栅极耦合到第一 NMOS晶体管的漏极；第四NMOS晶体管，其在栅极耦合到第二NMOS晶体管的漏极；第二电流源，其耦合到第三NMOS晶体管的源极和第四NMOS晶体管的源极；第一 PNP晶体管，其在基极和集电极耦合到第三NMOS晶体管的漏极并且在发射极耦合到第一电源导轨；第二PNP晶体管，其在基极和集电极耦合到第四NMOS晶体管的漏极并且在发射极耦合到第一电源导轨；第三电流源，其耦合到第一 PNP晶体管的发射极和基极；第四电流源，其耦合到第二PNP晶体管的发射极和基极；第三PNP晶体管，其在发射极耦合到第一电源导轨并且在基极耦合到第一 PNP晶体管的基极；第四PNP晶体管，其在发射极耦合到第一电源导轨、在基极耦合到第一 PNP晶体管的基极并且在集电极耦合到负输出端；第一电流镜，其耦合到第二电源导轨和第三PNP晶体管的集电极和正输出端；第五PNP晶体管，其在发射极耦合到第一电源导轨并且在基极耦合到第二PNP晶体管的基极；第六PNP晶体管，其在发射极耦合到第一电源导轨、在基极耦合到第二 PNP晶体管的基极并且在集电极耦合到正输出端；以及第二电流镜，其耦合到第二电源导轨、第五PNP晶体管的集电极与负输出端。根据本发明的优选实施例，信号产生电路进一步包括锁相环(PLL)；和耦合在PLL与每个LVDS驱动器之间的中间电路。根据本发明的优选实施例，提供了一种方法。该方法包括通过差分输入对CMOS晶体管接收差分信号，其中差分信号具有状态；至少部分地基于差分信号的状态，将在第一输出级中从大约1.8V和大约3. 3V之间的电源电压产生的第一电流和第二电流中的一个镜像在第二输出级和第三输出级中对应的一个；以及在第一输出端和第二输出端产生差分电流，其中差分电流的方向至少部分地基于差分信号的状态，以及其中第二输出级和第三输出级耦合第一输出端和第二输出端中的每个输出端。根据本发明的优选实施例，差分信号的状态进一步包括第一状态和第二状态，其
7中镜像步骤进一步包括对于第一状态，在第一接成二极管形式的双极晶体管中产生第一电流；对于第一状态，将第一电流镜像在第二输出级中；在第二状态，在第二接成二极管形式的双极晶体管中产生第二电流；和对于第二状态，将第二电流镜像在第三输出级中。根据本发明的优选实施例，产生步骤进一步包括对于第一状态，沿第一方向产生差分电流；和对于第二状态，沿第二方向产生差分电流。
图1是使用具有CMOS晶体管的LVDS驱动器的常规电路的方框图；图2是根据本发明的优选实施例的系统的方框图示例；和图3是图2的LVDS驱动器的电路图的示例。
具体实施例方式参考附图的图2，标号200通常指代根据本发明的优选实施例的系统。系统200通常包括锁相环(PLL) 202、中间电路204和驱动器300-1到300-N。PLL 202通常操作为提供一个或多个时钟信号给中间电路204 (其可以由多个不同类型的电路构成)。接着，中间电路204可以将信号分发给驱动器300-1到300-N，以便通过差分传输线206-1到206-N进行传输(分别地)。转向图3，可以看到驱动器300 (其与300-1到300-N的每个驱动器大致相同)的示例。通常将驱动器300划分为输入级302和三个输出级304、306和308。该驱动器300利用双极晶体管和CMOS晶体管的特性的优势，使得电源电压可以在大约1. 8V和大约3. 3V之间(其被提供在电源导轨VDD上)。输入级通常由一对差分输入的CMOS晶体管M5/M6和M7/M8、电阻器Rl和Rl以及电流源310和312构成。第一输入级304通常由电阻器R4和R5、接成二极管形式的PNP晶体管Ql和Q2以及电流源314和316构成。第二输入级306通常由PNP晶体管Q3和Q4、电阻器R5和R6以及电流镜Q7、Q8、R10、和Rll构成，第三输出级308通常由电阻器R8、R9、R14和R15、晶体管Q5和Q6以及电流镜Q9、Q10、R12和R13构成。替换地，晶体管M5和M6可以用双极晶体管替代。在工作中，由输入端I匪和INP接收差分输入信号，使得可以由输出端OUTP和OUTM提供或承载具有差分电流的输出信号。当被施加于端子I匪和INP时，差分信号的状态(其不需要完全是轨至轨的切换)会影响由端子OUTP和OUTM承载的差分电流的方向。由端子OUTP和OUTM承载的相对电流通常包括其方向与由端子OUTP和OUTM承载的相对方向相关的差分电流。对于高信号施加于输入端INP并且低信号施加于输入端I匪情况中的差分输入信号的状态，第一电流将通过端子OUTP流出，第二电流通过端子OUTM流入。为此，高信号和低信号分别施加于NMOS晶体管M5和M6的栅极。因此，高信号和低信号分别施加于晶体管M7和M8的栅极(其分别耦合晶体管M6和M5的漏极)。然后，电流流过电阻器R4和接成二极管形式的PNP晶体管Q1，其被PNP晶体管Q5和Q6镜像。因为PNP晶体管Q5的集电极耦合到端子0UTP，所以第一电流从驱动器300通过端子OUTP流出。此外，因为PNP晶体管Q6的集电极耦合到接成二极管形式的NPN晶体管Q10，所以由PNP晶体管Q6镜像的电流被提供给接成二极管形式的NPN晶体管Q10，并由NPN晶体管Q9镜像(其在集电极耦合到端子0UTM)，从而允许第二电流通过端子OUTM流入驱动器300。替换地，对于低信号施加于输入端INP和高信号施加于输入端I匪情况下的差分输入信号的状态，第一电流将通过端子OUTP流入，第二电流将通过端子OUTM流出。为此，高信号和低信号分别施加于NMOS晶体管M6和M5的栅极。因此，高信号和低信号分别施加于晶体管M8和M7的栅极。然后，电流流过电阻器R5和接成二极管形式的PNP晶体管Q2，其由PNP晶体管Q3和Q4镜像。因为PNP晶体管Q4的集电极耦合到端子0UTM，所以第二电流通过端子OUTM流出。此外，因为PNP晶体管Q3的集电极耦合到接成二极管形式的NPN晶体管Q7，所以由PNP晶体管Q3镜像的电流被提供给接成二极管形式的NPN晶体管Q7，并由NPN晶体管Q8镜像(其在集电极耦合到端子0UTP)，从而允许第一电流通过端子OUTP流入驱动器300。如图所示，驱动器300还包括增强操作的若干其他特征。例如，电源314和316分别耦合到接成二极管形式的PNP晶体管Ql和Q2的栅极和集电极。提供这些电源316和314 (其耦合到电源导轨VSS，典型是在地电位)，从而使稳定电流保持在晶体管Ql和Q2中(部分饱和)，这进而使静态电流保持在晶体管Q3到QlO中。通过提供电源314和316，可以将小幅摆动差分信号施加于晶体管M7和M8，由于晶体管Ql到QlO部分饱和，因此会出现更迅速的切换。此外，电阻器R14和R15耦合在端子OUTP和OUTM之间，以便将共模电压提供到共模端VCM。由于驱动器300的结构，可以实现超过常规LVDS驱动器的若干优势。例如，在系统(例如系统200)中，由于产生最小干扰源噪声(aggressor noise)的小幅差分摆动(通常不是轨至轨的)和因为全差分信令不受来自邻近通道的噪声影响，因此通道到通道的隔离更好，或电磁干扰减小。此外，通过避免在关键路径中使用短沟道CMOS器件，附加的抖动较低并且在IMHz频偏处的相位噪声较小。而且，驱动器300在高频处(S卩，高达100MHz)保持大致恒定的振幅。此外，电源电压是可缩放的(通常下降至大约1. 8V)，并且在整个电源上相位噪声保持大致恒定。本领域的技术人员将理解，许多其他的实施例和改变也可能在要求的发明的范围内。在示例实施例的背景下描述了一个或多个特征或步骤(示例实施例具有所有或者仅某些这类特征或步骤)，具有一个或多个特征或步骤的不同组合的实施例也意在包括于此。
权利要求
1.一种装置，包括输入级，其具有第一差分对CMOS晶体管和第二差分对CMOS晶体管，所述第一差分对CMOS晶体管接收差分输入信号，所述第二差分对CMOS晶体管耦合到所述第一差分对；第一输出级，其具有第一接成二极管形式的双极晶体管和第二接成二极管形式的双极晶体管，其中所述第一接成二极管形式的双极晶体管和第二接成二极管形式的双极晶体管中每一个均耦合到所述第二差分对CMOS晶体管中的一个CMOS晶体管；第二输出级，其具有第一组双极晶体管，其中所述第一组双极晶体管中的每一个双极晶体管在其基极耦合到所述第一接成二极管形式的双极晶体管，并且第一电流镜耦合到所述第一组双极晶体管中的至少一个双极晶体管的集电极；和第三输出级，其具有第二组双极晶体管，其中所述第一组双极晶体管中的每一个双极晶体管在其基极耦合到所述第一接成二极管形式的晶体管，其中来自所述第二组双极晶体管中的至少一个双极晶体管的集电极耦合到所述第一电流镜，并且其中第二电流镜耦合到所述第一组双极晶体管中的至少一个双极晶体管的集电极和所述第二组双极晶体管中的至少一个双极晶体管的集电极。
2.根据权利要求1所述的装置，其中所述第一差分对CMOS晶体管进一步包括第一 NMOS晶体管，其在栅极接收所述差分输入信号的至少一部分；第二 NMOS晶体管，其在源极耦合到所述第一 NMOS晶体管的源极并在栅极接收所述差分输入信号的至少一部分；和电流源，其耦合到所述第一 NMOS晶体管的源极和所述第二 NMOS晶体管的源极。
3.根据权利要求2所述的装置，其中所述第二差分对CMOS晶体管进一步包括第三NMOS晶体管，其在漏极耦合到多个接成二极管形式的双极晶体管中的至少一个双极晶体管并且在栅极耦合到所述第一 NMOS晶体管的漏极；第四NMOS晶体管，其在漏极耦合到多个接成二极管形式的双极晶体管中的至少一个双极晶体管并且在栅极耦合到所述第二 NMOS晶体管的漏极；和第二电流源，其耦合到所述第三NMOS晶体管的源极和所述第四NMOS晶体管的源极。
4.根据权利要求3所述的装置，其中所述第一输出级进一步包括第一接成二极管形式的PNP晶体管，其在基极和集电极耦合到所述CMOS晶体管中的至少一个CMOS晶体管；第二接成二极管形式的PNP晶体管，其在基极和集电极耦合到所述CMOS晶体管中的至少一个CMOS晶体管；第一电流源，其耦合到所述第一 PNP晶体管的发射极和基极；第二电流源，其耦合到所述第二 PNP晶体管的发射极和基极。
5.根据权利要求4所述的装置，其中所述第一组双极晶体管进一步包括第一 PNP晶体管，其在基极耦合到多个接成二极管形式的双极晶体管中的至少一个双极晶体管的基极并且在集电极耦合到所述第一电流镜；和第二 PNP晶体管，其在基极耦合到所述第一 PNP晶体管的基极并且在集电极耦合到所述第二电流镜。
6.根据权利要求5所述的装置，其中所述第二组双极晶体管进一步包括第一 PNP晶体管，其在基极耦合到多个接成二极管形式的双极晶体管中的至少一个双极晶体管的基极并且在集电极耦合到所述第二电流镜；和第二 PNP晶体管，其在基极耦合到所述第一 PNP晶体管的基极并且在集电极耦合到所述第一电流镜。
7.一种包括信号产生电路和多个低压差分信号LVDS驱动器的装置，每个LVDS驱动器耦合到所述信号产生电路，其中每个LVDS驱动器包括正输入端，其耦合到所述信号产生电路；负输入端，其耦合到所述信号产生电路；用于提供电压的第一电源导轨；第二电源导轨；正输出端；负输出端；第一 NMOS晶体管，其在栅极耦合到所述正输入端并且在漏极耦合到所述第一电源导轨；第二 NMOS晶体管，其在栅极耦合到所述负输入端并且在漏极耦合到所述第一电源导轨；第一电流源，其耦合在所述第一 NMOS晶体管的源极和所述第二 NMOS晶体管的源极以及所述第二电源导轨之间；第三NMOS晶体管，其在栅极耦合到所述第一 NMOS晶体管的漏极；第四NMOS晶体管，其在栅极耦合到所述第二 NMOS晶体管的漏极；第二电流源，其耦合到所述第三NMOS晶体管的源极和第四NMOS晶体管的源极；第一 PNP晶体管，其在基极与集电极耦合到所述第三NMOS晶体管的漏极并且在发射极耦合到所述第一电源导轨；第二PNP晶体管，其在基极与集电极耦合到所述第四NMOS晶体管的漏极并且在发射极耦合到所述第一电源导轨；第三电流源，其耦合到所述第一 PNP晶体管的发射极和基极；第四电流源，其耦合到所述第二 PNP晶体管的发射极和基极；第三PNP晶体管，其在发射极耦合到所述第一电源导轨并且在基极耦合到所述第一PNP晶体管的基极；第四PNP晶体管，其在发射极耦合到所述第一电源导轨、在基极耦合到所述第一PNP晶体管的基极并且在集电极耦合到所述负输出端；第一电流镜，其耦合到所述第二电源导轨、所述第三PNP晶体管的集电极以及所述正输出端；第五PNP晶体管，其在发射极耦合到所述第一电源导轨并且在基极耦合到所述第二PNP晶体管的基极；第六PNP晶体管，其在发射极耦合到所述第一电源导轨、在基极耦合到所述第二PNP晶体管的基极并且在集电极耦合到所述正输出端；和第二电流镜，其耦合到所述第二电源导轨、所述第五PNP晶体管的集电极以及所述负输出端。
8.一种方法，包括通过差分输入对CMOS晶体管接收差分信号，其中所述差分输入信号具有状态；至少部分地基于所述差分信号的状态将在第一输出级中从大约1. 8V和大约3. 3V之间的电源电压产生的第一电流和第二电流中的一个镜像在第二输出级和第三输出级的对应的一个中；以及在第一输出端和第二输出端产生差分电流，其中所述差分电流的方向至少部分地基于所述差分信号的状态，并且其中所述第二输出级和所述第三输出级耦合到所述第一输出端和所述第二输出端中的每一个输出端。
9.根据权利要求8所述的方法，其中所述差分信号的状态进一步包括第一状态和第二状态，并且其中镜像步骤进一步包括对于所述第一状态，在第一接成二极管形式的双极晶体管中产生所述第一电流；对于所述第一状态，将所述第一电流镜像在所述第二输出级中；在所述第二状态，在第二接成二极管形式的双极晶体管中产生所述第二电流；和对于所述第二状态，将所述第二电流镜像在所述第三输出级中。
10.根据权利要求9所述的方法，其中产生步骤进一步包括对于所述第一状态，在第一方向产生所述差分电流；和对于所述第二状态，在第二方向产生所述差分电流。
全文摘要
一种装置具有提供在大约1.8V和大约3.3V之间的电压的第一电源导轨(VDD)；第二电源导轨(VSS)；和耦合在第一电源导轨与第二电源导轨之间并接收差分输入信号(INP,INM)的输入级(302)。该输入级包括至少一个差分输入对互补金属氧化物半导体(CMOS)晶体管(M5,M6)。第一输出级(304)耦合到输入级并且耦合到第一电源导轨与第二电源导轨中的至少一个。第一输出级包括多个接成二极管形式的晶体管(Q1,Q2)。第二输出级(306)耦合在第一电源导轨与第二电源之间，并耦合到第一输出级。第二输出级包括第一多个晶体管(Q3,Q4)。第三输出级(308)耦合在第一电源导轨与第二电源导轨之间，并耦合到第一输出级与第二输出级。第三输出级包括第二多个晶体管(Q5,Q6)和一对耦合到第二级与第三级中每个级的差分输出端(OUTP,OUTM)。该对差分输出端承载差分电流，当差分输入信号处于第一状态时，该差分电流沿第一方向流动并通过第二输出级提供差分电流，当差分输入信号处于第二状态时，该差分电流沿第二方向流动并通过第三输出级提供该差分电流。
文档编号H04L25/02GK102598510SQ201080050127
公开日2012年7月18日 申请日期2010年11月3日 优先权日2009年11月5日
发明者B·G·巴克塔, M·W·摩根 申请人:德克萨斯仪器股份有限公司