专利名称：跨时钟域的干扰消除装置及方法
技术领域：
本发明系有关于干扰消除，尤指ー种跨时钟域的干扰消除装置及方法。
背景技术：
在常用的通信系统中，在执行跨时钟域(cross clock domain)的干扰消除(interference cancellation)时，常米用费洛结构(Farrow structure)来执行内插运算，以进行相关数据的时钟域转换。费洛结构利用多项式(polynomial)的近似方法，来简化内插运算的复杂度。然而，使用多项式的近似方法会产生误差，通常误差最大的地方发生在相位为180度之处，并且，当输入与输出数据两者的时钟越接近时，误差越大，费洛结构的效能也就越差。特别是，当输入与输出数据两者的时钟几乎相等吋，费洛结构几乎无法准确内插出相位为180度的数据值。 举例来说，在高清晰度多媒体接ロ以太网络通道(HDMI Ethernet channel)的应用中，由于采用单条线双向传输，因此会同时收到对方信号以及因己方所发射信号而反弹回来的回音(echo)干扰。所以，需要使用回音消除器(echo canceller)来执行回音消除。由于HDMI以太网络通道两端的网络装置所使用的时钟间会有些许误差(O 200ppm)，因此需先将己方传送机(Tx)的数据从Tx的时钟域转换为己方接收机(Rx)的时钟域后，回音消除器再于Rx的时钟域进行回音消除。此时，若采用费洛结构来进行时钟域转换，则由于Tx与Rx的时钟差距极小，费洛结构的内插效能会很差，而必须使用非常高阶的多项式来近似，才有较好的效能。但是，多项式阶数越高，费洛结构所需的分接点(tap)就越多，因此复杂度就越高，信号延迟(delay)也越长。使用费洛结构的另ー个缺点是，回音消除器所执行运算的复杂度亦会大增。在HDMI以太网络通道中，原先Tx所发射的数据为MLT-3信号，只有O、+1、-I三个准位，若不需作时钟域转换，则回音消除器不需执行乘法，只需加法就可完成。但是经过费洛结构内插出不同相位及时间点的数据值后，就必须使用更多的位数才能表示Tx的数据，如此ー来回音消除器就必须使用乘法才能完成，造成运算复杂度大増。
发明内容
有鉴于此，本发明的目的之一，在于提供一种干扰消除装置及方法，以处理跨时钟域的干扰消除问题，并降低系统架构及运算的复杂度。在本发明的一实施例中，揭露了一种干扰消除装置，适用于一通信系统中，该通信系统包含一运作于一第一时钟域的传送机与一运作于一第二时钟域的接收机。该干扰消除装置包含一先进先出(FIFO)电路，用以在该第一时钟域接收该传送机的一数字传送信号，并依据该第一时钟域与该第二时钟域间的ー累计时序差，在该第二时钟域输出该数字传送信号；以及ー消除信号产生电路，用以依据该先进先出电路所输出的该数字传送信号，产生ー消除信号，用以消除该接收机所接收的ー干扰信号，该干扰信号响应该数字传送信号而产生，其中该消除信号产生电路依据该干扰信号与该消除信号间的ー相位差，以调整该消除信号。在本发明的另ー实施例中，揭露了一种干扰消除方法，适用于一通信系统中，该通信系统包含一运作于一第一时钟域的传送机与一运作于一第二时钟域的接收机。该干扰消除方法包含下列步骤在该第一时钟域接收该传送机的一数字传送信号；依据该第一时钟域与该第二时钟域间的ー累计时序差，在该第二时钟域输出该数字传送信号；以及依据在该第二时钟域输出的该数字传送信号，产生ー消除信号，用以消除该接收机所接收的ー干扰信号，该干扰信号响应该数字传送信号而产生，其中该消除信号系依据该干扰信号与该消除信号间的一相位差进行调整。
图I是本发明的干扰消除装置的一实施例的方块图。图2是本发明的干扰消除装置的一较佳实施例的方块图。第3A至3D图是以ー实例，显示图2的回音消除器如何因应异步先进先出単元的输出方式的变化，进行分接点系数与取样值的相对关系的调整。第4A与4B图是以另ー实例，显示图2的回音消除器如何因应异步先进先出単元的输出方式的变化，进行分接点系数与取样值的相对关系的调整。图5是本发明的干扰消除方法的一实施例的流程图。图式的图号说明10、20:干扰消除装置 11、21:先进先出电路12:消除信号产生电路 13、23、33:加法器24:时序累加器211:同步先进先出单元212:异步先进先出单元 31 :前端接收电路311 :模拟转数字转换器 32 :切割器34 :时序恢复电路35 :时钟电路36 :传送电路 37 :数字转模拟转换器38:混合电路
具体实施例方式图I是本发明的干扰消除装置10的一实施例的方块图，其适用于一通信系统，以消除信号传输过程中所产生的干扰。该通信系统包含一运作于第一时钟域的传送机与ー运作于第二时钟域的接收机。在不同系统配置下，该传送机的传送信号在传输过程中会造成该接收机接收信号时的不同干扰，例如，若该传送机与接收机位于一通道(channel)的同一端，则当传送机经由该通道传送一信号时，接收机会从该通道收到该信号反弹的回音；若该传送机与接收机分属于不同通道，接收机也会收到响应传送机的传送信号而产生的串音(cross-talk)。干扰消除装置10可依据传送机的传送信号来产生消除信号，以便从接收机的接收信号中抵消因该传送信号而产生的干扰。不过，由于该传送信号与接收信号分属第一时钟域与第二时钟域，干扰消除装置10需执行跨时钟域的干扰消除。如图I所示,干扰消除装置10包含一先进先出(First-In, First-Out ；FIF0)电路11、一消除信号产生电路12及一加法器13。FIFO电路11可在第一时钟域接收该传送机的一数字传送信号，并依据第一时钟域与第二时钟域间的ー累计时序差(accumulatedtiming error)，在第二时钟域输出该数字传送信号。FIFO电路11主要是用来控制信号输入/输出的顺序与速度，而不对信号值的大小进行处理。特别是，FIFO电路11可依据其输入时钟域(即第一时钟域)与输出时钟域(即第二时钟域)间的累计时序差，调整输出的方式，以进行时钟域的转换，下文对此会再详述。消除信号产生电路12可依据FIFO电路11所输出的数字传送信号，产生ー消除信号，用以消除该接收机所接收 的ー干扰信号，而该干扰信号响应该数字传送信号而产生。特别是，消除信号产生电路11可依据该干扰信号与该消除信号间的ー相位差，来调整该消除信号，以降低或去除该相位差。由于接收机会同时接收到该干扰信号与通信对方所传送的数据，亦即，该干扰信号系内含于接收机的一数字接收信号，因此干扰消除装置10设置加法器13，耦接至消除信号产生电路12与接收机的信号接收路径，可将该数字接收信号减去该消除信号后输出，以执行干扰消除。在图I的实施例中，将跨时钟域的干扰消除分成两部分来处理。若前述数字传送信号在第一时钟域为多个连续的取样点，则在时间轴上，每ー取样点可视为一整数点，相邻两点之间距为第一时钟域的ー时钟周期。在前述先前技术中，费洛结构的作法是依据这些整数点，内插出第二时钟域的取样点的值，所以在第二时钟域中，数字传送信号的各取样点在时间轴上就会偏离原本整数点的位置。不过，在本发明的干扰消除装置10中，并不进行复杂的内插运算，而是将第二时钟域在时间轴上的非整数点位置，分成整数与小数两部分，例如，若ー取样点位于X. y(X与y分别代表整数与小数部分)的位置，则将其分成X与O. y两部分，分别进行处理。首先，利用FIFO电路11将原本第一时钟域中位于X的整数点，于X. y的时间点输出(亦即，依据第二时钟域的速度输出)，以处理整数的部分。由于第一与第ニ时钟域的速度不同，FIFO电路11需參考第一与第二时钟域间的累计时序差，于适当时机一次输出较多取样点(当第一时钟域快于第二时钟域吋)或是至少跳过一次不输出任何取样点(当第一时钟域慢于第二时钟域时)，以避免FIFO电路11产生溢出(overflow)或溢入(underflow)。接着，由于小数部分尚未处理，所以消除信号产生电路12依据FIFO电路11的输出所产生的消除信号，会与干扰信号间有ー相位差，此时，消除信号产生电路12会依据此相位差，执行追踪速度较快的适应性(adaptive)算法来追踪不同相位的干扰信号，以调整消除信号，达到较快降低或去除此相位差的效果。藉此方式，便可消除小数部分未处理所造成的误差，以完成跨时钟域的干扰消除。在一实施例中，消除信号产生电路12系利用最小均方法(least mean square ；LMS)或递归最小平方法(recursive least squares ;RLS),来追踪不同相位的干扰信号。为了提升追踪的速度及效能，LMS或RLS算法所使用的步长(st印size)需配合消除信号与干扰信号间的相位差而调整。在一实施例中，前述的干扰信号是一回音信号，消除信号产生电路12是一回音消除器(echo canceller)。例如,此实施例可应用于传送机与接收机于HDMI以太网络通道(HDMI Ethernet channel)的同一端分别进行传送与接收的情形。在另ー实施例中，该干扰信号系一串音信号，消除信号产生电路12系一串音消除器。例如，此实施例可应用于传送机与接收机分别连接于网络交換器的不同端ロ的情形。某些网络交換器会使用多端ロ变压器(multi-port transformer),以节省成本与电路面积,然而由于两个端ロ间的线圈太近，会造成跨端ロ的近端串音(near-end cross-talk ；NEXT)干扰,并且不同端ロ的时钟有可能很接近但不相同，因此可运用本发明的干扰消除装置，来去除此种传统视为不能消除的干扰。图2是本发明的干扰消除装置20的一较佳实施例的方块图，其系设置于一运作于第一时钟域的传送机与一运作于第二时钟域的接收机之间。该传送机与接收机位于一通道的同一端，且皆经由一混合(hybrid)电路38耦接至该通道。该传送机有自己的时钟频率(即第一时钟域)，而该接收机则采用回路时序(loop timing)的同步化方式，以锁住对方传送机的时钟频率(即第二时钟域)，因此会造成己方传送机与接收机处于不同的时钟域，而需要干扰消除装置20执行跨时钟域的回音消除。干扰消除装置20包含一 FIFO电路
21、一回音消除器22、一加法器23及ー时序累加器24。FIFO电路21包含一同步先进先出(Sync FIFO)单元211与一异步先进先出(Async FIFO)单元212。图2中，传送机的传送电路36输出ー数字传送信号，经由数字转模拟转换器37转换成模拟信号，送至混合电路38，以进行通道传输。同步FIFO単元211在第一时钟域接收此数字传送信号，其包含多个取样 点，而同步FIFO单元211可暂存其中一部分取样点，供异步FIFO单元212弹性输出之用。异步FIFO単元212可依据第一时钟域与第二时钟域间的一累计时序差，于第二时钟域的每一时钟执行下列输出方式之一输出这些取样点之一(一般情形)、输出这些取样点的连续两点(下文亦称为补点，意指比一般情形多输出一点)、以及不输出任何取样点(下文亦称为掉点，意指比一般情形少输出一点)。当第一与第二时钟域间的累计时序差未达到ー时钟周期时(亦即两时钟域间差距不到ー个取样区间)，异步FIFO単元212只需从同步FIFO単元211正常输出ー取样点，不需进行补点或掉点。然而，当第一时钟域快于第二时钟域且该累计时序差达到ー时钟周期吋，代表第二时钟域已落后一个取样点，此时异步FIFO単元212须从同步FIFO单元211 —次输出连续两个取样点，才能追上第一时钟域；而当第一时钟域慢于第二时钟域且该累计时序差达到ー时钟周期吋，代表第二时钟域已超前一个取样点，此时异步FIFO単元212则暂停输出任何取样点，使第一时钟域能追上来。如图2所示，接收机内包含可侦测两时钟域间的时序差的机制时序恢复电路34可侦测目前的接收时钟是快于或慢于对方的传送时钟，若是快，则通知时钟电路35调快送至模拟转数字转换器(ADC)311的接收时钟；若是慢，则通知时钟电路35调慢，藉此方式来所锁住对方的传送时钟。因此，干扰消除装置20中的时序累加器24可依据时序恢复电路34毎次的侦测結果，累计调快或调慢的次数。当累计次数达到相当于调快一个时钟周期或取样区间时，时序累加器24即通知异步FIFO単元212进行掉点的动作；而当累计次数达到相当于调慢一个时钟周期吋，时序累加器24即通知异步FIFO単元212进行补点的动作。在一实施例中，时钟电路35是ー锁相回路(PLL)，时序累加器24是ー相位累加器，而前述的两时钟域间的累计时序差是ー累计相位差。例如，若该锁相回路具有64个相位，则当该相位累加器累积往前跳64个相位(即累计了 64次调快)或是往后跳64个相位(即累计了 64次调慢)时，就必须通知异步FIFO単元212做相对应掉点或是补点的动作。在另ー实施例中，时钟电路35是ー压控振荡器(VCO)，时序累加器24是ー时钟累加器，而该累计时序差是一累计频率差。频率的调整可以换算为对应的相位调整，因此可算出当该频率累加器累计多少次数即相当于调快或调慢了一个时钟周期。回音消除器22类似于图I的消除信号产生电路12，可依据异步FIFO単元212所输出的数字传送信号的取样点，来产生ー消除信号，用以消除接收机所接收的一回音信号。并且，回音消除器22还可依据该消除信号与回音信号间的ー相位差，来调整该消除信号，以降低或去除该相位差。加法器23分别从前端接收电路31与回音消除器22分别接收一数字接收信号(内含该回音信号)与该消除信号，以从该数字接收信号扣除该消除信号，进行回音消除。此外，接收机还包含一切割器32及一加法器33，切割器33可对加法器23的输出信号进行一切割动作，以转换成一系列的准位值；加法器33可计算这些准位值与切割前的信号值两者之差，送入回音消除器22，以估计回音信号与干扰信号间的相位差，供回音消除器22产生消除信号之用。当时序累加器24通知异步FIFO单元212需进行补点或掉点时，也会同时通知回音消除器22对其内部进行相应的调整，以维持所产生的消除信号的连续性。在一实施例中，回音消除器22为具有多个分接点(tap)的滤波器，而每一分接点的系数与数字传送信号的各取样点间的相对关系，需依据该异步FIFO単元212的输出方式做调整，使此相对关系能随着时间保持连贯。以回音消除器22为四个分接点的有限脉冲响应(FIR)滤波器的实例说明如下假设各分接点的取样值分别为D(n)、D(n-l)、D(n_2)、D(n_3)，而对应的分接点系数依序为a0、al、a2、a3,如图3A所示。若没有进行补点或掉点的动作,则在下ー个 时钟，会如一般情形新增ー取样值D (n+1)，其它取样值则依序往前推进一分接点(D(n-3)则被舍弃)，各分接点系数依序仍为a0、al、a2、a3，使分接点系数与取样值间的相对关系保持连贯，如图3B所示。然而，若在该下个时钟时不是一般情形，而是进行补点，则各分接点的取样值变为D (n+2)、D (n+1)、D (η)、D (η-1)(即一次新增两取样值D (n+1)与D (n+2))，而为维持前述相对关系的连贯，分接点系数必须往前移动一分接点，调整为O、a0、al、a2(由于D (n+2)是另外多出来的，对应分接点系数仍未产生，故重设为O)，如图3C所示；反之，若是进行掉点，各分接点的取样值仍維持D(n)、D(n-l)、D(n_2)、D(n_3)(即未新增取样值)，而分接点系数则后移一分接点，调整为al、a2、a3、0(由于D(n_3)原本应舍弃，故对应分接点系数重设为O)，如图3D所示。另ー种作法是，分接点系数的位置維持不动，只移动取样值的位置，一祥可达到维持相对关系连贯的效果。例如，若是补点的情形，则将图3A中的各取样值往前移动一分接点，D(η)空出来的位置由新增取样值D(n+1)补上，而另一新增取样值D(n+2)则直接取代D (n-2)的位置，并将对应分接点系数重设为O (如图4A所示)，即可达到如图3C的效果。若是掉点的情形，则将图3A中的各取样值循环移动，亦即各取样值往前移动一分接点，而最前面的取样值D(n-3)则移回原本D(n)的位置，并将D(n_3)对应的分接点系数重设为O (如图4B所示)，即可达到如图3D的效果。图5是本发明的干扰消除方法的一实施例的流程图，其适用于一通信系统中，该通信系统包含一运作于第一时钟域的传送机与一运作于第二时钟域的接收机。步骤S51是于第一时钟域接收该传送机的一数字传送信号。步骤S52是依据第一时钟域与第二时钟域间的ー累计时序差，在第二时钟域输出该数字传送信号。该累计时序差可为ー累计相位差或一累计频率差。步骤S53依据在第二时钟域输出的数字传送信号，产生ー消除信号，用以消除该接收机所接收的ー干扰信号，该干扰信号响应该数字传送信号而产生。在步骤S53中，还依据该干扰信号与消除信号间的ー相位差，来调整该消除信号。最后，在步骤S54中，由于该干扰信号是内含于接收机的一数字接收信号，所以将该数字接收信号减去该消除信号后输出，以执行干扰消除。在一实施例中，该干扰信号是一回音信号。例如，此实施例可应用于传送机与接收机于HDMI以太网络通道的同一端分别进行传送与接收的情形。在另ー实施例中，该干扰信号是ー串音信号。例如，此实施例可应用于传送机与接收机系分别连接于网络交換器的不同端ロ的情形。较佳地，该数字传送信号包含多个取样点，步骤S52依据第一与第二时钟域间的累计时序差，于第二时钟域的每ー时钟执行下列输出方式之一输出这些取样点之一、输出这些取样点的连续两点、以及不输出任何取样点。以下说明前述各种输出方式的应用时机(I)当第一时钟域快于第二时钟域且该累计时序差达到ー时钟周期吋，步骤S52输出这些取样点的连续两点。 (2)当第一时钟域慢于第二时钟域且该累计时序差达到ー时钟周期吋，步骤S52不输出任何取样点。(3)当该累计时序差未达到ー时钟周期时，步骤S52输出这些取样点之一。综合上述，本发明的干扰消除装置及方法，可将跨时钟域的干扰消除问题分为两部分来进行处理，第一部分可视为整数部分，即取样点在进行时钟域转换时，需在时序上延迟或提前，这部分可藉由异步的先进先出方式来达成；第二部分为小数部分，即在产生用来消除干扰的消除信号时，须能快速追踪该干扰信号在不同相位的响应，这部分可藉由采用加大步长的适应性算法来实现。藉由以上方式，便可降低系统架构与电路的复杂度，来执行跨时钟域的干扰消除。以上所述利用较佳实施例详细说明本发明，而非限制本发明的范围。大凡本领域技术人员皆能明了，适当而作些微的改变及调整，仍将不失本发明的要义所在，亦不脱离本发明的精神和范围。
权利要求
1.一种干扰消除装置，适用于一通信系统中，所述通信系统包含一运作于一第一时钟域的传送机与一运作于一第二时钟域的接收机，所述干扰消除装置包含 一先进先出电路，用以在所述第一时钟域接收所述传送机的一数字传送信号，并依据所述第一时钟域与所述第二时钟域间的ー累计时序差，在所述第二时钟域输出所述数字传送信号；以及 一消除信号产生电路，耦接所述先进先出电路，依据所述数字传送信号产生ー消除信号，用以消除所述接收机所接收的ー干扰信号； 其中，所述干扰信号是响应所述数字传送信号而产生，所述消除信号产生电路依据所述干扰信号与所述消除信号间的一相位差以调整所述消除信号。
2.根据权利要求I所述的干扰消除装置，其中，所述干扰信号内含于所述接收机的一数字接收信号，所述干扰消除装置进ー步包含一加法器，用以将所述数字接收信号减去所述消除信号后输出。
3.根据权利要求I所述的干扰消除装置，其中，所述干扰信号是一回音信号，所述消除信号产生电路是一回音消除器。
4.根据权利要求3所述的干扰消除装置，其中，所述传送机与所述接收机于一高清晰度多媒体接ロ以太网络通道的同一端分别进行传送与接收。
5.根据权利要求I所述的干扰消除装置，其中，所述干扰信号是ー串音信号，所述消除信号产生电路是一串音消除器。
6.根据权利要求5所述的干扰消除装置，其中，所述传送机与所述接收机分别连接于ー网络交換器的不同端ロ。
7.根据权利要求I所述的干扰消除装置，其中，所述数字传送信号包含多个取样点，所述先进先出电路包含 一同步先进先出単元，用以在所述第一时钟域接收所述这些取样点，并暂存一部分所述这些取样点；以及 一异步先进先出単元，耦接至所述同步先进先出単元，用以依据所述累计时序差，于所述第二时钟域的每ー时钟执行下列输出方式之一输出所述这些取样点之一、输出所述这些取样点的连续两点、以及不输出任何取样点。
8.根据权利要求7所述的干扰消除装置，其中，所述累计时序差是ー累计相位差，所述干扰消除装置进ー步包含 一相位累加器，用以产生所述第一时钟域与所述第二时钟域间的所述累计相位差。
9.根据权利要求7所述的干扰消除装置，其中，所述累计时序差是ー累计频率差，所述干扰消除装置进ー步包含 ー时钟累加器，用以产生所述第一时钟域与所述第二时钟域间的所述累计频率差。
10.根据权利要求7所述的干扰消除装置，其中，当所述第一时钟域快于所述第二时钟域且所述累计时序差达到ー时钟周期时，所述异步先进先出单元输出所述这些取样点的连续两点。
11.根据权利要求7所述的干扰消除装置，其中，当所述第一时钟域慢于所述第二时钟域且所述累计时序差达到ー时钟周期时，所述异步先进先出単元不输出任何取样点。
12.根据权利要求7所述的干扰消除装置，其中，当所述累计时序差未达到ー时钟周期时，所述异步先进先出单元输出所述这些取样点之一。
13.根据权利要求7所述的干扰消除装置，其中，所述消除信号产生电路包含多个分接点，每一分接点具有一对应的分接点系数，其中所述这些分接点系数与所述这些取样点的相对关系，依据所述异步先进先出単元的输出方式而调整。
14.一种干扰消除方法，适用于一通信系统中，所述通信系统包含一运作于一第一时钟域的传送机与一运作于一第二时钟域的接收机，所述干扰消除方法包含下列步骤 在所述第一时钟域接收所述传送机的一数字传送信号； 依据所述第一时钟域与所述第二时钟域间的ー累计时序差，在所述第二时钟域输出所述数字传送信号；以及 依据在所述第二时钟域输出的所述数字传送信号，产生ー消除信号，用以消除所述接收机所接收的ー干扰信号，所述干扰信号响应所述数字传送信号而产生，其中所述消除信号依据所述干扰信号与所述消除信号间的ー相位差进行调整。
15.根据权利要求14所述的干扰消除方法，其中，所述干扰信号是内含于所述接收机的一数字接收信号，所述干扰消除方法进ー步包含 将所述数字接收信号减去所述消除信号后输出。
16.根据权利要求14所述的干扰消除方法，其中，所述干扰信号是一回音信号。
17.根据权利要求16所述的干扰消除方法，其中，所述传送机与所述接收机于一高清晰度多媒体接ロ以太网络通道的同一端分别进行传送与接收。
18.根据权利要求14所述的干扰消除方法，其中，所述干扰信号是ー串音信号。
19.根据权利要求18所述的干扰消除方法，其中，所述传送机与所述接收机分别连接于ー网络交換器的不同端ロ。
20.根据权利要求14所述的干扰消除方法，其中，所述数字传送信号包含多个取样点，所述输出数字传送信号的步骤依据所述累计时序差，于所述第二时钟域的每ー时钟执行下列输出方式之一输出所述这些取样点之一、输出所述这些取样点的连续两点以及不输出任何取样点。
21.根据权利要求20所述的干扰消除方法，其中，所述累计时序差是ー累计相位差或一累计频率差。
22.根据权利要求20所述的干扰消除方法，其中，当所述第一时钟域快于所述第二时钟域且所述累计时序差达到ー时钟周期时，所述输出数字传送信号的步骤输出所述这些取样点的连续两点。
23.根据权利要求20所述的干扰消除方法，其中，当所述第一时钟域慢于所述第二时钟域且所述累计时序差达到ー时钟周期时，所述输出数字传送信号的步骤不输出任何取样点。
24.根据权利要求20所述的干扰消除方法，其中，当所述累计时序差未达到ー时钟周期时，所述输出数字传送信号的步骤输出所述这些取样点之一。
全文摘要
一种跨时钟域的干扰消除装置及方法，适用于一通信系统，其具有运作于第一时钟域的传送机与运作于第二时钟域的接收机。该干扰消除装置包含先进先出(FIFO)电路与消除信号产生电路。先进先出电路可在第一时钟域接收传送机的数字传送信号，并依据第一与第二时钟域间的累计时序差，在第二时钟域输出该数字传送信号。消除信号产生电路可依据先进先出电路所输出的数字传送信号，产生消除信号，用以消除接收机所接收的干扰信号，该干扰信号响应该数字传送信号而产生。消除信号产生电路依据该干扰信号与消除信号间的相位差，以调整该消除信号。
文档编号H04L25/03GK102647374SQ20111004105
公开日2012年8月22日 申请日期2011年2月18日 优先权日2011年2月18日
发明者刘峻宏, 翁启舜, 郭协星, 黄亮维 申请人:瑞昱半导体股份有限公司