专利名称：一种全数字接收机的位同步锁定检测方法
技术领域：
本发明属于数字通信技术领域，涉及通信系统中的全数字接收机，为一种QPSK全数字接收机的位同步锁定检测方法。
背景技术：
全数字接收机中有两个同步环在工作——载波同步环和位同步环。位同步环的实现由插值，抽取，误差检测，位置更新和锁定检测构成。误差检测模块一般使用Gardner算法，每个符号需要两个采样点，用三个连续的采样点来求得定时偏差。锁定检测方法有许多种，但在实际系统中实现并使用时仍然存在各种各样的局限性，比如文献[1]《Lock Detectors for Timing Recovery》(GKaram，V. Paxal, andM. Moeneclaey. Lock Detectors for Timing Recovery[J]Proc. ICC. pp :1281-1285, Junel996.)中，Detector A实现较为复杂，每个符号需要4个采样点，接收机的采样频率必须很高，造成运算量大、实现成本高，Detector B虽然每个符号只要求2个采样点，但锁定检测输出受输入信号幅度影响较大，对接收机的自动增益控制(AGC)提出了很高要求。 文献[2] ((A Self-Normalizing Symbol Synchronization Lock Detector for QPSK and BPSK》(Yair Linn. A Self-Normalizing Symbol Synchronization Lock Detector for QPSK andBPSK[J]. IEEE Transactions on Wireless Communications, Vol. 5, No. 2, pp 347 353. February2006)针对Detector B的缺点提出改进，使其不受输入信号幅度影响， 却又带来了另一个问题——受载波频偏影响较大，此算法只适用于载波已经同步的情况， 但实际应用中位同步锁定往往先于载波同步锁定，所以传统的锁定检测算法在实际应用中存在一定的局限性。
发明内容
本发明要解决的问题是现有的全数字接收机中，位同步环的误差检测和锁定检测受信号幅度衰减、定时相位偏差和载波频偏影响，在实际应用中存在局限性。本发明的技术方案为一种全数字接收机的位同步锁定检测方法，位同步环包括误差检测和锁定判断，采用Gardner算法进行位同步误差检测，误差检测的基带输入数据分为同相输入数据即I路数据，和正交输入数据即Q路数据，I/Q两路数据的前样点称为整符号点，分别记为I(n)，Q(n)，n = 1，2，3，…，+ c ，后样点为半符号点，分别记为I (n-l/2)， Q(n_l/2)，把I/Q两路数据的整符号点和半符号点按下面公式分别运算ρ (n) = I2 (η) +Q2 (η)，ρ (η_1/2) = I2 (η-1/2) +Q2 (η-1/2)把所得数据ρ(η)和ρ(η-1/2)分别进行相减和相加，相减结果除以相加结果即为锁定检测量e (η)；对锁定检测量e (η)加权得到e' (η)，对e' (η)累加并求其平均值 E(k)，把E(k)与设定的锁定门限比较，大于门限值判定为位同步环已锁定，小于门限值判定为位同步环未锁定。优选对锁定检测量e(n)加权时，得到加权后的检测量e‘ (η)。
3
进一步的，所述锁定检测量e' (η)通过累加器和平均器进行累加和求平均，在累加器的清零时钟上升沿来到时，累加器清零，同时累加器的累加结果输入平均器做平均，得到 E(k)。优选累加器的清零时钟由一个模M = 512的M计数器产生，在位同步环的数据时钟的上升沿计数一次。上述方案中，优选取锁定门限值为213。本发明通过锁定指示器输出锁定检测结果，位同步环锁定，锁定指示器输出1，未锁定，锁定指示器输出0。本发明全数字接收机为QPSK全数字接收机、BPSK全数字接收机或QAM全数字接收机。本发明针对现有全数字接收机中误差检测算法的特点，提出了一种新的锁定检测算法，这种算法使用Gardner算法中的两个样点，不改变整个位同步环的结构，且继承了现有技术的优点，并针对其不足进行了改进。本发明锁定检测方法的关键点在于对锁定检测量e(n)的提取上，即对整符号点和半符号点的处理上，这种方法由于采用了归一化处理， 使锁定检测性能不受信号幅度衰减的影响；同时同相正交支路的平方和消除了载波频偏和定时相位偏差，使锁定检测性能不受载波频偏和定时相位偏差影响，适用于位同步环锁定先于载波环锁定的系统中。
图1是本发明实施例的实现框图。图2是本发明实施例的具体实现示意图。图3是本发明的锁定检测输出曲线、文献《Lock Detectors for Timing Recovery》中Detector B的锁定检测输出曲线以及Gardner算法定时误差检测输出曲线的比较，横坐标是归一化的定时误差，纵坐标是各检测器的平均检测输出值。
具体实施例方式本发明是一种全数字接收机的位同步锁定检测方法，如图1，解调后的数据直接送入位同步环进行符号同步，而最后要得到的就是对符号同步与否的指示。位同步环采用 Gardner算法进行位同步误差检测，然后进行标志量提取，将误差检测的基带输入数据分为同相输入数据即I路数据，和正交输入数据即Q路数据，I/Q两路数据的前样点称为整符号点，分别记为I(n)，Q(n)，η = 1,2,3,…，+⑴，后样点为半符号点，分别记为I (n_l/2)， Q(n_l/2)，把I/Q两路数据的整符号点和半符号点按下面公式分别运算ρ (n) = I2 (η) +Q2 (η)，ρ (η_1/2) = I2 (η-1/2) +Q2 (η-1/2)把所得数据ρ(η)和ρ(η-1/2)分别进行相减和相加，相减结果除以相加结果即为锁定检测量e (η)，这可以看作一种归一化的处理；对锁定检测量e(n)加一个合适的权重以使结果较为明显，优选权重值为216，得到e' (n)，然后对检测量e' (η)累加并求其平均值 E (k)，累加器的清零时钟是由一个M计数器得到的，计数器的位数越多，得到的E (k)越准， 但检测灵敏度变低，兼顾检测的准确度和灵敏度，取计数器为模M = 512计数器，在位同步环的数据时钟的上升沿计数一次。一般通信系统的比特信噪比不会低于3dB，以保证正常通信，比特信噪比大于3dB时，根据仿真结果，观察E (k)在锁定和未锁定时的值，兼顾各比特信噪比的位同步锁定检测，对门限值取213，把E(k)和门限比较，若E(k)大于门限值则视为位同步环已锁定，锁定指示器输出1，否则为未锁定，锁定指示器输出0。权重值2"5时可以使得低符号信噪比时的锁定门限提高，这样就可以用213作为各种输入比特信噪比(大于 3dB)下的锁定检测门限值。 本方法不仅适用于QPSK全数字接收机，还可以用于BPSK，QAM等全数字接收机中。 以下介绍具体实施方式
，以QPSK全数字接收机为例，说明本发明的有效性和实用性。如图2所示的具体实现框图，把同相支路和正交支路两路数据的整符号点和半符号点分别送入乘加器，计算输入值的平方和，得到整符号点的平方和P(n) = I2 (η)+Q2 (η)和半符号点的平方和Ρ(η_1/2) = I2(n-l/2)+Q2(n-l/2)。实际实现时计算量比较大，高速时钟时计算延时较大，所以可用专门的求平方和器件，比如用FPGA实现时可以调用IP核直接计算，增加结果的准确性。通过加法器、减法器和除法器得到e (n)用整符号点的平方和ρ (η)、半符号点的
t、 p(n)-p(n-l/2)
平方和p(n-l/2)的差除以两者之和得到锁定检测量e (η)，S卩咖)= 丄 “，°锁定
p(n) + ρ(η -1/2)
检测量e(n)的这种取法由于采用了归一化处理，使锁定检测性能不受信号幅度衰减的影响；同时同相正交支路的平方和消除了载波频偏和定时相位偏差，使锁定检测性能不受载波频偏和定时相位偏差影响。对锁定检测量e (η)加权，权重值取216，以使检测性能更好，得到e ‘ (η),把检测量e' (η)送入累加器和平均器分别进行累加和求平均，累加器的清零时钟由一个模M = 512的M计数器得到，在位同步环的数据时钟的上升沿计数一次。在清零时钟的上升沿来到时，累加器清零，且平均器对累加器送出的值做平均，得到E(k)。比特信噪比大于3dB，不同比特信噪比下，通过仿真观察E(k)在锁定和未锁定时的值，最后兼顾到各种比特信噪比的情况，取门限值为213。把E(k)和门限比较，锁定指示器根据门限比较器的输出值做出判断，输出锁定信号或者未锁定信号，若E(k)大于门限值则视为位同步环已锁定，锁定指示器输出1，否则为未锁定，锁定指示器输出0。位同步环锁定时，Gardner定时误差检测输出的平均值为零，而此时锁定检测输出应该最大。由图3可以看出，本发明的锁定检测输出曲线与文献[2]《Lock Detectors forTiming Recovery))中Detector B的锁定检测输出曲线非常相近，且在Gardner定时误差检测输出的平均值为零时达到最大值，因此图3也能说明本发明的有效性。本发明的具体实现较为简单，其关键在于锁定检测量的提取上，比传统方法具有不受信号幅度衰减，定时相位偏差和载波频偏的影响的优点，且能较为准确的检测到位同步的锁定，具有很强的实用性。
权利要求
1.一种全数字接收机的位同步锁定检测方法，位同步环包括误差检测和锁定判断，其特征是采用Gardner算法进行位同步误差检测，误差检测的基带输入数据分为同相输入数据即I路数据，和正交输入数据即Q路数据，I/Q两路数据的前样点称为整符号点，分别记为I(n)，Q(n)，n = 1,2,3,…，+ ^ ，后样点为半符号点，分别记为I (n-l/2)，Q (n-1/2)，把 I/Q两路数据的整符号点和半符号点按下面公式分别运算P (n) = I2 (η) +Q2 (η), ρ(η-1/2) = I2 (η-1/2)+Q2 (η-1/2)把所得数据Ρ(η)和ρ(η- Λ)分别进行相减和相加，相减结果除以相加结果即为锁定检测量e (η)；对锁定检测量e (η)加权得到e ‘ (η)，对e ‘ (η)累加并求其平均值E (k)，把 E(k)与设定的锁定门限比较，大于门限值判定为位同步环已锁定，小于门限值判定为位同步环未锁定。
2.根据权利要求1所述的一种全数字接收机的位同步锁定检测方法，其特征是对锁定检测量e(n)加权时，权重值取216，得到加权后的检测量e' (η)。
3.根据权利要求2所述的一种全数字接收机的位同步锁定检测方法，其特征是所述锁定检测量e' (η)通过累加器和平均器进行累加和求平均，在累加器的清零时钟上升沿来到时，累加器清零，同时累加器的累加结果输入平均器做平均，得到E (k)。
4.根据权利要求3所述的一种全数字接收机的位同步锁定检测方法，其特征是累加器的清零时钟由一个模M =512的M计数器产生，在位同步环的数据时钟的上升沿计数一次。
5.根据权利要求2或3或4所述的一种全数字接收机的位同步锁定检测方法，其特征是锁定门限值为213。
6.根据权利要求1所述的一种全数字接收机的位同步锁定检测方法，其特征是通过锁定指示器输出锁定检测结果，位同步环锁定，锁定指示器输出1，未锁定，锁定指示器输出 O0
7.根据权利要求1-4任一项所述的全数字接收机的位同步锁定检测方法，其特征是全数字接收机为QPSK全数字接收机、BPSK全数字接收机或QAM全数字接收机。
8.根据权利要求5任一项所述的全数字接收机的位同步锁定检测方法，其特征是全数字接收机为QPSK全数字接收机、BPSK全数字接收机或QAM全数字接收机。
9.根据权利要求6任一项所述的全数字接收机的位同步锁定检测方法，其特征是全数字接收机为QPSK全数字接收机、BPSK全数字接收机或QAM全数字接收机。
全文摘要
一种全数字接收机的位同步锁定检测方法，位同步环包括误差检测和锁定判断，采用Gardner算法进行误差检测，误差检测的基带输入数据分为同相输入数据即I路数据和正交输入数据即Q路数据，I/Q两路数据的前样点称为整符号点，后样点为半符号点，把两路数据的整符号点和半符号点分别平方相加，再把所得结果分别进行相减和相加，相减结果除以相加结果即为锁定检测量e(n)，对锁定检测量e(n)加权得到e′(n)，对e′(n)累加并求其平均值E(k)，把E(k)与锁定门限比较，大于门限值判定为位同步环已锁定，小于门限值判定为位同步环未锁定。本发明不受信号幅度衰减、定时相位偏差和载波频偏的影响，且易于估计出信噪比，也降低了对自动增益控制的要求。
文档编号H04B7/26GK102164002SQ201110095059
公开日2011年8月24日 申请日期2011年4月15日 优先权日2011年4月15日
发明者张琪, 李鹏, 芮义斌, 谢仁宏, 赵宏伟, 郭山红, 高文捷 申请人:南京理工大学