专利名称：一种基于e1的7号信令通道检测方法及装置的制作方法
技术领域：
本发明涉及一种通信信号的检测技术，特别是一种基于El的7号信令通道检测方法及现该方法的装置。
背景技术：
7号信令又称为公共信道信令。即以时分方式在一条高速数据链路上传送一群话路信令的信令方式，通常用于局间。在我国使用的7号信令系统称为中国7号信令系统。 SS7网是一个带外数据通信网，它叠加在运营者的交换网之上，是支撑网的重要组成部分。7 号信令系统采用多功能模块化设计，是一种更加适合数字通信网络的信令系统。当El用于七号信令时，在32个时隙(Time Slot)中，第0时隙被用作帧同步信息，一般使用第16时隙作为7号信令的通道，其余30个时隙被用作语音通道。在有些系统中，有时也使用其它时隙来作为7号信令的通道。由于7号信令在链路层中使用的是HDLC协议，因此一般来说采集设备都会配备有多个HDLC通道来采集信令数据。当我们需要对El传输链路中的信令进行监控时，前端的信令采集设备通过El高阻头搭接在要监控的El链路上，并配置信令采集设备的HDLC通道时隙和7号信令实际占用的时隙对应，采集设备的HDLC控制器将信令数据接收下来并打成以太网数据包，传给后台系统对数据进行处理和分析。因为7号信令在El链路中的起始时隙和所占用的时隙数是不固定的，所以需要对采集设备的DHLC通道参数进行人工设置。如果信令所占用的时隙(包括起始时隙位置和时隙数)发生了变化，就需要人工通知采集设备的管理者重新对HDLC通道的参数进行配置，这样比较麻烦也容易出错。另外，一般来说El链路中的时隙只有其中的一部分用来传输7号信令，如果直接把要监控的El链路连接到采集设备上，这对采集设备的El接口资源将会形成很大的浪费。
发明内容
为了解决上述现阶段基于El的7号信令通道检测技术存在的问题，本发明的目的是提供一种简单、实用的基于El的7号信令检测方法，以及提供一种实现该方法的装置。 由于该方法和装置完成了 7号信令从输入到输出的收敛，输出El链路的时隙全都传输的是 7号信令，这样可以避免由于不断的人工配置采集设备的HDLC通道的参数而可能出现的错误，而且还可以节约采集设备的El接口资源。本发明采用的技术方案是
一种基于El的7号信令通道检测方法，包括以下步骤
51、用于采集带有7号信令的多路El输入信号的El输入采集步骤；
52、用于将采集到的多路El输入信号进行时隙交叉连接的PCM交叉连接步骤；
53、用于将交叉后得到的信号时隙进行通道检测的HDLC通道时隙检测步骤；
54、用于将S3中检测出的有效7号信令通道时隙交叉汇聚到El输出端口的El输出发送步骤，所述的El输出端口与后续的El高阻头连接。进一步，所述的步骤Sl支持同时采集64路El输入信号，步骤S2中所述的时隙交叉连接支持64X64个2M码流，即2048*2048个64K通道的无阻塞全交叉，步骤S3中的通道检测包含有32路HDLC控制器，可以同时检测32种通道组合。进一步，步骤S4中所述的El输出端口有16路El输出端口。进一步，所述的步骤S2的具体流程如下
521、在El信号帧同步脉冲的控制下，将采集到的多路El输入信号每个时隙的数据转换为8bit的字节，在控制器的作用下按照时隙顺序存入数据内存块RAM中；
522、将多路El输入信号时隙重新排列组合后得到输出时隙，将得到的输出时隙对应输入时隙的时隙编号依次存储到时隙连接关系表RAM中；
523、控制器按顺序从时隙连接关系表RAM中读出输出时隙的每个时隙的连接关系，并按照该连接关系从数据内存块RAM中读取出对应的输入数据；
524、将步骤S23中得到的输入数据进行并串转换，得到2M串行输出El链路。所述的数据内存块RAM和时隙连接关系表RAM均有2048个存储空间。进一步，所述的步骤S3的HDLC通道时隙检测流程如下
531、首先添加一条待扫描的El链路，并检查当前El链路是否有线路告警，若有线路告警则跳过该El链路，并将其标记为已扫描，继续添加一条待扫描的El链路，反之，直接进入步骤S32 ；
532、从该El链路中一次性选择32种通道组合，通道组合的顺序依次为2M链路、64K链路、2*64K链路、3*64Κ链路到31*64Κ链路，共有32个链路；
533、配置好选择出的32路通道组合的参数，延时300ms后检查与所述32路通道对应的HDLC控制器是否接收到正确的7号信令包，如果接收到正确的7号信令包则将该HDLC 控制器的7号信令通道参数写入扫描链路池，并检测是否还有未扫描的El链路，否则放弃本次扫描直接检测是否有未扫描的下一条El链路；
534、若还有未扫描的El链路，则添加扫描该El链路，反之，所有的El链路扫描完后， 将上述的扫描链路池中记录的7号信令通道参数写到时隙连接关系表中。进一步，步骤S4所述的交叉汇聚的实现方式是通过读取时隙连接关系表完成7 号信令输出到El输出端口。基于El的7号信令通道检测装置，包括
El输入采集模块用于采集带有7号信令的多路El输入信号； PCM交叉连接模块用于将采集到的多路El输入信号进行时隙交叉连接； HDLC通道时隙检测模块用于将交叉后得到的信号时隙进行通道检测； El输出发送模块用于将检测出的有效7号信令通道时隙交叉汇聚到El输出端口，所述的El输出端口通过后续El高阻头与信令采集器连接；
所述的PCM交叉连接模块的输入端与El输入采集模块相接，输出端分别与HDLC通道时隙检测模块和El输出发送模块相接。进一步，所述的El输入采集模块有64路El输入端口，所述的PCM交叉连接模块支持64X64个2M码流，即2048*2048个64K通道的无阻塞全交叉，所述的HDLC通道时隙检测模块包含有32路HDLC控制器，可以同时检测32种通道组合，所述的El输出发送模块有16路El输出端口。进一步，本装置通过一片大规模PFGA和一片用于参数配置和实现网管功能的外接CPU实现。本发明的有益效果是由于本方法和装置完成了 7号信令从输入到输出的收敛， 输出El链路的时隙全都传输的是7号信令，这样可以避免由于不断的人工配置采集设备的 HDLC通道的参数而可能出现的错误，而且还可以节约采集设备的El接口资源。另外，由于本装置仅仅通过一片FPGA和外接的CPU就可以实现，系统构架简洁合理，实现起来比较简
下面结合附图和实施例对本发明作进一步说明。图1是本发明检测方法的步骤流程图； 图2是图1步骤S2的流程图3是图1步骤S3的检测流程图； 图4是本发明装置的结构图。
具体实施例方式参照图1，一种基于El的7号信令通道检测方法，包括以下步骤
51、用于采集带有7号信令的多路El输入信号的El输入采集步骤；
52、用于将采集到的多路El输入信号进行时隙交叉连接的PCM交叉连接步骤；
53、用于将交叉后得到的信号时隙进行通道检测的HDLC通道时隙检测步骤；
54、用于将S3中检测出的有效7号信令通道时隙交叉汇聚到El输出端口的El输出发送步骤，所述的El输出端口与后续的El高阻头连接。作为优选的实施方式，所述的步骤Sl支持同时采集64路El输入信号，步骤S2中所述的时隙交叉连接支持64 X 64个2M码流，即2048*2048个64K通道的无阻塞全交叉，步骤S3中的通道检测包含有32路HDLC控制器，可以同时检测32种通道组合。本方法可以同时监控64路El信号中的7号信令。作为优选的实施方式，步骤S4中所述的El输出端口有16路El输出端口。参照图2，所述的步骤S2的具体流程如下
521、在El信号帧同步脉冲的控制下，将采集到的多路El输入信号每个时隙的数据转换为8bit的字节，在控制器的作用下按照时隙顺序存入数据内存块RAM中；
522、将多路El输入信号时隙按所需交叉连接位置要求重新排列组合后得到输出时隙，将得到的输出时隙对应输入时隙的时隙编号依次存储到时隙连接关系表RAM中；
523、控制器按顺序从时隙连接关系表RAM中读出输出时隙的每个时隙的连接关系，并按照该连接关系从数据内存块RAM中读取出对应的输入数据；
524、将步骤S23中得到的输入数据进行并串转换，得到2M串行输出El链路。作为优选的实施方式，所述的数据内存块RAM和时隙连接关系表RAM均有2048个存储空间。参照图3，所述步骤S3的HDLC通道时隙检测流程如下531、首先添加一条待扫描的El链路，并检查当前El链路是否有线路告警，若有线路告警则跳过该El链路，并将其标记为已扫描，继续添加一条待扫描的El链路，反之，直接进入步骤S32 ；
532、从该El链路中一次性选择32种通道组合，通道组合的顺序依次为2M链路、64K链路、2*64K链路、3*64Κ链路到31*64Κ链路，共有32个链路；
533、配置好选择出的32路通道组合的参数，延时300ms后检查与所述32路通道对应的HDLC控制器是否接收到正确的7号信令包，如果接收到正确的7号信令包则将该HDLC 控制器的7号信令通道参数写入扫描链路池，并检测是否还有未扫描的El链路，否则放弃本次扫描直接检测是否有未扫描的下一条El链路；
534、若还有未扫描的El链路，则添加扫描该El链路，反之，所有的El链路扫描完后， 将上述的扫描链路池中记录的7号信令通道参数写到时隙连接关系表中。作为优选的实施方式，步骤S4所述的交叉汇聚的实现方式是，通过读取时隙连接关系表完成7号信令输出到El输出端口。基于El的7号信令通道检测装置，包括
El输入采集模块用于采集带有7号信令的多路El输入信号； PCM交叉连接模块用于将采集到的多路El输入信号进行时隙交叉连接； HDLC通道时隙检测模块用于将交叉后得到的信号时隙进行通道检测； El输出发送模块用于将检测出的有效7号信令通道时隙交叉汇聚到El输出端口，所述的El输出端口通过后续El高阻头与信令采集器连接；
所述的PCM交叉连接模块的输入端与El输入采集模块相接，输出端分别与HDLC通道时隙检测模块和El输出发送模块相接。作为优选的实施方式，所述的El输入采集模块有64路El输入端口，所述的PCM交叉连接模块支持64 X 64个2M码流，即2048*2048个64K通道的无阻塞全交叉，所述的HDLC 通道时隙检测模块包含有32路HDLC控制器，可以同时检测32种通道组合，所述的El输出发送模块有16路El输出端口。作为优选的实施方式，本装置通过一片大规模PFGA和一片用于参数配置和实现网管功能的外接CPU实现。以上是对本发明较佳实施进行了具体说明，但本发明创造并不限于所述实施例， 熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变形或替换，这些等同的变型或替换均包含在本申请权利要求所限定的范围内。
权利要求
1.一种基于El的7号信令通道检测方法，其特征在于包括以下步骤，51、用于采集带有7号信令的多路El输入信号的El输入采集步骤；52、用于将采集到的多路El输入信号进行时隙交叉连接的PCM交叉连接步骤；53、用于将交叉后得到的信号时隙进行通道检测的HDLC通道时隙检测步骤；54、用于将S3中检测出的有效7号信令通道时隙交叉汇聚到El输出端口的El输出发送步骤，所述的El输出端口与后续的El高阻头连接。
2.根据权利要求1所述的一种基于El的7号信令通道检测方法，其特征在于所述的步骤Sl支持同时采集64路El输入信号，步骤S2中所述的时隙交叉连接支持64X64个 2M码流，即204淋2048个64K通道的无阻塞全交叉，步骤S3中的通道检测包含有32路HDLC 控制器，可以同时检测32种通道组合。
3.根据权利要求1所述的一种基于El的7号信令通道检测方法，其特征在于步骤S4 中所述的El输出端口有16路El输出端口。
4.根据权利要求2所述的一种基于El的7号信令通道检测方法，其特征在于所述的步骤S2的具体流程如下，521、在El信号帧同步脉冲的控制下，将采集到的多路El输入信号每个时隙的数据转换为8bit的字节，在控制器的作用下按照时隙顺序存入数据内存块RAM中；522、将多路El输入信号时隙重新排列组合后得到输出时隙，将得到的输出时隙对应输入时隙的时隙编号依次存储到时隙连接关系表RAM中；523、控制器按顺序从时隙连接关系表RAM中读出输出时隙的每个时隙的连接关系，并按照该连接关系从数据内存块RAM中读取出对应的输入数据；524、将步骤S23中得到的输入数据进行并串转换，得到2M串行输出El链路。
5.根据权利要求4所述的一种基于El的7号信令通道检测方法，其特征在于所述的数据内存块RAM和时隙连接关系表RAM均有2048个存储空间。
6.根据权利要求2所述的一种基于El的7号信令通道检测方法，其特征在于所述步骤S3的HDLC通道时隙检测流程如下，531、首先添加一条待扫描的El链路，并检查当前El链路是否有线路告警，若有线路告警则跳过该El链路，并将其标记为已扫描，继续添加一条待扫描的El链路，反之，直接进入步骤S32 ；532、从该El链路中一次性选择32种通道组合，通道组合的顺序依次为2M链路、64K链路、2*64K链路、3*64Κ链路到31*64Κ链路，共有32个链路；533、配置好选择出的32路通道组合的参数，延时300ms后检查与所述32路通道对应的HDLC控制器是否接收到正确的7号信令包，如果接收到正确的7号信令包则将该HDLC 控制器的7号信令通道参数写入扫描链路池，并检测是否还有未扫描的El链路，否则放弃本次扫描直接检测是否有未扫描的下一条El链路；534、若还有未扫描的El链路，则添加扫描该El链路，反之，所有的El链路扫描完后， 将上述的扫描链路池中记录的7号信令通道参数写到时隙连接关系表中。
7.根据权利要求1所述的一种基于El的7号信令通道检测方法，其特征在于步骤S4所述的交叉汇聚的实现方式是，通过读取时隙连接关系表完成7号信令输出到El输出端
8.基于El的7号信令通道检测装置，其特征在于包括，El输入采集模块用于采集带有7号信令的多路El输入信号； PCM交叉连接模块用于将采集到的多路El输入信号进行时隙交叉连接； HDLC通道时隙检测模块用于将交叉后得到的信号时隙进行通道检测； El输出发送模块用于将检测出的有效7号信令通道时隙交叉汇聚到El输出端口，所述的El输出端口通过后续El高阻头与信令采集器连接；所述的PCM交叉连接模块的输入端与El输入采集模块相接，输出端分别与HDLC通道时隙检测模块和El输出发送模块相接。
9.根据权利要求8所述的基于El的7号信令通道检测装置，其特征在于所述的El 输入采集模块有64路El输入端口，所述的PCM交叉连接模块支持64X 64个2M码流，即 2048*2048个64K通道的无阻塞全交叉，所述的HDLC通道时隙检测模块包含有32路HDLC 控制器，可以同时检测32种通道组合，所述的El输出发送模块有16路El输出端口。
10.根据权利要求8或9所述的基于El的7号信令通道检测装置，其特征在于本装置通过一片大规模PFGA和一片用于参数配置和实现网管功能的外接CPU实现。
全文摘要
本发明公开了一种基于E1的7号信令通道检测方法，包括下列步骤S1、用于采集带有7号信令的多路E1输入信号的E1输入采集步骤；S2、用于多路E1输入信号进行时隙交叉连接的PCM交叉连接步骤；S3、用于将交叉后得到的信号时隙通道检测的HDLC通道时隙检测步骤；S4、用于将检测出的有效7号信令通道时隙交叉汇聚到输出端口的E1输出发送步骤，同时公开了一种实现该方法的装置。由于本方法和装置完成了7号信令从输入到输出的收敛，这样可以避免由于不断的人工配置采集设备的HDLC通道的参数而可能出现的错误，而且还可以节约采集设备的E1接口资源。本发明作为一种实用的检测方法和装置可以广泛应用于7号信令监控系统。
文档编号H04Q3/00GK102202243SQ201110167508
公开日2011年9月28日 申请日期2011年6月21日 优先权日2011年6月21日
发明者胡都欢, 黄琦 申请人:珠海市佳讯实业有限公司