专利名称：模拟至数字转换器、声音处理装置及模拟至数字转换方法
技术领域：
本发明是有关于声音处理，特别是有关于模拟至数字转换。
背景技术：
图1为一声音处理装置150的区块图。于一实施例中，声音处理装置150包括多个麦克风151 15η，多个模拟至数字转换器161 16η，以及一数字信号处理器170。麦克风151 15η于不同位置检测声压以产生多个模拟声音信号Ka Κη。模拟至数字转换器 161 16η分别对多个模拟声音信号Ka Kn进行模拟至数字转换以产生多个数字声音信号Da Dn。数字信号处理器170接着接收并处理该等数字声音信号Da Dn以产生输出声音信号I。为了转换模拟声音信号Ka Kn为数字声音信号Da Dn，声音处理装置150需要包含模拟至数字转换器161 16η。具有有效率的功能设计的模拟至数字转换器161 16η可降低数字信号处理器170的数据处理负担。此外，具有良好的输出设计的模拟至数字转换器161 16η可简化模拟至数字转换器161 16η的输出端与数字信号处理器170的输入端之间的电路整合。因此，需要一种具良好设计的模拟至数字转换器。
发明内容
有鉴于此，本发明的目的在于提供一种模拟至数字转换器，以解决已知技术存在的问题。于一实施例中，该模拟至数字转换器自一麦克风接收第一声音信号，并接收一模式信号、一频道选择信号、以及一时钟信号。于一实施例中，该模拟至数字转换器包括一切换检测模块、一前置放大器、一一位△ Σ调制器、以及一信号编码模块。该切换检测模块决定是否该频道选择信号于一逻辑低电位与一逻辑高电位之间切换以产生一第一控制信号。该前置放大器放大该第一声音信号以得到一第二声音信号。该一位△ Σ调制器对该第二声音信号进行模拟至数字转换以得到一第三声音信号。若该模式信号指示一编码模式且该频道选择信号被决定为切换状态，该信号编码模块依据该第三声音信号编码一第四声音信号，当该时钟信号振荡至该逻辑低电位时该信号编码模块输出该第四声音信号的数据位， 且当该时钟信号振荡至该逻辑高电位时该信号编码模块输出该频道选择信号的数据位。本发明还提供一种声音处理装置。于一实施例中，该声音处理装置包括一第一麦克风、一第一模拟至数字转换器、一第二麦克风、以及一第二模拟至数字转换器。该第一麦克风检测一第一声压以产生一第一模拟声音信号。该第一模拟至数字转换器对该第一模拟声音信号进行模拟至数字转换以产生一第一数字声音信号。该第二麦克风检测一第二声压以产生一第二模拟声音信号。该第二模拟至数字转换器对该第二模拟声音信号进行模拟至数字转换以产生一第二数字声音信号，依据该第二数字声音信号编码一第三数字声音信号，接收该第一数字声音信号以及一时钟信号，当该时钟信号振荡至一逻辑低电位时输出该第三数字声音信号的数据位，以及当该时钟信号振荡至一逻辑高电位时输出该第一数字声音信号的数据位。
本发明还提供一种模拟至数字转换方法。于一实施例中，一模拟至数字转换器包括一切换检测模块、一前置放大器、一一位Δ Σ调制器、以及一信号编码模块。首先，接收一模式信号、一频道选择信号、以及一时钟信号。接着，决定是否一频道选择信号于一逻辑低电位与一逻辑高电位之间切换以产生一第一控制信号。接着，自一麦克风接收一第一声音信号。接着，以该前置放大器放大该第一声音信号以得到一第二声音信号。接着，以该一位Δ Σ调制器对该第二声音信号进行模拟至数字转换以得到一第三声音信号。若该模式信号指示一编码模式且该频道选择信号被决定为切换状态，以该信号编码模块依据该第三声音信号编码一第四声音信号，当该时钟信号振荡至该逻辑低电位时输出该第四声音信号的数据位，且当该时钟信号振荡至该逻辑高电位时输出该频道选择信号的数据位。为了让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举数较佳实施例，并配合所附图示，作详细说明如下。
图1为一声音处理装置的区块图；图2为包括两麦克风的声音处理装置的示意图；图3为依据本发明的模拟至数字转换器的区块图；图4为依据本发明的模拟至数字转换器的输出信号的时序的示意图；图5为依据本发明的模拟至数字转换器的区块图；图6显示依据本发明的表示对应于不同的模式信号与频道选择信号输入值的信号编码模块的操作；图7为依据本发明的声音处理装置的一实施例的区块图；图8为依据本发明的声音处理装置的另一实施例的区块图。[主要元件标号说明](图 1)151，152，15η 麦克风；161，162，16η 模拟至数字转换器；170 数字信号处理器；(图 2)102，104 麦克风；106，108 模拟至数字转换器；112，122 前置放大器；114，124 Δ Σ调制器；(图 3)302 麦克风；304 模拟至数字转换器；312 前置放大器；314 一位Δ Σ调制器；316 编码选择模块；318 信号编码模块；(图 5)202 麦克风；204 模拟至数字转换器；212 前置放大器；214 一位Δ Σ调制器；216 信号编码模块；218 编码选择模块；220 切换检测模块；(图 7)
402,406 麦克风；404，408 模拟至数字转换器；412，422 前置放大器；414，424 一位Δ Σ调制器；416,426 信号编码模块；418，似8 编码选择模块；420,430 切换检测模块；(图 8)502，506 麦克风；504，508 模拟至数字转换器；512，522 前置放大器；514，524 一位Δ Σ调制器；516，526 信号编码模块；518，528 编码选择模块；520，530 切换检测模块。
具体实施例方式图2为包括两麦克风102与104的声音处理装置100的示意图。除了麦克风102 与104，声音处理装置100还包括两个模拟至数字转换器106及108。麦克风102检测声压以产生模拟声音信号Y、模拟至数字转换器106接着对模拟声音信号私进行模拟至数字转换而得到数字声音信号私”。同样地，麦克风104检测声压以产生模拟声音信号％。模拟至数字转换器108接着对模拟声音信号％进行模拟至数字转换而得到数字声音信号％”。于一实施例中，模拟至数字转换器106包括前置放大器112以及Δ Σ调制器114。 前置放大器112放大模拟声音信号私以得到放大声音信号私’，而Δ Σ调制器114对放大声音信号Ya’进行模拟至数字转换而得到数字声音信号私”。模拟至数字转换器114还接收频道选择信号CS以及时钟信号CLK。时钟信号CLK于逻辑低电位以及逻辑高电位之间振荡。模拟至数字转换器106的频道选择信号耦接到地电位Vss，因此使模拟至数字转换器 106于时钟信号振荡到逻辑低电位时输出数字声音信号私”的数据位。同样地，模拟至数字转换器108包括前置放大器122以及Δ Σ调制器124。前置放大器122放大模拟声音信号％以得到放大声音信号％’，而△ Σ调制器IM对放大声音信号进行模拟至数字转换而得到数字声音信号％”。模拟至数字转换器1 还接收频道选择信号CS以及时钟信号CLK。时钟信号CLK于逻辑低电位以及逻辑高电位之间振荡。模拟至数字转换器108的频道选择信号耦接到高电位Vdd，因此使模拟至数字转换器 108于时钟信号振荡到逻辑高电位时输出数字声音信号的数据位。由于模拟至数字转换器106与模拟至数字转换器108分别于时钟信号CLK振荡到逻辑低电位与逻辑高电位时输出信号Ya”与的数据位，因此信号Ya”与的数据位被混和为一输出数据串。图3为依据本发明的模拟至数字转换器304的区块图。模拟至数字转换器304具有4个输入端及一个输出端。模式输入端及频道选择输入端。模式输入端及频道选择输入端可被耦接至电压源Vdd或地电位Vss。因此，模拟至数字转换器304可分别经由模式输入端及频道选择输入端接收一模式信号及一频道选择信号。当模式输入端被耦接至电压源 Vdd，模式信号便位于逻辑高电位，以表示一编码模式被选取。当模式输入端被耦接至地电压Vss，模式信号便位于逻辑低电位，以表示编码模式未被选取。模拟至数字转换器304的一时钟输入端接收周期性地振荡于逻辑高电位与逻辑低电位之间的一时钟信号。麦克风 302检测声压以产生一模拟声音信号Sa0模拟至数字转换器304接着自麦克风302接收声音信号^并依据模式信号处理模拟声音信号以产生一数字声音信号。模拟至数字转换器304接着依据频道选择信号及时钟信号产生数字声音信号的输出数据以输出至输出端。于一实施例中，模拟至数字转换器304包括前置放大器312、一位Δ Σ调制器 314、信号编码模块318、以及编码选择模块316。前置放大器312放大模拟声音信号M以得到一放大声音信号Μ’。一位△ Σ调制器314接着对放大声音信号Μ’进行模拟至数字转换以得到一数字声音信号Μ”。编码选择模块316接收模式信号及频道选择信号并依据模式信号及频道选择信号产生一控制信号。控制信号接着被送至信号编码模块318。当控制信号表示一编码模式被选择时，信号编码模块318依据数字声音信号Sa”编码一编码声音信号以作为模拟至数字转换器304的输出信号。当控制信号表示编码模式未被选择时， 信号编码模块318直接将一位Δ Σ调制器314所产生的数字声音信号Μ”作为模拟至数字转换器304的输出信号。频道选择信号决定模拟至数字转换器304的输出信号的格式。当频道选择输入端耦接至地电位Vss而使频道选择信号维持于逻辑低电位时，模拟至数字转换器304仅于时钟信号振荡至逻辑低电位时输出输出信号的数据位，并于时钟信号振荡至逻辑高电位时停止输出信号。换句话说，当时钟信号振荡至逻辑高电位时，模拟至数字转换器304的输出端切换至高阻抗(high-impedance)状态，如图4中的Z所示。当频道选择输入端耦接至电位源Vdd而使频道选择信号维持于逻辑高电位时，模拟至数字转换器304仅于时钟信号振荡至逻辑高电位时输出输出信号的数据位，并于时钟信号振荡至逻辑低电位时停止输出信号。换句话说，当时钟信号振荡至逻辑低电位时，模拟至数字转换器304的输出端切换至高阻抗状态，如图4中的Z所示。图4为依据本发明的模拟至数字转换器304的输出信号的时序的示意图。当模式信号位于逻辑低电位时，编码模式未被选取，因此一位△ Σ调制器产生的数字声音信号 Sa”未经过编码而被直接当作模拟至数字转换器304的输出信号。若频道选择信号位于逻辑低电位，模拟至数字转换器304于时钟选择信号位于逻辑低电位时送出数字声音信号 Μ”的数据位。若频道选择信号位于逻辑高电位，模拟至数字转换器304于时钟选择信号位于逻辑高电位时送出数字声音信号Μ”的数据位。当模式信号位于逻辑高电位时，编码模式被选取，因此信号编码模块308将数字声音信号Sa”编码而得到编码声音信号Sb或Sc 以作为模拟至数字转换器304的输出信号。若频道选择信号位于逻辑低电位，模拟至数字转换器304于时钟选择信号位于逻辑低电位时送出编码声音信号Sb的数据位。若频道选择信号位于逻辑高电位，模拟至数字转换器304于时钟选择信号位于逻辑高电位时送出编码声音信号&的数据位。信号编码模块308于频道选择信号位于不同电位时亦具有不同的编码方式以产生不同的编码声音信号Sb或&。信号编码模块318以不同方式进行编码，例如加上直流偏压值、增益调整、相位调整、以及延迟。于一实施例中，信号编码模块318于频道选择信号位于逻辑低电位时将一正偏移值加至数字声音信号Μ”以得到编码声音信号，而信号编码模块318于频道选择信号位于逻辑高电位时将一负偏移值加至数字声音信号Μ”以得到编码声音信号。于另一实施例中，信号编码模块318于频道选择信号位于逻辑低电位时将数字声音信号Sa”乘上一第一乘数以得到编码声音信号，而信号编码模块318于频道选择信号位于逻辑高电位时将数字声音信号Sa”乘上一第二乘数以得到编码声音信号，其中第一乘数大于一而第二乘数小于一。
于另一实施例中，信号编码模块318于频道选择信号位于逻辑低电位时不改变数字声音信号Μ”以得到编码声音信号，而信号编码模块318于频道选择信号位于逻辑高电位时反转数字声音信号Μ”的相位以得到编码声音信号。于另一实施例中，信号编码模块 318于频道选择信号位于逻辑低电位时延迟数字声音信号Μ”以得到编码声音信号，而信号编码模块318于频道选择信号位于逻辑高电位时不延迟数字声音信号Μ”而得到编码声音信号。图5为依据本发明的模拟至数字转换器204的区块图。模拟至数字转换器204由麦克风202接收模拟声音信号，并输出一数字声音信号Da。模拟至数字转换器204亦接收一模式信号、一频道选择信号、以及一时钟信号。当编码模式被选择时，模式信号的输入端被耦接到一电压源Vdd，因此使模式信号维持于逻辑高电位。当编码模式不被选择时，模式信号的输入端被耦接到一地电压Vss，因此使模式信号维持于逻辑低电位。频道选择信号的输入端可耦接至电压源Vdd、地电位Vss、或用以接收一数字声音信号Sb。时钟信号于逻辑低电位与逻辑高电位之间振荡。于一实施例中，模拟至数字转换器204包括前置放大器212、一位Δ Σ调制器 214、信号编码模块216、切换检测模块220、以及编码选择模块218。前置放大器212放大声音信号&以得到一放大声音信号Sa’。一位Δ Σ调制器214对放大声音信号Sa’进行模拟至数字转换以得到数字声音信号Μ”。信号编码模块216的操作是由控制信号Cl及C2 所控制。编码选择模块218接收模式信号及频道选择信号并依据模式信号及频道选择信号产生控制信号C2。切换检测模块220决定是否频道选择信号正于逻辑低电位与逻辑高电位之间进行切换以产生控制信号Cl。若频道选择信号的电位于逻辑低电位与逻辑高电位之间切换的频率高于一界限值，切换检测模块220决定频道选择信号正于逻辑低电位与逻辑高电位之间进行切换。因此，若频道选择信号的输入端耦接到地电位Vss或电压源Vdd，切换检测模块220决定频道选择信号不于逻辑低电位与逻辑高电位之间进行切换。相反的，若频道选择信号的输入端耦接到一数字声音信号Sb，切换检测模块220决定频道选择信号正于逻辑低电位与逻辑高电位之间进行切换。图6显示依据本发明的表示对应于不同的模式信号与频道选择信号输入值的信号编码模块216的操作。当模式信号位于逻辑低电位，编码模式不被选择。若频道选择信号是于逻辑低电位，当时钟信号振荡至逻辑低电位时信号编码模块216直接输出一位Δ Σ 调制器214产生的数字声音信号Μ”的数据位，当时钟信号振荡至逻辑高电位时模拟至数字转换器204的输出端被切换为高阻抗(三相)状态。若频道选择信号是于逻辑高电位， 当时钟信号振荡至逻辑高电位时信号编码模块216直接输出一位Δ Σ调制器214产生的数字声音信号Μ”的数据位，当时钟信号振荡至逻辑低电位时模拟至数字转换器204的输出端被切换为高阻抗(三相)状态。当模式信号位于逻辑低电位，编码模式被选择。若频道选择信号是于逻辑低电位， 当时钟信号振荡至逻辑低电位时信号编码模块216直接输出一位Δ Σ调制器214产生的数字声音信号Μ”的数据位，当时钟信号振荡至逻辑高电位时信号编码模块216输出数字声音信号Μ”的反相后数据位。若频道选择信号是于逻辑高电位，当时钟信号振荡至逻辑高电位时信号编码模块216直接输出一位Δ Σ调制器214产生的数字声音信号Μ”的数据位，当时钟信号振荡至逻辑低电位时信号编码模块216输出数字声音信号Μ”的反相后数据位。当模式信号位于逻辑高电位以指示编码模式未被选取，且频道选择信号于逻辑高电位与逻辑低电位间进行切换，频道选择信号为由其它电路接收的数字声音信号Sb。信号编码模块216接着依据一位Δ Σ调制器214产生的数字声音信号Μ”编码一编码声音信号。信号编码模块216可用不同方式产生编码声音信号。举例来说，信号编码模块216可将一直流偏压值加至数字声音信号Μ”以得到一编码声音信号、或是将数字声音信号Μ” 乘上一成数以得到一编码声音信号、或是将数字声音信号Μ”延迟一段延迟时间以得到一编码声音信号。当时钟信号振荡至逻辑低电位时，信号编码模块216输出编码声音信号的数据位。当时钟信号振荡至逻辑低电位时，信号编码模块216输出频道选择信号Sb的数据位。图7为依据本发明的声音处理装置400的一实施例的区块图。于一实施例中，声音处理装置400包括麦克风402与406、以及模拟至数字转换器404与408。模拟至数字转换器404与408的电路结构与图5的模拟至数字转换器204的电路结构相同。此外，模拟至数字转换器404与408是以并联的方式共同运作。麦克风402检测声压以产生一声音信号Sb。前置放大器412与一位Δ Σ调制器414对声音信号Sb进行模拟至数字转换以得到数字声音信号Sb”。模拟至数字转换器404的模式信号的输入端耦接到地电位Vs s，模拟至数字转换器404的频道选择信号的输入端耦接到电压源Vdd。信号编码模块416因此于时钟信号振荡至逻辑高电位时输出数字声音信号Sb”的数据位为输出数据Db，而于时钟信号振荡至逻辑低电位时不输出数据。亦即，于时钟信号振荡至逻辑低电位时模拟至数字转换器404的输出端切换到高阻抗状态。麦克风406检测声压以产生一声音信号Μ。前置放大器422与一位Δ Σ调制器 424对声音信号^进行模拟至数字转换以得到数字声音信号Μ”。模拟至数字转换器408 的模式信号的输入端耦接到地电位Vss，模拟至数字转换器408的频道选择信号的输入端亦耦接到地电位Vss。信号编码模块416因此于时钟信号振荡至逻辑低电位时输出数字声音信号Sb”的数据位为输出数据Db，而于时钟信号振荡至逻辑高电位时不输出数据。亦即， 于时钟信号振荡至逻辑高电位时模拟至数字转换器408的输出端切换到高阻抗状态。因此，模拟至数字转换器404与408的输出信号M及Sb的数据位被交杂混合以形成声音处理装置400的输出数据流。图8为依据本发明的声音处理装置500的另一实施例的区块图。于一实施例中， 声音处理装置500包括麦克风502与506、以及模拟至数字转换器504与508。模拟至数字转换器504与508的电路结构与图5的模拟至数字转换器204的电路结构相同。此外，模拟至数字转换器504与508是以串联的方式共同运作。麦克风502检测声压以产生一声音信号Sb。前置放大器512与一位Δ Σ调制器514对声音信号Sb进行模拟至数字转换以得到数字声音信号Sb”。模拟至数字转换器504的模式信号的输入端耦接到电压源Vdd，模拟至数字转换器504的频道选择信号的输入端亦耦接到电压源Vdd。信号编码模块516因此于时钟信号振荡至逻辑高电位时输出数字声音信号Sb”的数据位为输出数据Db，而于时钟信号振荡至逻辑低电位时输出数字声音信号Sb”的反相后数据位为输出数据Db。麦克风506检测声压以产生一声音信号Μ。前置放大器522与一位Δ Σ调制器 524对声音信号^进行模拟至数字转换以得到数字声音信号Μ”。模拟至数字转换器508的模式信号的输入端耦接到高电压Vdd，模拟至数字转换器508的频道选择信号的输入端接收模拟至数字转换器504的输出信号Db。因此，模拟至数字转换器508的切换检测模块 530决定输出信号Db于逻辑低电位与逻辑高电位之间切换。信号编码模块416因此于时钟信号振荡至逻辑低电位时依据数字声音信号Μ”编码一编码声音信号Da作为输出信号，并于时钟信号振荡至逻辑高电位时输出模拟至数字转换器504产生的输出数据Db的数据位。 亦即，模拟至数字转换器508的输出信号包含了分别由模拟声音信号^与Sb导出的数字声音信号Da与Db的数据位。因此，模拟至数字转换器504与508的输出信号Da及Db的数据位被交杂混合以形成声音处理装置500的输出数据流。 虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视所附的权利要求范围所界定者为准。
权利要求
1.一种模拟至数字转换器，自麦克风接收第一声音信号，并接收模式信号、频道选择信号以及时钟信号，包括切换检测模块，决定是否该频道选择信号于逻辑低电位与逻辑高电位之间切换以产生第一控制信号；前置放大器，放大该第一声音信号以得到第二声音信号；一位△ Σ调制器，对该第二声音信号进行模拟至数字转换以得到第三声音信号；以及 信号编码模块，若该模式信号指示一编码模式且该频道选择信号被决定为切换状态， 依据该第三声音信号编码第四声音信号，当该时钟信号振荡至该逻辑低电位时输出该第四声音信号的数据位，且当该时钟信号振荡至该逻辑高电位时输出该频道选择信号的数据位。
2.根据权利要求1所述的模拟至数字转换器，其中该模拟至数字转换器还包括编码选择模块，接收该模式信号及该频道选择信号，以及依据该模式信号及该频道选择信号产生第二控制信号；其中该第二控制信号被送至该信号编码模块。
3.根据权利要求1所述的模拟至数字转换器，其中若该模式信号不指示该编码模式且该频道选择信号位于该逻辑低电位，当该时钟信号振荡至该逻辑低电位时该信号编码模块输出该第三声音信号的数据位，且当该时钟信号振荡至该逻辑高电位时该模拟至数字转换器的一输出端被切换为高阻抗状态。
4.根据权利要求3所述的模拟至数字转换器，其中若该模式信号不指示该编码模式且该频道选择信号位于该逻辑高电位，当该时钟信号振荡至该逻辑高电位时该信号编码模块输出该第三声音信号的数据位，且当该时钟信号振荡至该逻辑低电位时该模拟至数字转换器的该输出端被切换为该高阻抗状态。
5.根据权利要求1所述的模拟至数字转换器，其中若该模式信号指示该编码模式且该频道选择信号位于该逻辑低电位，当该时钟信号振荡至该逻辑低电位时该信号编码模块输出该第三声音信号的数据位，且当该时钟信号振荡至该逻辑高电位时该信号编码模块输出该第三声音信号经反相后的数据位。
6.根据权利要求5所述的模拟至数字转换器，其中若该模式信号指示该编码模式且该频道选择信号位于该逻辑高电位，当该时钟信号振荡至该逻辑高电位时该信号编码模块输出该第三声音信号的数据位，且当该时钟信号振荡至该逻辑低电位时该信号编码模块输出该第三声音信号经反相后的数据位。
7.根据权利要求1所述的模拟至数字转换器，其中该信号编码模块将一直流偏压值加至该第三声音信号以产生该第四声音信号。
8.根据权利要求1所述的模拟至数字转换器，其中该信号编码模块将该第三声音信号乘上一乘数以产生该第四声音信号。
9.根据权利要求1所述的模拟至数字转换器，其中该信号编码模块将该第三声音信号延迟一段延迟时间以产生该第四声音信号。
10.一种声音处理装置，包括第一麦克风，检测第一声压以产生第一模拟声音信号；第一模拟至数字转换器，对该第一模拟声音信号进行模拟至数字转换以产生第一数字声音信号；第二麦克风，检测第二声压以产生第二模拟声音信号；以及第二模拟至数字转换器，对该第二模拟声音信号进行模拟至数字转换以产生第二数字声音信号，依据该第二数字声音信号编码第三数字声音信号，接收该第一数字声音信号以及一时钟信号，当该时钟信号振荡至逻辑低电位时输出该第三数字声音信号的数据位，以及当该时钟信号振荡至逻辑高电位时输出该第一数字声音信号的数据位。
11.根据权利要求10所述的声音处理装置，其中该第二模拟至数字转换器包括 前置放大器，放大该第二模拟声音信号以得到第三模拟声音信号；一位△ Σ调制器，对该第三模拟声音信号进行模拟至数字转换以得到第二数字声音信号；以及信号编码模块，若一控制信号指示该第一数字声音信号为切换状态，依据该第二数字声音信号编码该第三数字声音信号，且当该时钟信号振荡至该逻辑低电位时输出该第三数字声音信号的数据位。
12.根据权利要求11所述的声音处理装置，其中该第二模拟至数字转换器包括切换检测模块，决定是否该第一数字声音信号于该逻辑低电位与该逻辑高电位之间切换以产生该控制信号。
13.根据权利要求10所述的声音处理装置，其中该第二模拟至数字转换器藉将一直流偏压值加至该第二数字声音信号以产生该第三数字声音信号。
14.根据权利要求10所述的声音处理装置，其中该第二模拟至数字转换器藉将该第二数字声音信号乘上一乘数以产生该第三数字声音信号。
15.根据权利要求10所述的声音处理装置，其中该第二模拟至数字转换器将该第二数字声音信号延迟一延迟期间以产生该第三数字声音信号。
16.一种模拟至数字转换方法，其中一模拟至数字转换器包括切换检测模块、前置放大器、一位Δ Σ调制器以及信号编码模块，该方法包括接收模式信号、频道选择信号以及时钟信号；决定是否一频道选择信号于逻辑低电位与逻辑高电位之间切换以产生第一控制信号；自一麦克风接收第一声音信号；以该前置放大器放大该第一声音信号以得到第二声音信号；以该一位△ Σ调制器对该第二声音信号进行模拟至数字转换以得到第三声音信号；以及若该模式信号指示一编码模式且该频道选择信号被决定为切换状态，以该信号编码模块依据该第三声音信号编码第四声音信号，当该时钟信号振荡至该逻辑低电位时输出该第四声音信号的数据位，且当该时钟信号振荡至该逻辑高电位时输出该频道选择信号的数据位。
17.根据权利要求16所述的模拟至数字转换方法，还包括若该模式信号不指示该编码模式且该频道选择信号位于该逻辑低电位，当该时钟信号振荡至该逻辑低电位时该信号编码模块输出该第三声音信号的数据位，且当该时钟信号振荡至该逻辑高电位时该模拟至数字转换器的一输出端被切换为高阻抗状态。
18.根据权利要求17所述的模拟至数字转换方法，还包括若该模式信号不指示该编码模式且该频道选择信号位于该逻辑高电位，当该时钟信号振荡至该逻辑高电位时该信号编码模块输出该第三声音信号的数据位，且当该时钟信号振荡至该逻辑低电位时该模拟至数字转换器的该输出端被切换为该高阻抗状态。
19.根据权利要求16所述的模拟至数字转换方法，还包括若该模式信号指示该编码模式且该频道选择信号位于该逻辑低电位，当该时钟信号振荡至该逻辑低电位时该信号编码模块输出该第三声音信号的数据位，且当该时钟信号振荡至该逻辑高电位时该信号编码模块输出该第三声音信号经反相后的数据位。
20.根据权利要求19所述的模拟至数字转换方法，还包括若该模式信号指示该编码模式且该频道选择信号位于该逻辑高电位，当该时钟信号振荡至该逻辑高电位时该信号编码模块输出该第三声音信号的数据位，且当该时钟信号振荡至该逻辑低电位时该信号编码模块输出该第三声音信号经反相后的数据位。
全文摘要
本发明提供一种模拟至数字转换器。于一实施例中，该模拟至数字转换器包括前置放大器、一位Δ∑调制器、以及信号编码模块。该前置放大器放大一第一声音信号以得到一第二声音信号。该一位Δ∑调制器对该第二声音信号进行模拟至数字转换以得到一第三声音信号。若一模式信号指示一编码模式且一频道选择信号被决定为切换状态，该信号编码模块依据该第三声音信号编码一第四声音信号，当该时钟信号振荡至该逻辑低电位时该信号编码模块输出该第四声音信号的数据位，且当该时钟信号振荡至该逻辑高电位时该信号编码模块输出该频道选择信号的数据位。
文档编号H04R3/00GK102480665SQ20111032843
公开日2012年5月30日 申请日期2011年10月25日 优先权日2010年11月19日
发明者张国煊, 施铭镛, 林庆宗, 邱瑞德, 魏彦明 申请人:美商富迪科技股份有限公司