专利名称：Avs和mpeg-2双模解码器中熵解码结构的制作方法
技术领域：
本发明涉及多媒体视频技术领域，特别是AVS和MPEG-2的熵解码结构电路实现。适用于对面积有严格要求的应用，特别是便携式移动应用。
背景技术：
AVS (Audio Video Coding Standard)标准是《信息技术先进音视频编码》系列标准的简称，适用于数字电视广播、交互式存储媒体、直播卫星视频业务、多媒体邮件、分组网络的多媒体业务等应用，具有压缩率高，点复杂度适中，专利成本低廉等特点。与MPEG2、MPEG4等标准采用静态Huffman表进行熵编码不同，AVS视频标准采用了动态自适应熵编码方法来达到更好的压缩效率，自适应熵编码能够自适应地选择最符合动态概率统计规律的码表来映射语法元素，对语法元素进行指数哥伦布码编码后输出。自适应编码提高了压缩效率，但也大大增加了运算量和实现难度。以往设计中，熵解码需要大量存储器存储码表，导致了熵解码模块存在面积大、使用存储器多的缺点。另外因为AVS和MPEG2标准的熵解码过程差别较大，如何实现细颗粒复用也是研究的难点。
发明内容
(一 )要解决的技术问题为克服传统设计中熵解码需要大量存储器存储码表，导致了熵解码模块存在面积大的不足，本发明的主要目的在于提供一种支持AVS和MPEG2标准的熵解码结构，并在一个周期内完成一个码字的解码。AVS熵解码采用逻辑映射查表，不需要存储器存储码表，大大减小了存储器面积；通过复用熵解码控制电路，进一步减小了面积。除此之外，解码器采用统一的解码控制，每种视频标准对应一条解码通路，具有很好的可扩展性。( 二 )技术方案为达到上述目的，本发明提供了一种支持AVS和MPEG2标准的熵解码电路结构，该结构包括单周期AVS变长码解码通路电路，AVS逻辑映射查表电路和MPEG2变长码解码通路电路。上述方案中，对于AVS变长码解码通路结构，零比特检测器接收比特提取器输出的有效变长码，统计哥伦布码的前缀O的长度；哥伦布码长度计算器根据前缀的长度与哥伦布码的阶次k计算当前哥伦布码的长度信息并输出；c0denum计算单元根据哥伦布码前缀的长度和阶次k计算语法元素Codenum，语法元素用来产生查表索引，查表索引经过查表的映射逻辑得到RefAbsLevel、level和run。这些值被送入游程与量化值计算单元,计算得到最终游程值和量化值；同时量化值用来更新下一个哥伦布码采用的码表和哥伦布码阶次。解码逻辑使用了分级结构移位器和流水线输出计算。上述方案中，对于AVS逻辑映射查表结构，对于查表逻辑采用组合逻辑和一些加法器构成查表结构，而不是采用传统的存储器。减少电路的面积。
上述方案中，对于MPEG2变长码解码通路结构，主要有DC系数解码通路、正常系数解码通路、换码系数解码通路和特殊系数解码通路构成。其中编码类型选择器根据编码类型选择一条通路进行输出，本发明采用地址分开计算的方法加快AC系数的查表过程。AC码检测器根据有效变长码，计算其在码表存储器中的基地址。AC码长度计算器根据有效变长码，计算当前AC类型的变长码长度并输出。解码完毕输出run和level数组。(三)有益效果从上述的技术方案可以看出，本发明具有一下有益效果:1.本发明的主要目的在于提供一种支持AVS和MPEG2标准的熵解码结构，其中AVS熵解码采用逻辑映射查表，不需要存储器存储码表，大大减小了存储器面积。2.解码器采用统一的解码控制，每种视频标准对应一条解码通路，具有很好的可扩展性。
图1是本发明的熵解码结构图。图2是本发明的单周期AVS变长码解码通路。图3是本发明的AVS逻辑映射查表。图4是本发明的单周期MPEG2变长码解码通路。
具体实施例方式为使本发明的目的，技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。本发明于提供的这种支持AVS和MPEG2标准的熵解码结构，在一个周期内完成一个码字的解码，其中AVS熵解码采用逻辑映射查表，不需要存储器存储码表，通过复用熵解码控制电路，减小了电路面积。解码器采用统一的解码控制，每种视频标准对应一条解码通路，具有很好的可扩展性。1.熵解码电路的硬件结构。熵解码硬件结构如图1所示。熵解码控制器101接收启动信号，产生解码需要的参数和控制信号，然后启动AVS 105与MPEG2104解码通路，并对整个解码过程和输出过程进行控制106 ;比特提取器102接收熵解码控制器发出的压缩码流，提取出有效比特(变长码)分别送给MPEG2解码通路和AVS解码通路；AVS解码通路完成AVS变长码解码、查表、语法元素计算和更新码表的操作，并将AVS变长码长度信息送给码长度生成器103 ；MPEG2解码通路完成MPEG2变长码的查表与计算，并将MPEG2变长码长度信息送给码长度生成器；码长度生成器计算当前变长码的长度并将该信息送给熵解码控制器，熵解码控制器根据该信息向前级提出新的数据请求；MPEG2/AVS解码通路计算得到level和run数组，经过重排序后输出有效的量化值和游程值；解码结束后熵解码控制器发出解码结束信号。a)单周期AVS变长码解码通路设计。AVS变长码解码通路如图2所示，其工作流程如下:零比特检测器接201收比特提取器输出的有效变长码，统计哥伦布码的前缀O的长度，并将长度信息输出；哥伦布码长度计算器202根据前缀的长度与哥伦布码的阶次k计算当前哥伦布码的长度信息并输出；C0denum计算单元206根据哥伦布码前缀的长度和阶次k计算语法元素Codenum，语法元素用来产生查表索引，查表索引205经过查表的映射逻辑得到RefAbsLevelUevel和run。这些值被送入游程与量化值计算单元204,计算得到最终游程值和量化值；同时量化值用来更新下一个哥伦布码采用的码表203和哥伦布码阶次。解码逻辑使用了分级结构移位器和流水线输出计算，有助于减小解码器规模和提高频率，图2的粗线表不系统关键路径。b) AVS逻辑映射的查表过程设计。AVS逻辑映射的查表结构如图3所示，当CodeNum< 59，使用CodeNum作为索引查表；当CodeNum大于等于59时，以(CodeNum_59)/2为索引查表，查表索引生成器301根据CodeNum产生level查表索引、run查表索引和RefAbsLevel查表索引，其分别被送入IeveI查表逻辑303、run查表逻辑和RefAbsLevel查表逻辑302，查表逻辑不采用传统的存储器用来存储码表，而是由组合逻辑电路和一些加法器组成，这样的逻辑映射充分利用了 level之间的相关性以及run之间的相关性，大大减小了面积的开销，查表操作一个周期完成。c) MPEG2变长码解码通路设计。根据MPEG2变长码的类型，MPEG2变长码解码通路可以分为DC系数解码通路406、正常系数解码通路、换码系数解码通路408和特殊系数解码通路407。编码类型选择器401根据编码类型选择一条通路进行输出，本发明采用了地址分开计算的方法加快AC系数的查表过程，该方法描述如下:由于具有相同长度的变长码具有相同的高位比特(关键字)，为其分配相同的码表基地址，而将其不相同的低位比特作为码表增量地址，如图4所示。AC码检测器405根据有效变长码，计算其在码表存储器403中的基地址402，同时根据该变长码的低位比特，计算得到其在码表存储器中的增量位置404，基地址和增量地址相加即得到变长码在表存储器中的位置。AC码长度计算器405根据有效变长码，计算当前AC类型的变长码长度并输出。解码完毕输出run和level数组。以上所述的具体实施例，对本发明的目的，技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改，等同替换，改进等，均应包含在本发明的保护范围之内。
权利要求
1.一种AVS和MPEG-2熵解码结构，其特征在于，该结构采用复用结构，每个周期内完成一个码字的解码，其主要包括AVS解码通路，MPEG-2解码通路，熵解码控制器，码长生成器，重排序单元。
2.根据权利要求1所述的AVS熵解码结构，其特征在于:该结构采用组合逻辑映射查表技术，不需要存储AVS码表，其主要包含比特提取器，Codenum计算单元，哥伦布长度计算单元。
3.根据权利要求2所述的AVS熵解码结构，其特征在于:所述比特提取器的零比特检测器接收比特提取器输出的有效变长码，统计哥伦布码的前缀O的长度，并将长度信息输出；哥伦布码长度计算器根据前缀的长度与哥伦布码的阶次k计算当前哥伦布码的长度信息并输出。
4.根据权利要求2所述的AVS熵解码结构，其特征在于:所述Codenum计算单元根据哥伦布码前缀的长度和阶次k计算语法元素Codenum，语法元素用来产生查表索引，查表索引经过查表的映射逻辑得到RefAbsLevel、level和run,这些值被送入游程与量化值计算单元，计算得到最终游程值和量化值；同时量化值用来更新下一个哥伦布码采用的码表和哥伦布码阶次，解码逻辑使用了分级结构移位器和流水线输出计算，有助于减小解码器规模和提高频率。
5.根据权利要求2所述的AVS熵解码结构，其特征在于:所述组合逻辑映射查表技术在硬件实现中，level查表逻辑、run查表逻辑和RefAbsLevel查表逻辑等的查表逻辑不采用传统的存储器用来存储码表，而是由组合逻辑电路和一些加法器组成，这样的逻辑映射充分利用了 level之间的相关性以及run之间的相关性，减小了面积。
6.根据权利要求1所述的AVS熵解码结构，其特征在于:所述MPEG2解码通路的MPEG2变长码解码通路可以分为DC系数解码通路、AC系数解码通路、正常系数解码通路、换码系数解码通路和特殊系数解码通路和编码类型选择器。
7.根据权利要求6所述的AVS熵解码结构，其特征在于:所述AC系数解码通路采用了地址分开计算的方法加快AC系数的查表过程。AC码检测器根据有效变长码，计算其在码表存储器中的基地址，同时根据该变长码的低位比特，计算得到其在码表存储器中的增量位置，基地址和增量地址相加即得到变长码在表存储器中的位置，AC码长度计算器根据有效变长码，计算当前AC类型的变长码长度并输出，解码完毕输出run和level数组。
全文摘要
本发明公开了一种新的针对AVS和MPEG2高清视频解码系统的可复用的熵解码结构。该电路采用复用的结构，每个周期内完成一个AVS/MPEG2码字的解码；采用组合逻辑映射查表技术，不需要存储AVS码表；通过复用解码控制结构，减小了面积。对该模块进行了仿真和综合，在0.18微米工艺下，频率为166MHz，面积为9k等效逻辑门，存储器使用量为3kbitROM。
文档编号H04N7/26GK103108176SQ201110351328
公开日2013年5月15日 申请日期2011年11月9日 优先权日2011年11月9日
发明者石伟 申请人:深圳市德赛微电子技术有限公司