专利名称：双网传真机的编译码电路系统的制作方法
技术领域：
本实用新型涉及传真机领域，具体为一种双网传真机的编译码电路系统。
背景技术：
在传真通信中，对传真文字图像数据进行编码和译码是传真通信的关键技术。文件传真三类机采用了编码数据压缩技术，削减了信源的冗余度，因而提高了通信效率。但是，因为编码去除了信号间的相关性，这就增加了误码对通信质量的影响而降低了通信的可靠性。而实际的通信信道都存在着干扰，所以误码常常是不可避免的。且一般传真机采用的抖动表数据是8X8的Bayes矩阵，效果并不理想，图像对比度不是很强烈，整体效果较暗。三类传真机一般都实现了一维MH编码和译码，有的也实现了二维MR编码，将二值化后的图像数据经一维MH编码后交付通信模块使用。MH编码是一维改进的Huffman编码，是ITU-T T.4[4]标准中的一部分，ITU-T Τ. 4标准的全称是三类传真机终端文档传输标准。MH编码具有效率高、容易扩展等特点。改进的Huffman码(MHC)是ITU-T. 4向各国推荐的一维标准码，主要应用于三类传真机上。MHC码是一种常用的变长码，其信源的消息与码字之间的关系是一对一的，是信息保持型的压缩方法。双网传真系统完成与^ternet 和PSTN网络的传真通信，采用嵌入式系统的设计思路划分软硬件。其中，传真协议采用软件实现，传真编译码和外围设备控制器采用硬件实现，以降低设计复杂度，提高传真效率。
实用新型内容本实用新型所解决的技术问题在于提供一种双网传真机的编译码电路系统，以解决上述背景技术中的缺点。本实用新型所解决的技术问题采用以下技术方案来实现双网传真机的编译码电路系统，包括控制CIS扫描器件的CIS扫描电路模块、控制 A/D转换器件的A/D采样控制逻辑、控制编码电路的编码电路模块、控制译码电路的译码电路模块、控制TPH打印器件的打印电路模块、控制步进电机的步进电机驱动电路模块、控制时钟电路的时钟电路模块、外围设备控制单元、数据读写总线接口，所述双网传真机的编译码电路系统以Nios II软核处理器、CIS扫描器件、步进电机、TPH打印器件为硬件平台，通过FPGA实现硬件电路模块，所述CIS扫描电路模块、步进电机驱动电路模块、打印电路模块、外围设备控制单元都连接到一根Avalon总线上，所述编码电路模块、译码电路模块、时钟电路模块都与外围设备控制单元相连，所述编码电路模块、译码电路模块还与所述数据读写总线接口相连，所述数据读写总线接口又与另外一根Avalon总线相连。所述外围设备控制单元将扫描、步进电机的驱动、打印的控制时序信号分别传递给所述CIS扫描器件、步进电机和TPH打印器件，完成扫描、步进电机的驱动、打印等功能。 所述CIS扫描器件含有最高1. 7MHz的扫描时钟，且有效扫描宽度为216mm(A4纸的宽度)， 每行有17 个扫描点。FPGA内的数字逻辑产生驱动信号CIS_si和CIS_clk，并将模拟信号接入A/D转换器的模拟输入端口，由FPGA内数字逻辑实时对A/D转换器的输出进行采集。本实用新型中，所述A/D采样控制逻辑通过CIS扫描器件将原稿的光信号转换为电信号传递给A/D转换器件，所述电信号经A/D转换器件转换成8 bit的数字信号后传递至所述编码电路模块进行图像二值化处理。A/D采样控制逻辑完成A/D器件的时序驱动。 所述步进电机根据当前工作状态，驱动扫描或打印夹纸的滚轴。所述TPH打印器件采用 SHECHA216-UH系统，所述编码电路模块使用的图像二值化方法是固定阈值法。所述译码电路包括译码缓冲区、信号控制模块、黑码表、白码表和打印缓冲区，所述译码电路模块采用多步合一的方法，减少查找码表的次数，也就是一次输入多个码元。根据码表的特点，对白译码而言，第一次可直接输入4个码元，对于黑译码，第一次可输入2个码元，随后每次可输入2个码元或1个码元。通过Avalon总线接口将编码数据写入一个32X256 bit的译码缓冲区；译码完成后，通过译码控制模块将数据送到打印缓冲区，由信号控制模块控制打印缓冲区的复位、读时钟、读请求和打印头时钟信号，打印缓冲区的大小为1X2 048 bit。当写入个数记到17 时，就会进行读操作。如果出现误码，写入个数超过17 时，FIFO清零， 此时不进行读操作，而是将误码的那行数据丢弃，并加入一行白点(17 个‘0’)，在译码电路中，检测到EOL后，将对译码缓冲区的数据交替地进行白译码、黑译码、白译码操作。有益效果本实用新型采用两级编码和快速译码的设计思路，在FPGA上实现了编译码电路和外设控制器。上层软件通过寄存器接口完成对硬件系统的控制，电路对传真数据正确编译码，与软件系统相配合，为高性能的双网传真机提供了可靠的技术基础。
图1为双网传真机的编译码电路系统的结构图。图2为双网传真机的编译码电路系统的译码电路框图。
具体实施方式
为了使本实用新型实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本实用新型。参见图1，双网传真机的编译码电路系统的结构图，双网传真机的编译码电路系统，包括控制CIS扫描器件的CIS扫描电路模块1、控制A/D转换器件的A/D采样控制逻辑、 控制编码电路的编码电路模块5、控制译码电路的译码电路模块6、控制TPH打印器件的打印电路模块3、控制步进电机的步进电机驱动电路模块2、控制时钟电路的时钟电路模块7、 外围设备控制单元4、数据读写总线接口 8，所述双网传真机的编译码电路系统以Mos II软核处理器、CIS扫描器件、步进电机、TPH打印器件为硬件平台，通过FPGA实现硬件电路模块，所述CIS扫描电路模块1、步进电机驱动电路模块2、打印电路模块3、外围设备控制单元4都连接到一根Avalon总线10上，所述编码电路模块5、译码电路模块6、时钟电路模块 7都与外围设备控制单元4相连，所述编码电路模块5、译码电路模块6还与所述数据读写总线接口 8相连，所述数据读写总线接口 8又与另外一根Avalon总线9相连。上层软件通过读写寄存器来控制外围设备4和编、译码电路，完成编码数据的读取和译码数据的写入。 时钟电路7用来产生扫描、打印及步进电机所需的时序信号；由时钟电路7产生的CIS时钟周期为2. 6 μ s，打印时钟周期为4. 96 μ s，步进电机时钟周期为10ms。数据地址读写总线接口 8与Nios II软核处理器直接交互各种控制命令及读写数据，产生外围设备的工作使能信号，通过地址选通信号，完成各个模块与Nios II软核处理器之间的数据交互。所述外围设备控制单元将扫描、步进电机的驱动、打印的控制时序信号分别传递给所述CIS扫描器件、步进电机和TPH打印器件，完成扫描、步进电机的驱动、打印等功能。 所述CIS扫描器件含有最高1. 7MHz的扫描时钟，且有效扫描宽度为216mm(A4纸的宽度)， 每行有17 个扫描点。FPGA内的数字逻辑产生驱动信号CIS_si和CIS_clk，并将模拟信号接入A/D转换器的模拟输入端口，由FPGA内数字逻辑实时对A/D转换器的输出进行采集。本实用新型中，所述A/D采样控制逻辑通过CIS扫描器件将原稿的光信号转换为电信号传递给A/D转换器件，所述电信号经A/D转换器件转换成8 bit的数字信号后传递至所述编码电路模块进行图像二值化处理。A/D采样控制逻辑完成A/D器件的时序驱动。 所述步进电机根据当前工作状态，驱动扫描或打印夹纸的滚轴。所述TPH打印器件采用 SHECHA216-UH 系统。所述编码电路模块使用的图像二值化方法是固定阈值法，即将A/D转化后的8 bit数据和阈值做比较，得到‘O’或‘1’(白点或黑点)。当总线地址为OlH时，读取32位编码寄存器。无失真的信源编码方式中，使用最多的是变长码，其中最优的编码是Huffman 码，改进的Huffman码(MHC)是三类传真机信源编码的标准。MHC所做的主要改进是将码字分为终止码和形成码，能够用较短的编码来表示较长的连续黑点或白点。O 63的游程长度用终止码表示，64整数倍的游程长度由形成码表示，任意游程长度大于63的码字表示为 “形成码+终止码”。参见图2，本实用新型的译码电路框图，所述译码电路包括译码缓冲区11、译码控制模块12、信号控制模块17、黑码表16、白码表15和打印缓冲区13，所述译码电路模块采用多步合一的方法，减少查找码表的次数，也就是一次输入多个码元。根据码表的特点，对白译码而言，第一次可直接输入4个码元，对于黑译码，第一次可输入2个码元，随后每次可输入2个码元或1个码元。通过Avalon总线接口将编码数据写入一个32X256 bit的译码缓冲区11 ；译码完成后，通过译码控制模块12将数据送到打印缓冲区13，由信号控制模块17控制打印缓冲区13的复位、读时钟、读请求和打印头时钟信号，打印缓冲区13的大小为1X2048 bit，最后通过与打印接口 14相连的打印机打印出来。译码时，当写入个数记到17 时，就会进行读操作。如果出现误码，写入个数超过17 时，FIFO清零，此时不进行读操作，而是将误码的那行数据丢弃，并加入一行白点(17 个‘O’)，在译码电路中，检测到EOL后，将对译码缓冲区11的数据交替地进行白译码、黑译码、白译码操作。其中译码码表的地址和数据宽度均为8 bit。译码时，接收4 bit数据(白码元)，通过形成的8 bit 地址来查找码表并返回一个8 bit数据Ram_Data，并根据此数据低2位的值来进行下一步操作。当Ram_Data低2位为‘01’时，输出数据高6位的值，此时终止码使能有效；当Ram_ Data低2位为‘11’时，输出数据高6位的值，此时形成码使能有效；当Ram_Data低2位为 ‘00’时，表示接收1 bit数据和Ram_Data相加形成新地址；当Ram_Data低2位为‘10’时， 表示接收2 bit数据和Ram_Data相加形成新地址；继续查找码表，重复操作，直到译出码元或出错为止。查找黑白码表不同的是对于白译码而言，由于最短码字长度为4，所以第一次可直接查找4 bit码元，随之可查找2 bit或1 bit码元；而对于黑译码而言，由于最短的码字长度为2，所以第一次查找2 bit码元，随之可查找2 bit或1 bit码元；输出的 6 bit数据为连续黑点或连续白点的个数。将译码后的数据存入1X2048 bit的打印缓冲区，当存储数据满一行时，输出到打印头打印，待清空后再进行下一行的译码。扫描到打印一行的时间要求是10ms，所以译码完成后进行等待，直到数据锁存后再进行下一行的译码。 以上显示和描述了本实用新型的基本原理和主要特征及本实用新型的优点，本行业的技术人员应该了解，本实用新型不受上述实施例的限制，上述实施例和说明书中描述的只是说明本实用新型的原理，在不脱离本实用新型精神和范围的前提下，本实用新型还会有各种变化和改进，这些变化和改进都落入要求保护的本实用新型范围内，本实用新型要求保护范围由所附的权利要求书及其等效物界定。
权利要求1.双网传真机的编译码电路系统，包括控制CIS扫描器件的CIS扫描电路模块、控制 A/D转换器件的A/D采样控制逻辑、控制编码电路的编码电路模块、控制译码电路的译码电路模块、控制TPH打印器件的打印电路模块、控制步进电机的步进电机驱动电路模块、控制时钟电路的时钟电路模块、外围设备控制单元、数据读写总线接口，其特征在于，所述CIS 扫描电路模块、步进电机驱动电路模块、打印电路模块、外围设备控制单元都连接到一根 Avalon总线上，所述编码电路模块、译码电路模块、时钟电路模块都与所述外围设备控制单元相连，所述编码电路模块、译码电路模块还与所述数据读写总线接口相连，所述数据读写总线接口又与另外一根Avalon总线相连。
2.根据权利要求1所述的双网传真机的编译码电路系统，其特征在于，所述CIS扫描器件含有最高1. 7MHz的扫描时钟。
3.根据权利要求1所述的双网传真机的编译码电路系统，其特征在于，所述TPH打印器件采用SHECHA216-UH系统。
专利摘要双网传真机的编译码电路系统，包括控制CIS扫描器件的CIS扫描电路模块、控制A/D转换器件的A/D采样控制逻辑、控制编码电路的编码电路模块、控制译码电路的译码电路模块、控制TPH打印器件的打印电路模块、控制步进电机的步进电机驱动电路模块、控制时钟电路的时钟电路模块、外围设备控制单元等，所述双网传真机的编译码电路系统以NiosⅡ软核处理器、CIS扫描器件、步进电机、TPH打印器件为硬件平台，通过FPGA实现硬件电路模块。本实用新型对传真数据正确编译码，与软件系统相配合，为高性能的双网传真机提供了可靠的技术基础。
文档编号H04N1/00GK202197347SQ201120299569
公开日2012年4月18日 申请日期2011年8月18日 优先权日2011年8月18日
发明者秦雄, 胡鹏, 谢小飞, 阳君 申请人:湖南鼎新沃克信息技术有限公司