专利名称：一种apd阵列的2d、3d主动成像读出电路的制作方法
技术领域：
一种APD阵列的2D、3D主动成像读出电路技术领域[0001]本实用新型涉及光电成像技术，尤其是一种APD阵列的2D、3D主动成像读出电路。 属于微电子及光电子技术领域。
背景技术：
[0002]近几十年，由于电荷耦合器件(CXD)，CMOS图像传感器及红外成像器件的发展，光电成像技术在包括人们日常生活在内的诸多领域得到了广泛应用。但在要求检测极其微弱光信号的应用中，这些器件显得无能为力或者需要极低温度或低噪声电路才能满足要求。 雪崩光电二极管(APD)是一种新型高灵敏光电探测与传感器件。它借助内部强电场作用产生雪崩倍增效应，因此具有很高的内部增益，并且响应速度非常快。由于这些特点，APD探测器已广泛应用于微弱信号检测、光纤通信、光电测距、星球定向和军事测控等领域。[0003]焦平面阵列主要由探测器阵列和读出电路(ROIC)阵列组成，读出电路的作用是将探测器接收到的光信号转换成处理机可以处理的电信号(通常为一个电压信号)，相当于传统APD探测器信号处理电路中的接收机。传统APD探测器信号处理电路中的接收机包含的电路模块通常比较多。如中国专利(专利公开号CN 1384371A)提出的一种高精确度激光测距仪装置，其中包括信号接收电路、峰值保持电路、积分电路、高压电源电路等模块，且电路模块复杂，不利于集成的电路来进行信号处理。因此，设计一种简单实用的信号处理电路是解决信号处理电路与探测器集成形成大规模阵列的方法。发明内容[0004]本实用新型提供了一种APD阵列的2D、3D主动成像读出电路，可以通过对探测器产生的光电流信号处理产生与探测目标强度(2D)与距离(3D)相关的电压信号，并解决了信号处理电路与APD阵列集成的方式，保证耦合后单元电路出现一些意外情况(比如探测器单元短路或开路)下信号处理电路还能继续工作。[0005]本实用新型产生强度像的基本原理就是对探测器产生的光电流积分产生电压信号，产生距离像的基本原理是通过测量激光发射时刻与遇到目标物体返回时刻的时间差 (激光飞行时间，τ. 0. F)，并通过读出电路产生大小与距离远近对应关系的电压信号得到的。[0006]本实用新型采取的技术方案如下一种APD阵列的2D、3D主动成像读出电路，其特征在于设有探测器、高压保护电路、注入电路、比较器及电压保持电路，探测器输出与高压保护电路的输入连接，高压保护电路的输出与注入电路的输入连接，注入电路的输出与比较器电路的输入连接，比较器电路的输出与电压保持电路的输入连接，电压保持电路的输出连接注入电路及后续处理缓冲器电路，注入电路的输出还连接后续处理缓冲器电路，其中[0007]探测器系雪崩光电二极管APD，将光信号转换成电流信号，高压保护电路设有N型高压NMOS管m，雪崩光电二极管的正极接第一偏置电压，雪崩光电二极管的负极接NMOS管Nl的漏极，NMOS管m的栅极接第二偏置电压；[0008]注入电路设有5个N型匪OS管N2 N6、3个P型PMOS管Pl P3及1个积分电容，NMOS管N2的栅极和漏极、NMOS管N4的栅极以及NMOS管N3的栅极连接在一起并与短路保护电路的NMOS管m的源极连接，NMOS管N2的源极、NMOS管N5的源极以及积分电容的一端接地，NMOS管N4的漏极、NMOS管N3的漏极、PMOS管P2的源极以及PMOS管P3的源极与PMOS管Pl的漏极连接在一起，为注入电路的输出信号端，PMOS管Pl的源极连接复位电压，PMOS管Pl的栅极和PMOS管P3的栅极分别连接第一时钟信号，NMOS管N4的源极与NMOS管N6的漏极连接，NMOS管N6的源极、NMOS管N5的漏极与NMOS管N3的源极连接在一起，NMOS管N6的栅极连接第二时钟信号，NMOS管N5的栅极连接积分信号，PMOS管P2 的漏极及PMOS管P3的漏极与积分电容的另一端连接在一起；[0009]比较器设有5个N型匪OS管N7 Nll及5个P型PMOS管P4 P8 ；PMOS管P4 的源极、PMOS管P5的源极、PMOS管P7的源极以及PMOS管P8的源极相互连接并接VDD， PMOS管P4的栅极、PMOS管P5的栅极和漏极、PMOS管P7的栅极以及NMOS管N8的漏极连接在一起，PMOS管P4的漏极、PMOS管P8的栅极、PMOS管P6的源极相互连接在一起，PMOS 管P6的栅极和漏极与NMOS管N7的漏极连接在一起，NMOS管N7的源极、NMOS管N9的漏极与NMOS管N8的源极连接在一起，NMOS管N9的栅极连接第三偏置电压，NMOS管N9的源极、NMOS管WO的源极以及NMOS管mi的源极连接在一起并接地，PMOS管P8的漏极连接 NMOS管Nll的漏极，NMOS管N7的栅极连接注入电路的输出信号端，NMOS管N8的栅极连接第四偏置电压，PMOS管P7的漏极、NMOS管NlO的栅极和漏极以及NMOS管Nll的栅极连接在一起；[0010]电压保持电路设有一个PMOS管P9、2个NMOS管N12及N13、2个反相器及1个保持电容，PMOS管P9的源极接VDD，PMOS管P9的栅极与比较器中PMOS管P8的漏极及匪OS 管mi的漏极连接在一起，PMOS管P9的漏极、NMOS管W2的漏极、第一反相器的输入端以及第二反相器的输出端连接在一起，第一反相器的输出端以及第二反相器的输入端与NMOS 管附3的栅极连接在一起并与注入电路中PMOS管P2的栅极连接，NMOS管附3的源极连接保持电容的一端，保持电容的另一端及NMOS管附2的源极均接地，NMOS管附2的栅极连接第三时钟信号，NMOS管W3的漏极连接一个斜坡电压信号。电压保持电路输出端为W3的源极与后续处理缓冲器电路连接。[0011]本实用新型的优点及显着效果[0012](1)本实用新型主动成像读出电路可以对目标物体进行2D (强度)、3D (距离)成像，电路结构简单，适合大规模阵列集成。[0013](2)本实用新型主动成像读出电路包含高压保护电路，具有在一些意外情况出现 (比如探测器单元短路)时，保护后续信号处理电路的特性，实现了 APD阵列与读出电路的集成。[0014](3)本实用新型主动成像读出电路采用同一电压坡(voltage ramp)为全阵列提供激光飞行时间测量基准，具有很高的均勻性。[0015](4)本实用新型主动成像读出电路采用分段测距方式，可以在较大探测距离范围内提高距离分辨。
[0016]图1为本实用新型的原理框图；[0017]图2为本实用新型的一种具体实现电路；[0018]图3为图2电路的控制时序图。
具体实施方式
[0019]如图1，单元电路是整个读出电路的核心部分，包括高压保护电路2、注入电路3、 比较器电路4、电压保持电路5。探测器1输出与高压保护电路2的输入连接，高压保护电路2的输出与注入电路3的输入连接，注入电路3的输出与比较器电路4的输入连接，比较器电路4的输出与电压保持电路5的输入连接，电压保持电路的输出连接注入电路3及后续处理缓冲器电路，注入电路的输出亦连接后续处理缓冲器电路，[0020]如图2，探测器1采用APD探测器，将微弱光信号转换成电流信号，雪崩光电二极管(APD)是一种新型高灵敏光电探测与传感器件。它借助内部强电场作用产生雪崩倍增效应，因此具有很高的内部增益，并且响应速度非常快。[0021 ] 高压保护电路2设有有高压管m，当探测器单元短路时，起保护作用。具有保护后续信号处理电路的特性，实现了 APD阵列与读出电路的集成，使得在一些意外情况出现(比如探测器单元短路)下读出电路还能继续工作。这是由于APD探测器处于线性模式下的工作的偏置电压与制造工艺和探测器应用背景有关(通常从几伏到几十伏不等)，而读出电路通常为5V工艺(高压工艺将大大增加单元电路的面积，不利于实现阵列的大规模化)。如果不加入高压保护电路，那么假如探测器短路，则探测器正端的高电压信号将直接耦合到低压工艺的单元电路上，导致整个电路无法正常工作。[0022]注入电路3设有低压5V匪OS管N2 N6、PM0S管P1 P3、积分电容Cl，可以实现2D、 3D模式切换，具有积分功能，为探测器提供偏压，对积分电容Cl进行复位操作的功能。当激光发射之前，注入电路处于复位状态(不工作)；激光发射时刻，注入电路接收到外接脉冲信号，进入正常工作模式，当探测器检测到光信号的同时产生光信号电流传输到注入电路，注入电路会在输出端迅速产生一个电位下降。当一帧的数据全部读出以后，注入电路再次进入复位状态，等待下一次光电流到来。[0023]比较器电路4设有低压5V NMOS管N7 N11、PMOS管P4>8，作用是在检测到注入电路输出端电压值有一个变化后迅速产生一个轨到轨电压反转。[0024]电压保持电路5设有低压5V NMOS管m2、m3、PM0S管P9及保持电容C2，作用是实现测量激光发射时刻与遇到目标后返回时刻的时间差。具体方法是电压保持电路中包含一个从激光发射时刻开始以固定斜率增长的电压坡(voltage ramp)。通过上述已知，当探测器检测到返回光信号后，通过注入电路、比较器在电压保持电路输入端产生一个电压反转，电压保持电路在检测到这个电压反转后就将这一时刻电压坡的电压值保持住。从而得到一个随激光飞行线性变化的电压值，而目标物体距离与激光飞行时间存在线性关系， 因此，此电压值反映了目标距离。[0025]本实用新型电路的全部连接关系如下APD探测器的正端与外接偏置电压Vd，APD 探测器的负端与N型MOS高压管m的漏端连接，N型MOS高压管m的源极、NMOS管N2栅极和漏极、NMOS管N3栅极、NMOS管N4的栅极相互连接，NMOS管N2的源极、NMOS管N5的5源极、NMOS管N9源极、NMOS管WO的源极、NMOS管附1的源极、NMOS管附2的源极、Cl的一端、C2的一端相互连接(接地);NM0S管N4的漏极、NMOS管N3的漏极、PMOS管Pl的漏极、 PMOS管P2的源极、PMOS管P3的源极、NMOS管N7的栅极连接在一起。PMOS管Pl的源极连接外接复位电压VB2 ；NMOS管N4的源极与NMOS管N6的漏极相互连接；NMOS管N5的漏极、 匪OS管N6的源极、NMOS管N3的源极相互连接；电容Cl的另一端、PMOS管P2的漏极、PMOS 管P3的漏极相互连接；PMOS管P4的源极、PMOS管P5的源极、PMOS管P7的源极、PMOS管 P8的源极相互连接；PMOS管P4的栅极、PMOS管P5的栅极和漏极、PMOS管P7的栅极、NMOS 管N8的漏极相互连接；PMOS管P4的漏极、PMOS管P8的栅极、PMOS管P6的源极相互连接； PMOS管P6的漏极和栅极、NMOS管N7的漏极相互连接；NMOS管N7的源极、NMOS管N8的源极、NMOS管N9的漏极相互连接；匪OS管WO的漏极和栅极、NMOS管Nll的栅极、PMOS管P7 的漏极相互连接；NMOS管Nll的漏极、PMOS管P8的漏极、PMOS管P9的栅极相互连接；NMOS 管N12的漏极、PMOS管P9的漏极、反相器INVl输入端、反相器INV2输出端相互连接；反相器INV2输入端、反相器INVl输出端、NMOS管附3的栅极相互连接；NMOS管附3的源极、C2 的另一端互连接；N型MOS管附的栅极接外接偏置电压VB ；N型MOS管N6的栅极接时钟信号 Gl ；N型MOS管N5的栅极接积分信号INT ；PMOS管Pl的栅极、PMOS管P3的栅极接时钟信号 SET ；PMOS管P2的栅极和NMOS管附3的栅极接TR信号；NMOS管N8的栅极接外接偏置电压 VREFl ；NMOS管N9的栅极接外接偏置电压Vb ；NMOS管附2的栅极接时钟信号PRE ；电压保持电路输出端(N13的源极)OUTw与外部缓冲器电路相连接。[0026]图2中的所有控制信号和时钟信号如图3所示。[0027](a)复位阶段N5的栅极控制信号INT信号拉低，N5关断，P1、P3的栅极控制信号SET信号低电平，注入电路中复位管Pl、P3导通，OUTw端电压值与VB2相同，此时比较器输出高电平，P9关断，N12的栅极控制信号PRE输入高电平，N12导通，反相器INVl输出高电平，N13导通，P2关断。[0028](b)光电流接收阶段P1、P3的栅极控制信号SET信号拉高，PI、P3关断，N5的栅极控制信号INT信号变为高电平，N5导通，激光器发射激光的同时给读出电路一个触发信号，使N13漏极charge端产生一个按一定斜率变化的电压信号。当探测器接收到光信号，将产生相应大小光电流，并通过N2、N3组成的电流镜使OtZr215端电压迅速下降，当OtZr215端的电压值小于比较器另一端的电压VREFl时，电平保持电路输入端OC从高电平降为低电平，P9导通，反相器INVl输出信号TR由高电平跳变为低电平，N13关断将这一时刻保持电容C2上的电压值(3D)锁存，同时P2导通，光电流在积分电容Cl上积分，产生2D相关电压值。[0029](c)积分结束读出阶段N5的栅极控制信号INT信号变低，将Cl电容上2D相关电压信号、C2电容上3D相关电压信号通过后续缓冲器读出。[0030]重复上面a、的过程，这样完成电路周而复始的工作。[0031]本发明高压保护电路2的工作过程如下[0032]假设APD探测器阳极VD为15V，Nl栅极电压VB设为4. 8V，Nl源极由积分电路决定(假设为参考电压vMf)，即m的栅源电压Vesi是一个固定值[0033]
权利要求1. 一种APD阵列的2D、3D主动成像读出电路，其特征在于设有探测器、高压保护电路、注入电路、比较器及电压保持电路，探测器输出与高压保护电路的输入连接，高压保护电路的输出与注入电路的输入连接，注入电路的输出与比较器电路的输入连接，比较器电路的输出与电压保持电路的输入连接，电压保持电路的输出连接注入电路及后续处理缓冲器电路，注入电路的输出还连接后续处理缓冲器电路，其中探测器系雪崩光电二极管APD，将光信号转换成电流信号，高压保护电路设有N型高压 NMOS管Ni，雪崩光电二极管的正极接第一偏置电压，雪崩光电二极管的负极接NMOS管m 的漏极，NMOS管m的栅极接第二偏置电压；注入电路设有5个N型NMOS管N2 N6、3个P型PMOS管Pl P3及1个积分电容， NMOS管N2的栅极和漏极、NMOS管N4的栅极以及NMOS管N3的栅极连接在一起并与短路保护电路的NMOS管m的源极连接，NMOS管N2的源极、NMOS管N5的源极以及积分电容的一端接地，NMOS管N4的漏极、NMOS管N3的漏极、PMOS管P2的源极以及PMOS管P3的源极与 PMOS管Pl的漏极连接在一起，为注入电路的输出信号端，PMOS管Pl的源极连接复位电压， PMOS管Pl的栅极和PMOS管P3的栅极分别连接第一时钟信号，NMOS管N4的源极与NMOS 管N6的漏极连接，NMOS管N6的源极、NMOS管N5的漏极与NMOS管N3的源极连接在一起， NMOS管N6的栅极连接第二时钟信号，NMOS管N5的栅极连接积分信号，PMOS管P2的漏极及PMOS管P3的漏极与积分电容的另一端连接在一起；比较器设有5个N型匪OS管N7 Nll及5个P型PMOS管P4 P8 ；PMOS管P4的源极、PMOS管P5的源极、PMOS管P7的源极以及PMOS管P8的源极相互连接并接VDD，PMOS 管P4的栅极、PMOS管P5的栅极和漏极、PMOS管P7的栅极以及NMOS管N8的漏极连接在一起，PMOS管P4的漏极、PMOS管P8的栅极、PMOS管P6的源极相互连接在一起，PMOS管P6的栅极和漏极与NMOS管N7的漏极连接在一起，NMOS管N7的源极、NMOS管N9的漏极与NMOS 管N8的源极连接在一起，NMOS管N9的栅极连接第三偏置电压，NMOS管N9的源极、NMOS管 NlO的源极以及NMOS管mi的源极连接在一起并接地，PMOS管P8的漏极连接NMOS管Nll 的漏极，NMOS管N7的栅极连接注入电路的输出信号端，NMOS管N8的栅极连接第四偏置电压，PMOS管P7的漏极、NMOS管WO的栅极和漏极以及NMOS管mi的栅极连接在一起；电压保持电路设有一个PMOS管P9、2个NMOS管N12及N13、2个反相器及1个保持电容，PMOS管P9的源极接VDD，PMOS管P9的栅极与比较器中PMOS管P8的漏极及NMOS管附1 的漏极连接在一起，PMOS管P9的漏极、NMOS管W2的漏极、第一反相器的输入端以及第二反相器的输出端连接在一起，第一反相器的输出端以及第二反相器的输入端与NMOS管N13 的栅极连接在一起并与注入电路中PMOS管P2的栅极连接，NMOS管附3的源极连接保持电容的一端，保持电容的另一端及NMOS管附2的源极均接地，NMOS管附2的栅极连接第三时钟信号，NMOS管W3的漏极连接一个斜坡电压信号；电压保持电路输出端为W3的源极与后续处理缓冲器电路连接。
专利摘要一种APD阵列的2D、3D主动成像读出电路，设有探测器、高压保护电路、注入电路、比较器及电压保持电路，探测器输出与高压保护电路的输入连接，高压保护电路的输出与注入电路的输入连接，注入电路的输出与比较器电路的输入连接，比较器电路的输出与电压保持电路的输入连接，电压保持电路的输出连接注入电路及后续处理缓冲器电路，注入电路的输出还连接后续处理缓冲器电路。
文档编号H04N5/3745GK202261580SQ20112036014
公开日2012年5月30日 申请日期2011年9月23日 优先权日2011年9月23日
发明者何晓莹, 孙伟锋, 宋文星, 徐申, 时龙兴, 杨淼, 陆生礼, 黄秋华 申请人:东南大学