专利名称：一种基于ram共享技术的可重构s盒电路结构的制作方法
技术领域：
本实用新型涉及信息安全技术和集成电路技术领域，具体地，涉及ー种基于RAM共享技术的可重构S盒电路结构，用于实现分组密码算法中的S盒替换操作。
背景技术：
随着现代社会的日益信息化、数字化与网络化，人们对信息安全技术的需求越来越广泛和深入。信息安全技术的应用领域，已从传统的军事、政治部门，逐 步扩展到社会经济生活的各个角落；信息安全产品成为整个社会良性运转的重要保障，保护信息的安全也已经成为科学技术领域的重要课题。信息安全体系中，密码算法是信息安全的基础和核心技术，在密码算法中分组密码占有重要的地位，并广泛的被应用于各个领域。通过对大量的分组密码算法进行分析和研究，发现分组密码算法具有一个显著的特征很多不同的分组密码算法具有相同或相近的基本操作，对DES、AES、RC6等27种典型的分组密码算法的基本操作及其使用频度做了统计，发现S盒变换的使用频度达到50%。S盒是许多分组密码算法的核心组成部分，提供分组密码算法所必需的混淆作用。在不同的分组密码算法中，S盒的内部结构和构建方式也有所不同。S盒是许多分组密码算法中的唯ー非线性模块，因此它的密码强度对整个分组密码算法的安全强度产生直接影响。现有技术中的密码处理器中，S盒的实现方式主要有2种⑴基于逻辑电路的实现方式，即用硬件逻辑电路来实现S盒操作所包含的布尔函数，其占用资源较少，但运算速度较慢，而对于多种不同类型的S盒操作来说，不具可配置性，不能并行处理数据；(2)基于查找表(Look Up Table,LUT)的实现方式，将S盒替换表存储在存储器(如RAM或ROM)中，S盒的输入作为存储器的地址输入，对应的地址空间中存放的数据就是S盒的输出值，这种方法占用较多存储单元，电路实现面积大，但运算速度快，并且具有可配置性，能实现多种分组密码运算的S盒操作，并且当处理器不工作吋，存储器不带有任何算法信息，使得处理器具有更好的安全性。另ー方面，目前许多的密码处理器中采用流水线技术，可以大幅提升处理器的运行速度。但由于通用S盒模块不具备并行处理数据的能力，所以在η级流水线结构的密码处理器中，每I级的运算模块中都需要包含ー个通用S盒和其他相应运算単元，此时处理器速度増加η倍，同时面积也増加η倍，处理器的效率并没有得到改善。综上所述，现有技术中，基于逻辑电路实现的S盒存在运算速度慢，不具有可配置性的缺陷；基于查找表实现的S盒存在占用存储单元多，电路实现面积大，不具备并行处理数据能力的缺陷。
发明内容本实用新型的目的在于，针对上述问题，提出一种基于RAM共享技术的可重构S盒电路结构，以实现运算速度快，配置灵活，可并行处理数据，占用存储单元少，电路实现面积小的优点。[0008]为实现上述目的，本实用新型采用的技术方案如下一种基于RAM共享技术的可重构S盒电路结构，包括配置単元和替换单元，所述替换单元包括η个替换基元和ー块RAM，各个替换基元并行工作共享ー个RAM ；所述配置単元由控制信号寄存器和两个数据选择器构成；控制信号寄存器存储输入外部的控制信号；控制信号寄存器由配置信号寄存器和RAM初始化数据寄存器组成，配置信号寄存器通过第一数据选择器输出配置预算模式信号，RAM初始化数据寄存器通过第ニ数据选择器输出初始化RAM信号，所述第一和第二数据选择器的控制信号输入端连接外部模式选择信号；所述RAM同时被η个替换基元驱动；各个替换基元数据输入外部数据信号，同时接收来自第一数据选择器的配置预算模式信号；所述RAM连接第二数据选择器输出端。所述数据选择器是多路模拟开关MUX。作为优选方案替换单元由16个替换基元和ー块RAM构成；所述RAM由8个大小为64X4位的单元RAM单元组成；RAM同时被16个替换基元驱动，实现16个替换基元的并行工作。本实用新型的原理说明如下S 盒本质上可以被看做映射*Sr(X) = (/(X)，···，fm(X)> F2n — F2m，n
为S盒输入X的位数，m为S盒输出的S (X)位数，(X)，f2 (X)，. . .，fm (X)为输出S (X)的第1，2，…m位。f1; f2，...，fm为输入X对应的输出S(X)各个位的映射函数，通常简称S是ー个nXm的S盒。S盒通常采用查找表的方式实现，表的存储量为111X211。本实用新型的S盒在4X4替换、6X4替换、8X8替换三种运算状态中，最多需要8X28位的RAM，所以本实用新型中采用由8个64X4位的RAMO，RAMl,……，RAM7组成的总大小为8X28位的 RAM。本实用新型的有益效果是本实用新型具有运算速度快，配置灵活，可并行处理数据，占用存储单元少，电路实现面积小的优点
图I为本实用新型的基于RAM共享技术的可重构S盒电路结构示意图、图2为本实用新型的基于RAM共享技术的可重构S盒电路结构的配置单元的电路结构示意图、图3为本实用新型的基于RAM共享技术的可重构S盒电路结构的替换单元的结构示意图、图4为本实用新型的基于RAM共享技术的可重构S盒电路结构的替换单元的替换基兀的电路结构不意图、图5(a)为本实用新型的基于RAM共享技术的可重构S盒电路结构在流水线结构的DES密码处理器中的使用说明图、图5(b)为流水线结构的DES密码处理器中轮运算的结构图。表I为本实用新型的基于RAM共享技术的可重构S盒电路结构的替换单元的替换基元的信号定义
权利要求1.一种基于RAM共享技术的可重构S盒电路结构，包括配置单元和替换单元，其特征是所述替换単元包括η个替换基元和ー块RAM，各个替换基元并行工作共享ー个RAM ； 所述配置単元由控制信号寄存器和两个数据选择器构成；控制信号寄存器存储输入外部的控制信号；控制信号寄存器由配置信号寄存器和RAM初始化数据寄存器组成，配置信号寄存器通过第一数据选择器输出配置预算模式信号，RAM初始化数据寄存器通过第二数据选择器输出初始化RAM信号,所述第一和第二数据选择器的控制信号输入端连接外部模式选择信号； 所述RAM同时被η个替换基元驱动；各个替换基元数据输入外部数据信号，同时接收来自第一数据选择器的配置预算模式信号；所述RAM连接第二数据选择器输出端。
2.根据权利要求I所述的S盒电路结构，其特征是所述数据选择器是多路模拟开关MUX。
3.根据权利要求I所述的S盒电路结构，其特征是所述替换単元由16个替换基元和一块RAM构成；所述RAM由8个大小为64X4位的单元RAM单元组成；RAM同时被16个替换基元驱动，实现16个替换基元的并行工作。
专利摘要一种基于RAM共享技术的可重构S盒电路结构，包括配置单元和替换单元，所述替换单元包括n个替换基元和一块RAM，各个替换基元并行工作共享一个RAM；所述配置单元通过第一数据选择器输出配置预算模式信号，通过第二数据选择器输出初始化RAM信号，所述第一和第二数据选择器的控制信号输入端连接外部模式选择信号；所述RAM同时被n个替换基元驱动；各个替换基元数据输入外部数据信号，同时接收来自第一数据选择器的配置预算模式信号；所述RAM连接第二数据选择器输出端。本实用新型具有运算速度快，配置灵活，可并行处理数据，占用存储单元少，电路实现面积小的优点。
文档编号H04L9/06GK202475451SQ20112041253
公开日2012年10月3日 申请日期2011年10月26日 优先权日2011年10月26日
发明者余云帆, 单伟伟, 时龙兴, 朱佳梁, 田朝轩, 陆寅超 申请人:东南大学