专利名称：多核路由器的制作方法
技术领域：
本发明实施例涉及通信领域，尤其涉及多核路由器。
背景技术：
现有的分布式路由器包括主控板、背板、接口板及网板，主控板是多个功能模块的集合体，对整个路由器的管理，通过主控板上的以太网交换芯片，可实现和接口板以及网板之间的互相通信。在现有技术中，每个接口板和网板都有单独的中央处理器(CPU，Central Processing Unit),且CPU还与bootrom芯片及flash芯片连接，其中，bootrom芯片用于 CPU的启动，flash芯片用于相关配置数据的保存，接口板在启动时，会初始化以太网通讯控制器，通过背板发送报文到主控板，完成本接口板在主控板的注册，从而实现和主控板的通信及相关配置数据的下载。发明人在研究中发现，路由器中的接口板的数目越来越多，每个接口板上都需要设置CPU，需要大量的硬件资源及功耗。
发明内容
本发明实施例提供了多核路由器，通过在路由器上使用多核CPU对路由器内部的网板及接口板进行管理，且采用PCIE总线进行数据的传输，能够有效减少路由器所需的硬件资源，降低了路由器的功耗。本发明实施例中的多核路由器包括多核路由器内部总线是基于PCIE的总线，所述PCIE总线将多核路由器内部的主控板与背板连接；多核路由器内部还包含网板与至少一个接口板，网板及接口板分别采用PCIE连接方式与背板连接，实现数据的传输；主控板上包含多核中央处理器CPU，多核CPU分别控制所述网板及接口板。从以上技术方案可以看出，本发明实施例具有以下优点在主控板上使用多核CPU，且主控板采用PCIE总线与背板连接，使得主控板上的多核CPU能够分别控制网板与接口板，不需要在网板及接口板上设置CPU，及以太网通讯控制器，节约了硬件资源，降低了路由器的功耗。
图1为本发明实施例多核路由器的一个示意图；图2为本发明实施例多核CPU配置访问部署的示意图。
具体实施例方式本发明实施例提供了多核路由器，该多核路由器上的主控板采用 PCIE(Peripheral Component Interconnect Express)总线与背板连接，且主控板上的多核CPU分别控制网板和接口板，使得网板及接口板上不需要设置CPU，boootroom芯片及 flash芯片，及以太网通讯控制器，减少了路由器所需的硬件资源，降低了路由器的功耗。
请参阅图1，为本发明实施例中多核路由器的实施例，包括该多核路由器内部总线是基于PCIE的总线，PCIE总线将多核路由器内部的主控板101与背板102连接，其中，PCIE是总线和接口标准。在本发明实施例中，主控板101上集成PCIE芯片106，该PCIE芯片106包含PCIE 接口，主控板101通过PCIE接口与背板102连接。在多核路由器的内部还包含网板103及至少一个接口板104，且网板103与接口板 104分别采用PCIE连接方式与背板102连接，以实现数据的传输。在本发明实施例中，网板103及接口板104可采用PCIE总线分别与背板102连接， 或者网板103及接口板104分别采用插拔式连接方式与背板102上的PCIE插槽连接，即将网板103及接口板104插入背板102的PCIE接口槽位中实现连接，使用PCIE的方式连接时，不需要在网板103及接口板104设置以太网通信控制器，节约硬件资源。在主控板101上包含多核CPU105，该多核CPU105分别控制网板103及接口板104， 通过主控板101上的多核CPU能够直接访问接口板104及网板103上的硬件资源，由于在路由器内部使用多核CPU105对网板103及接口板104进行管理和控制，使得网板103及接口板104上不需要设置CPU，及用于CPU启动的bootroom芯片，及用于CPU相关配置数据保存的flash芯片，有效的节约硬件资源。在本发明实施例中，背板102与主控板101、网板103、接口板104分别连接，且背板可将接口板104或网板103传输的数据传输给该接口板104或网板103在多核CPU105 上对应的运算内核进行处理。在本发明实施例中，多核CPU105的内存的划分是根据主控板101，网板103及接口板104的需要进行物理地址区间的划分，以实现内存的物理隔离，请参看图2，为本发明实施例中多核CPU配置访问部署图。在本发明实施例中，主控板101、接口板104及网板103之间采用核间通信机制，使得多核CPU105内部可以实现核间报文转发。接口板104的映像文件的加载由主控板101上对应的运算内核完成，且当接口板104复位时，该接口板在主控板101上的多核CPU105中对应的运算内核将完成该接口板代码的重新加载。在本发明实施例中，通过在多核路由器的主控板上使用多核CPU，且多核路由器的内部基于PCIE总线进行通信，使得多核CPU能够分别控制网板及接口板，在网板及接口板上则不需要设置CPU、bootroom芯片及flash芯片，及以太网通信控制器节约了硬件资源， 减少了路由器的功耗。本领域普通技术人员可以理解实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。以上对本发明所提供的多核路由器，进行了详细介绍，对于本领域的一般技术人员，依据本发明实施例的思想，在具体实施方式
及应用范围上均会有改变之处，综上所述， 本说明书内容不应理解为对本发明的限制。
权利要求
1.一种多核路由器，其特征在于，所述多核路由器内部总线是基于PCIE的总线，所述 PCIE总线将所述多核路由器内部的主控板与背板连接；所述多核路由器内部还包含网板与至少一个接口板，所述网板及接口板分别采用PCIE 连接方式与背板连接，实现数据的传输；所述主控板上包含多核中央处理器CPU，所述多核CPU分别控制所述网板及接口板。
2.根据权利要求1所述的多核路由器，其特征在于，所述主控板上集成PCIE芯片，所述 PCIE芯片包含PCIE接口。
3.根据权利要求1所述的多核路由器，其特征在于，所述网板及接口板分别采用PCIE 连接方式与背板连接包括所述网板及接口板分别采用PCIE总线与所述背板连接。
4.根据权利要求1所述的多核路由器，其特征在于，所述网板及各接口板分别采用 PCIE连接方式与背板连接包括所述网板及接口板分别采用插拔式连接方法与所述背板上的PCIE接口插槽连接。
5.根据权利要求1至4任一项所述的多核路由器，其特征在于，所述背板将所述接口板或所述网板传输的数据传输给所述接口板或所述网板在多核CPU上对应的运算内核进行处理。
6.根据权利要求5所述的多核路由器，其特征在于，所述多核路由器中的所述主控板、 接口板及网板采用核间通信机制。
7.根据权利要求6所述的多核路由器，其特征在于，所述接口板的映像文件的加载由所述主控板上对应的运算内核完成。
8.根据权利要求7所述的多核路由器，其特征在于，所述接口板复位时，所述接口板在所述主控板上对应的运算内核将完成所述接口板代码的重新加载。
全文摘要
本发明实施例公开了多核路由器，本发明实施例的多核路由器内部总线是基于PCIE的总线，所述PCIE总线将多核路由器内部的主控板与背板连接；多核路由器内部还包含网板与至少一个接口板，网板及接口板分别采用PCIE连接方式与背板连接，实现数据的传输；主控板上包含多核中央处理器CPU，多核CPU分别控制所述网板及接口板。能够有效的节约硬件资源，减少功耗。
文档编号H04L12/56GK102204185SQ201180000569
公开日2011年9月28日 申请日期2011年5月31日 优先权日2011年5月31日
发明者王江 申请人:华为技术有限公司