专利名称：一种基于中高速传感器网络的开发平台的制作方法
技术领域：
本发明涉及一种模块化可重构的开发平台，特别是涉及ー种基于中高速传感器网络的开发平台。
背景技术：
随着通信技术、嵌入式计算技术、传感器技术的飞速发展和日益成熟，具有感知能力、计算能力和通信能力的传感器节点开始大规模涌现，并组成传感器网络。传感器网络是未来泛在网络的重要有机组成部分，近年来获得迅速发展。针对传感器网络应用多祥、异构互联、协同感知等特点，具有高可扩展能力、异构适应能力、高兼容性等的三层体系架构是决定传感器网络技术细节和发展趋势的关键。中高速传感器网络是三层体系架构中的核心中间层。主要面向传感数据业务流量较大、节点资源受限问题相对缓解的高端传感节点组网互联，并解决传感网的中远程覆盖和无基础设施下传感网络覆盖。开发平台一般是指用来进行嵌入式开发和应用的硬件电路板和软件环境。目前，市场上能买到的开发平台基本上包括中央处理器、存储器、输入设备、输出设备、数据通路/总线和外部资源接ロ等一系列硬件组件和软件应用实例，缺少无线传输部分电路和多处理器协同处理的开发环境。近年来，传感器应用发展迅速，但开发平台较少，尤其缺少ー种模块化可重构的多功能开发平台。现在使用比较多的是基于CC2530的Zigbee开发板，其特点是近距离、低复杂度、自组织、低功耗、低数据速率和低成本，是面向低速低性能传感器网络的较好选择。然而，由于传感器网络应用广泛，存在很多需要较高处理能力、较大数据业务流量的应用，比如说中高速传感器网络，目前市场上还没有符合这方面应用的开发平台。
发明内容
本发明所要解决的技术问题是提供一种基于中高速传感器网络的开发平台，为覆盖多数传感器网络的不同应用和异构互连提供了可能。本发明解决其技术问题所采用的技术方案是提供一种基于中高速传感器网络的开发平台，包括母板和可插拔式子板，所述母板上设有子板接ロ、通用接口和FPGA芯片；所述可插拔式子板包括电源控制子板、核心主控子板、协处理子板、中高速传输子板、低功耗传输子板、模拟信号调理子板和2G/3G应用子板；所述子板接ロ包括电源控制子板接ロ，核心主控子板接ロ，协处理子板接ロ，中高速传输子板接ロ，低功耗传输子板接ロ，模拟信号调理子板接口和2G/3G应用子板接ロ ；所述FPGA芯片分别与子板接口和通用接ロ相连；所述电源控制子板插在电源控制子板接口内为母板和各个子板提供电源，核心主控子板插在核心主控子板接ロ内，协处理子板插在协处理子板接口内，中高速传输子板插在中高速传输子板接ロ内，低功耗传输子板插在低功耗传输子板接ロ内、模拟信号调理子板插在模拟信号调理子板接ロ内，2G/3G应用子板插在2G/3G应用子板接ロ内。所述电源控制子板采用MSP430单片机和电源转换芯片实现，通过可编程的方式输出不同幅度的电压，为母板和各个子板提供电源。所述核心主控子板的处理器为0MAP3530芯片，包含一个Cortex_A8的ARM子系统和一个TMS320C64X的DSP子系统，其中，DSP子系统负责对模数转换后的数据进行预处理和算法分析，ARM子系统完成设备内各功能模块的状态控制和任务调度，并从DSP子系统或通用接口获取数据，对数据协议格式进行处理转换。所述协处理子板包含一片TMS320DM365高清处理器；该高清处理器集成了一颗ARM926EJ-S内核，一个H. 264高清编解码器HDVICP和一个MPEG-4/JPEG高清编解码器MJCP。 所述中高速传输子板包含一块基带处理子板和一块RF传输子板，所述的基带处理子板的核心组件为一片xilinx-Sparton6系列FPGA,用来实现调制方式的算法验证。所述模拟信号调理子板采用6通道模数转换芯片ADS8365实现对传感器输入的模拟信号进行放大、滤波和模数变换。所述低功耗传输子板通过一个低速传感器实现低速传感器网络接入中高速传感器网络的功能开发和验证。所述2G/3G应用子板采用2G子板和3G子板实现中高速传感器网络接入2G/3G网络的功能开发和验证。所述通用接口包括以太网口、RS232接口、RS485接口、USB接口、光纤接口、CAN接口、PCI-E接口、音视频接口和多通道模拟信号接口。有益效果由于采用了上述的技术方案，本发明与现有技术相比，具有以下的优点和积极效果本发明为采用母板加可插拔子板的方式实现模块化可重构设计的功能验证平台，能够覆盖中高速传感器网络对于物理感知、数据融合、协同处理、无线传输和通用网关的全部应用。除此以外，本开发平台具有传感器网络共性平台的特征，使得不同应用、不同网络和不同算法的无线传感器网络可以在一个近似相同的平台上得到验证。
图I是本发明的硬件结构示意图；图2是本发明的电源连接关系图；图3是本发明的总线连接图。
具体实施例方式下面结合具体实施例，进一步阐述本发明。应理解，这些实施例仅用于说明本发明而不用于限制本发明的范围。此外应理解，在阅读了本发明讲授的内容之后，本领域技术人员可以对本发明作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围。本发明的实施方式涉及一种开发平台硬件，如图I所示，该平台至少包含一块开发平台母板、一块电源控制子板、一块核心主控子板、一块协处理子板、一块中高速传输子板、一块低功耗传输子板、一块模拟信号调理子板和一块2G/3G应用子板。所述的开发平台母板的核心功能是为各个子板的互连互通、协同工作提供可编程方案，并为各个子板提供丰富的外部资源接ロ。所述的开发平台母板采用平铺式设计，插拔操作简单，ー些重要的信号均采用TOP层布置，测试方便。
所述的开发平台母板，至少包含一个电源控制子板接ロ，ー个核心主控子板接ロ，一个协处理子板接ロ，ー个中高速传输子板接ロ，一个低功耗传输子板接ロ，一个模拟信号调理子板接ロ，ー个2G/3G应用子板接ロ，一片xil inx-Sparton3系列FPGA，ー块5寸LCD显示屏，一个键盘接口和多组通用接ロ。所述的多组通用接ロ包括以太网ロ、RS232 ロ、RS485ロ、USB ロ、光纤接ロ、CAN ロ、PCI-E ロ、音视频口和多通道模拟信号接ロ。所述的电源控制子板包含一片MSP430和电源转换芯片，通过可编程的方式输出不同幅度的电压，为母板和各个子板提供灵活的供电方案。所述的核心主控子板的处理器为一片0MAP3530，包含ー个Cortex_A8的ARM子系统和ー个TMS320C64X的DSP子系统，具有強大的核心算法处理能力和多协议的调度能力，通过开发平台母板和所有子板实现互连。所述的协处理子板的处理器为一片TMS320DM365，包含符合生产要求的H. 264、MPEG-4、MPEG-2、MJPEG与VCl硬件编解码器，适合音频、图像和视频传感器数据的协处理和开发验证。所述的中高速传输子板包含一块基带处理子板和ー块RF传输子板，所述的基带处理子板的核心组件为一片xilinx-Sparton6系列FPGA,用来实现扩频、多载波频分复用和单载波频域均衡等调制方式的算法验证。RF传输子板用来实现UHF频段的射频调制和解调。所述的模拟信号调理子板主要用来对传感器输入的模拟信号进行放大、滤波和模数变换。所述的模拟信号调理子板支持宽带的模拟信号输入和高精度的模数变换，输出的数字信号接入到开发平台母板的FPGA中进行预处理。所述的低功耗传输子板包含ー个低速传感器开发板及供电电路，用来实现低速传感器网络接入中高速传感器网络的功能开发和验证。所述的低速传感器开发板具有丰富的扩展功能和统ー的接ロ定义。所述的2G/3G应用子板包括ー个2G子板和ー个3G子板，用来实现中高速传感器网络接入2G/3G网络的功能开发和验证。所述的2G子板包含ー个sim900B核心模块和外围电路，所述的3G子板包含一个sim4222核心模块和外围电路。 下面对每个子板进行具体说明。所述的电源控制子板包含一片MSP430单片机，3片DC-DC模块和2*64pin的母板接ロ。MSP430单片机输出多路GPIO和I2C总线，GPIO ロ控制母板和各个子板电源的关断，保证系统的上电顺序，I2C总线和多个子板的电源芯片相连，控制电源芯片的输出电压。3片DC-DC模块的输入电压为12V，输出分别为9V，5V和3. 3V，满足母板和各个子板的电源输入要求。2*64pin的接ロ与母板相连，其中包含电源输入引脚，电源输出引脚，GPIO扩展接ロ，I2C总线。电源输入引脚直接与外部电源相连；电源输出引脚作为母板和各个子板的电源输入；GPI0扩展接ロ包含控制引脚和预留引脚，控制引脚和各电源芯片的使能脚相连；I2C总线通过母板的硬连线分别与电源控制芯片和核心主控子板的处理器相连。从图2可知，电源控制子板与母板和各子板之间的连接关系。所述的核心主控子板的处理器为一片0MAP3530，包含ー个Cortex_A8的ARM子系统和一个TMS320C64X的DSP子系统，DSP子系统负责对模数转换后的数据进行预处理和算法分析，ARM子系统完成设备内各功能模块的状态控制和任务调度，并从DSP子系统或RS232接口、USB接口、以太网口等获取数据，对数据协议格式进行处理转换，并通过开发平台母板将处理结果传输至其他子板。所述的核心主控子板包含一片IG DDRSDRAM，一片IGNAND FLASH，一片电源管理芯片TPS65930和2*180pin的母板接口。所述的母板接口包括电源，N路模拟信号线，异步并行总线(数据总线+地址总线+控制线)，SPI串行总线，视频数字接口(camera-bus)，UART 口，以太网口，USB 口，CAN 口，光纤接口，SD 卡接口，LCD显示屏接口，触摸屏接口，按键接口和GPIO扩展接口。其中，异步并行总线、SPI串行总线、视频数字接口和GPIO扩展接口由Cortex-A8和母板FPGA相连，再通过现场编程可以灵活的和其他子板总线实现互连；UART 口、以太网口、USB 口、CAN 口、光纤接口、SD卡接口、按键接口、IXD显示屏和触摸屏接口由CorteX-A8和母板外部资源接口直接相连；N路模拟信号线由DSP子系统和母板外部接口相连。所述的协处理子板包含一片TMS320DM365高清处理器，该处理器集成了一颗ARM926EJ-S内核，一个H. 264高清编解码器HDVICP和一个MPEG-4/JPEG高清编解码器MJCP，可以支持H. 264/MPEG-4的高清视频编解码。所述的协处理子板包含一片256MDDR SDRAM，一片512M NAND FLASH，一片视频模数转换芯片TVP5146和2*80pin的母板接口，所述的母板接口包括电源，N路模拟信号线，异步并行总线(数据总线+地址总线+控制线)，SPI串行总线，视频数字接口，视频模拟输入/输出，UART 口，以太网口，USB 口和GPIO扩展接口。其中，异步并行总线、SPI串行总线、视频数字接口和GPIO扩展接口由ARM和母板FPGA相连，再通过现场编程可以灵活的和其他子板总线实现互连；UART 口、以太网口和USB口由ARM和母板外部资源接口直接相连；视频模拟输入通过TVP5146和视频编解码器相连；视频模拟输出由视频编解码器和母板外部接口直接相连。所述的中高速传输子板包括基带子板和射频子板，所述的基带子板包含一片xilinx公司的FPGA芯片SpartonXC6SLX150，一片12位并行模数转换芯片AD9238，一片14位并行数模转换芯片AD9767，一片串行数模转换芯片AD5439和两片外置Flash ROM。AD9767和AD9238用来实现调制信号的数模转换和解调信号的模数转换，分别得到两对差分信号I+、I-、Q+、Q-和射频子板相连；AD5439通过SPI 口和FPGA相连，分别输出AFC (自动频偏控制器)和AGC(自动增益控制器)的电压信号，控制射频本振和解调芯片；两片外置Flash ROM和FPGA芯片采用菊花链的方式串行相连，用来存储配置文件以防掉电丢失。射频子板包含一片正交调制芯片AD8345，一片正交解调芯片LT5506和一片锁相环数字频率合成器Si4133。其中，Si4133的SPI 口与基带子板的FPGA直接相连，由FPGA写入控制字来生成本振信号；AD8345和LT5506的收发切换使能与基带子板的FPGA直接相连，由基带程序进行控制。除此以外，所述的无线传输模块还包含一组2*80pin的母板接口，该母板接口包括电源，异步并行总线，SPI串行总线和GPIO扩展接口，均与母板FPGA直接相连，通过现场编程实现和其他子板的选择性互连。所述的模拟信号调理子板包含一片6通道模数转换芯片ADS8365，一片0PA340单路运放，两片0PA4340多路运放，六片0PA227单路运放，六片0PA2227双路运放和一组2*32pin的母板接口。所述的模拟信号调理子板母板接口包含电源和模数转换芯片的并行数字接口。其中，并行数字接口和母板FPGA相连。
所述的低功耗传输子板主要包含一块低速传感器开发板和2*32pin的母板接口。所述的低速传感器开发板为一类设备，具有标准接口和统一封装，可以根据不同功耗、不同频段和不同应用加以选择。所述的低功耗传输子板母板接口包括电源，SPI总线和GPIO扩展接口。所述的低功耗模块的SPI总线、GPIO扩展接口与母板FPGA相连。 所述的2G/3G应用子板主要包含一块2G/3G模块和2*32pin的母板接口。所述的2G/3G模块为可供集成的通用产品，具有标准接口和统一封装。本开发平台中，2G子板包含一个sim900B核心模块和外围电路，3G子板包含一个sim4222核心模块和外围电路。所述母板接口包括电源，UART 口，USB 口和GPIO扩展接口。2G子板使用UART 口，通过母板与核心主控子板接口直接相连；3G模块使用USB 口，通过母板与核心主控子板接口直接相连。所述的开发平台母板，不仅需要子板之间、子板与外部接口之间，母板与外部接口之间的硬连线，还需要子板之间面向不同开发应用产生的软连线，软连线由母板FPGA通过现场编程来实现，主要包括总线之间的选择性互连、逻辑控制和协同处理。所述的开发平台母板，包含一个电源控制子板接口，一个核心主控子板接口，一个协处理子板接口，一个中高速传输子板接口，一个模拟信号调理子板接口，一个低功耗传输子板接口，一个2G/3G应用子板接口，一片xilinx-Sparton3系列FPGA，一块5寸LCD显示屏，一个键盘接口和多组通用接口。所述的多组通用接口包括以太网口、RS232 口、RS485口、USB 口、光纤接口、CAN 口、PCI-E 口、SD卡接口、音视频口和多通道模拟信号接口。如图3所示，电源控制子板接口的输出与其他子板接口的电源输入相连，I2C总线与电源管理芯片和主控处理器相连；核心主控子板接口的异步并行总线通过母板FPGA编程和协处理子板、中高速传输子板选择互连；核心主控子板接口的SPI串行总线通过母板FPGA编程和协处理子板、中高速传输子板、低功耗传输子板选择互连；母板视频模数转换芯片输出的视频数字接口通过母板FPGA编程和核心主控子板、协处理子板选择互连；模拟信号调理子板的并行数字接口与母板FPGA相连，FPGA编程处理后通过异步并行总线和核心主控子板相连；2G/3G应用子板接口通过母板硬连线与核心主控子板直接相连；母板上其他资源接口均通过硬连线与核心主控子板、协处理子板和母板FPGA分别相连。
权利要求
1.一种基于中高速传感器网络的开发平台，包括母板和可插拔式子板，其特征在于，所述母板上设有子板接口、通用接口和FPGA芯片；所述可插拔式子板包括电源控制子板、核心主控子板、协处理子板、中高速传输子板、低功耗传输子板、模拟信号调理子板和2G/3G应用子板；所述子板接口包括电源控制子板接口，核心主控子板接口，协处理子板接口，中高速传输子板接口，低功耗传输子板接口，模拟信号调理子板接口和2G/3G应用子板接口 ；所述FPGA芯片分别与子板接口和通用接口相连；所述电源控制子板插在电源控制子板接口内为母板和各个子板提供电源，核心主控子板插在核心主控子板接口内，协处理子板插在协处理子板接口内，中高速传输子板插在中高速传输子板接口内，低功耗传输子板插在低功耗传输子板接口内、模拟信号调理子板插在模拟信号调理子板接口内，2G/3G应用子板 插在2G/3G应用子板接口内。
2.根据权利要求I所述的基于中高速传感器网络的开发平台，其特征在于，所述电源控制子板采用MSP430单片机和电源转换芯片实现，通过可编程的方式输出不同幅度的电压，为母板和各个子板提供电源。
3.根据权利要求I所述的基于中高速传感器网络的开发平台，其特征在于，所述核心主控子板的处理器为0MAP3530芯片，包含一个Cortex-A8的ARM子系统和一个TMS320C64X的DSP子系统，其中，DSP子系统负责对模数转换后的数据进行预处理和算法分析，ARM子系统完成设备内各功能模块的状态控制和任务调度，并从DSP子系统或通用接口获取数据，对数据协议格式进行处理转换。
4.根据权利要求I所述的基于中高速传感器网络的开发平台，其特征在于，所述协处理子板包含一片TMS320DM365高清处理器；该高清处理器集成了一颗ARM926EJ-S内核，一个H. 264高清编解码器HDVICP和一个MPEG-4/JPEG高清编解码器MJCP。
5.根据权利要求I所述的基于中高速传感器网络的开发平台，其特征在于，所述中高速传输子板包含一块基带处理子板和一块RF传输子板，所述的基带处理子板的核心组件为一片xilinx-Sparton6系列FPGA,用来实现调制方式的算法验证。
6.根据权利要求I所述的基于中高速传感器网络的开发平台，其特征在于，所述模拟信号调理子板采用6通道模数转换芯片ADS8365实现对传感器输入的模拟信号进行放大、滤波和模数变换。
7.根据权利要求I所述的基于中高速传感器网络的开发平台，其特征在于，所述低功耗传输子板通过一个低速传感器实现低速传感器网络接入中高速传感器网络的功能开发和验证。
8.根据权利要求I所述的基于中高速传感器网络的开发平台，其特征在于，所述2G/3G应用子板采用2G子板和3G子板实现中高速传感器网络接入2G/3G网络的功能开发和验证。
9.根据权利要求1-8中任一权利要求所述的基于中高速传感器网络的开发平台，其特征在于，所述通用接口包括以太网口、RS232接口、RS485接口、USB接口、光纤接口、CAN接口、PCI-E接口、音视频接口和多通道模拟信号接口。
全文摘要
本发明涉及一种基于中高速传感器网络的开发平台，包括母板和可插拔式子板，所述母板上设有子板接口、通用接口和FPGA芯片；所述可插拔式子板包括电源控制子板、核心主控子板、协处理子板、中高速传输子板、低功耗传输子板、模拟信号调理子板和2G/3G应用子板；所述子板接口包括电源控制子板接口，核心主控子板接口，协处理子板接口，中高速传输子板接口，低功耗传输子板接口，模拟信号调理子板接口和2G/3G应用子板接口；所述FPGA芯片分别与子板接口和通用接口相连；所述各个子板插在对应的子板接口内。本发明采用模块化的设计思路，为覆盖多数传感器网络的不同应用和异构互连提供了可能。
文档编号H04W84/18GK102625480SQ201210013030
公开日2012年8月1日 申请日期2012年1月16日 优先权日2012年1月16日
发明者付凤杰, 张唯易, 张士柱, 施玉松, 高丹 申请人:中国科学院上海微系统与信息技术研究所