专利名称：多频点宽带信号发生器以及信号处理方法
技术领域：
本发明属于电子信息技术领域，具体是指多频点宽带信号发生器。多频点宽带信号发生器工作在在超短波波段(带宽1GHZ)内，产生多种数字或模拟已调信号。
背景技术：
信号发生器用于产生调制或载波信号。按信号发生器输出频率的数目可分为点频信号发生器和多频点信号发生器。点频信号发生器输出单一的频点，一般这类信号发生器的相位噪声和杂散抑制等性能要求较高，常用作高性能的单频点本振。多频点信号发生器工作在一定带宽内，可以选频输出(某一时间段内输出一个预定的频率)和扫频输出(按设置的频率步进、频率驻留时间和扫频速率从一个频率上升或下降到另一个频率)，是信号发生器中用得最多的一类。产生超宽带信号的主要方法有多通道合成和锁相+倍频+分频合成两种，分别介绍如下。a、多通道合成。 这种方法采用多个信号发生器，这些信号发生器可以采用直接合成或锁相+倍频+分频合成技术，每个信号发生器都能在一定频率范围内选频输出，这几个信号发生器都能在某一时刻点输出一个特定频率的信号，通过开关将这几路信号中的一路输出。 b、锁相+倍频+分频合成。 这种方法由MCU (微控制器，如FPGA、DSP 或单片机)控制PLL (锁相环)产生多频点输出。单个锁相环就可以输出相对带宽超过40% 的宽带信号，如果再结合倍频和分频，可以扩展成超多频点宽带信号发生器，可以实现几十个倍频程的输出。多通道合成技术使用多个信号发生器，这样硬件系统比较庞大，而且各信号发生器放在一起时电磁兼容问题也不容易解决。另外，由于硬件多，功耗也大，调试量加大，结构也复杂。通过MCU控制PLL然后倍频、分频合成技术有硬件使用少的优点，但PLL的参考频率不高，导致信号的相位噪声和杂散等关键指标很难做到很高。而且单独的锁相+倍频+ 分频合成应用于超宽带系统时，跳频时间会很慢。
发明内容
为了解决上述问题，本发明提供了一种多频点宽带信号发生器，这种多频点宽带信号发生器在满足超宽带要求的前提下，同时实现低杂散、低相位噪声和快捷变频性能。本发明的目的通过下述技术方案实现多频点宽带信号发生器，主要由数字电路模块、以及与数字电路模块连接的本振源模块和通道模块构成，所述本振源模块还与通道模块连接。所述数字电路模块包括互相连接的数字上变频器和现场可编程门阵列FPGA ；所述数字上变频器与通道模块连接，现场可编程门阵列FPGA还与本振源模块连接。所述数字上变频器的型号为AD9957。还包括金属腔体，所述数字电路模块、本振源模块、通道模块均为印制电路板，且各印制电路板安装在金属腔体内部；所述金属腔体还连接有外部接口 SMA-50A、外部接口 SMA-50B、外部接口 DB15S、外部接口 DB9P，所述外部接口 SMA-50A和外部接口 SMA-50B均与通道模块连接，外部接口 DB15S和外部接口 DB9P均与现场可编程门阵列FPGA连接。印制电路板通过螺丝安装在金属腔体内部。所述印制电路板上还设置有金属压条，所述金属压条设置在本振源模块和通道模块之间。所述现场可编程门阵列FPGA产生带宽为50MHz的基带信号，所述带宽为50MHz的基带信号包含了6个载波频率。数字上变频器产生的信号为中频信号。所述本振源模块产生的2路锁相信号。基于上述多频点宽带信号发生器的信号处理方法，包括以下处理步骤，
信号发生步骤包括基带信号发生步骤和锁相信号发生步骤；基带信号发生步骤用现场可编程门阵列FPGA控制数字上变频器在最大带宽50MHz内产生多频点基带信号，此基带信号包含了 6个载波频率；锁相信号发生步骤现场可编程门阵列FPGA控制本振源模块，使得本振源模块产生2路锁相信号；
变频处理步骤基带信号通过数字上变频器正交数字上变频到中频信号； 混频处理步骤中频信号再通过通道模块进行模拟混频转为射频信号，以本振源模块产生的2路锁相信号为锁相参考信号，将中频信号通过通道模块进行模拟混频、放大、滤波处理。锁相加混频实现超宽带频率合成技术是近年来迅速发展并得到不断提高的技术。 这种技术首先由N个PLL产生N个频段的信号，通过开关选择混频器将它们与低频段的已调信号混频，最终的输出信号的最大频率带宽可以实现N个频段的叠加(最大输出信号的频率带宽取决于混频方式)。本发明除采用锁相加混频的方式实现信号发生器的超宽带工作，即在本振源模块的基础上实现信号发生器的超宽带工作，宽带指的是相对带宽超过40%，本发明的工作相对带宽为188%。在满足超宽带要求的前提下，同时实现低杂散、低相位噪声和捷变频性能。超宽带主要通过两个宽带锁相环实现，捷变频通过混频器和开关实现，合理设计混频电路和锁相环路保证低杂散、低相位噪声指标。另外，印制电路板通过螺丝固定在金属腔体内部；外部接口 DB15S和外部接口 DB9P用于接收外部信号的同时回传状态信号，而外部接口 SMA-50A、外部接口 SMA-50B分别用于外部调制信号输入和最终的信号输出；本振源模块和通道模块用金属压条隔开，防止电路的相互干扰，通过内部电缆实现射频交联。本发明能实现以下参数设计本发明能在IGHz的带宽内工作，该合成器的相对工作频率带宽为188%，具有超宽带特征，在超宽工作频带和较宽的信道带宽内保证输出信号的杂散抑制高(高于60dBc)、相位噪声好-90 dBc/Hz偏离载波IOkHz)和快速跳频能力 (频率切换时间小于lOOuS)，能作为超宽带电子干扰机的高性能的信号发生器。AD9957是AD公司产生的一种通用数字上变频器。本发明最多能在50MHz的信道带宽内同时输出6个信号，该合成器的相对工作频率带宽超过188%，具有超宽带特征，在超宽工作频带和较宽的信道带宽内保证6个同时输出信号的杂散抑制高(高于60dBc)、相位噪声好-90 dBc/Hz偏离载波IOkHz)和快速跳频能力(频率切换时间小于lOOuS)，能作为超宽带电子干扰机的高性能的信号发生器。如下表1，
表1 部分频点测试数据分析取样表
权利要求
1.多频点宽带信号发生器，其特征在于主要由数字电路模块、以及与数字电路模块连接的本振源模块和通道模块构成，所述本振源模块还与通道模块连接。
2.根据权利要求1所述的多频点宽带信号发生器，其特征在于所述数字电路模块包括互相连接的数字上变频器和现场可编程门阵列FPGA ；所述数字上变频器与通道模块连接，现场可编程门阵列FPGA还与本振源模块连接。
3.根据权利要求2所述的多频点宽带信号发生器，其特征在于所述数字上变频器的型号为AD9957。
4.根据权利要求2所述的多频点宽带信号发生器，其特征在于还包括金属腔体(1)， 所述数字电路模块、本振源模块、通道模块均为印制电路板，且各印制电路板安装在金属腔体(1)内部；所述金属腔体(1)还连接有外部接口 SMA-50A(11)、外部接口 SMA-50B (12)、外部接口 DB15S (13)、外部接口 DB9P (14)，所述外部接口 SMA-50A (11)和外部接口 SMA-50B (12)均与通道模块连接，外部接口 DB15S (13)和外部接口 DB9P (14)均与现场可编程门阵列FPGA连接。
5.根据权利要求4所述的多频点宽带信号发生器，其特征在于印制电路板通过螺丝安装在金属腔体(1)内部。
6.根据权利要求4所述的多频点宽带信号发生器，其特征在于所述印制电路板上还设置有金属压条，所述金属压条设置在本振源模块和通道模块之间。
7.根据权利要求2、3、4、5、6中任意一项所述的多频点宽带信号发生器，其特征在于 所述现场可编程门阵列FPGA产生带宽为50MHz的基带信号，所述带宽为50MHz的基带信号包含了 6个载波频率。
8.根据权利要求2、3、4、5、6中任意一项所述的多频点宽带信号发生器，其特征在于 数字上变频器产生的信号为中频信号。
9.根据权利要求2、3、4、5、6中任意一项所述的多频点宽带信号发生器，其特征在于 所述本振源模块产生的2路锁相信号。
10.基于上述多频点宽带信号发生器的信号处理方法，其特征在于包括以下处理步骤，信号发生步骤包括基带信号发生步骤和锁相信号发生步骤；基带信号发生步骤用现场可编程门阵列FPGA控制数字上变频器在最大带宽50MHz内产生多频点基带信号，此基带信号包含了 6个载波频率；锁相信号发生步骤现场可编程门阵列FPGA控制本振源模块，使得本振源模块产生2路锁相信号；变频处理步骤基带信号通过数字上变频器正交数字上变频到中频信号；混频处理步骤中频信号再通过通道模块进行模拟混频转为射频信号，以本振源模块产生的2路锁相信号为锁相参考信号，将中频信号通过通道模块进行模拟混频、放大、滤波处理。
全文摘要
本发明提供了多频点宽带信号发生器，主要由数字电路模块、以及与数字电路模块连接的本振源模块和通道模块构成，所述本振源模块还与通道模块连接。本发明的有益效果是本发明采用锁相加混频实现超宽带多频点信号发生器，能在1GHz的带宽内正常工作，同时很好抑制了电路中可能出现的杂散恶化，实现了良好的杂散性能和相位噪声性能，为实现多频点同时输出奠定了良好的技术基础。
文档编号H04B1/7163GK102545959SQ20121002853
公开日2012年7月4日 申请日期2012年2月9日 优先权日2012年2月9日
发明者张晓勇, 郝温利 申请人:成都中亚通茂科技有限公司