微机电系统装置及其制造方法

专利名称：微机电系统装置及其制造方法
技术领域：
本发明涉及一种微机电系统装置，且特别是涉及一种具有提高感测能力的微机电系统装置结构及其制造方法。
背景技术：
微机电系统(Micro Electro Mechanical System, MEMS)装置近年来开始逐渐地流行，如MEMS麦克风，其相比较于传统的驻极体电容式(ECM)麦克风拥有较为良好的特性。MEMS麦克风的优点包括1.具有轻薄短小的尺寸2.为表面接着型元件(SMD)，使得其可以 轻易的装配于产品的销售流程中3.具有高稳定度与高环境耐受性。然而，相比较于集成电路(IC)的封装，麦克风封装需要从声音信号接收声压，然后通过声压引发机械作动并转换成电信号。因此麦克风封装需要声音路径接收声压并以转换器响应声压，且须提供转换器足够的背景音量以降低阻尼系数以及提供良好的屏蔽以保护其免于电磁干扰。目前，最广泛使用的封装方式为将转换器安装于印刷电路板(PCB)上，并电性耦接该印刷电路板，然后将具有一孔隙的导电外壳连接于印刷电路板以封闭转换器。图I绘示为一 MEMS装置结构的剖视图。在图I中，基板100 (如硅基板)具有由侦_ 108所局限并对应于振膜区域的凹陷空间，并且基板100在由侧壁108所局限的凹陷空间内具有多个通孔110。介电结构层102形成于基板100之上，且支撑MEMS振膜106周边。因此，在MEMS振膜106与基板100其间形成一个间隙距离为d的腔室。该腔室112通过通孔110连接由侧壁108所局限的凹陷区域，感测声音使得MEMS振膜引发空气震动，使MEMS振膜106与基板100间的电容值也会随着改变，而电容值的改变即可转换为电信号。因此图I中的MEMS装置即可作为一个MEMS麦克风。图2为基于MEMS装置的MEMS麦克风的电路示意图。在图2中，该电路包括MEMS感测电容Cmic、电容值为Ccir的电路电容、放大器Amp及电阻值为R的电阻。电容值为Cmic的MEMS感测电容可感测音频信号。根据此电路，音频信号可被转换为输出电压信号Vout输出。在图2中可以看出输出电压信号Vout正比于ACmic-。如果感测电容Cmic越大，则输出电压信号Vout可被放大至更大的电平，灵敏度也因此得以提升。由于电容值反比于间隙距离d，所以可通过减少距离以增加电容值的大小。然而，距离不能无限制的缩小。如果MEMS电容的间隙距离过小，会使结构难以制造。传统上，为了提高麦克风的灵敏度，最有效的方法为降低空气间隙(d)。然而，降低空气间隙会造成振膜启动电压的下降，致使有较低的峰对峰值电压VPP。峰对峰值电压VPP的降低会使灵敏度下降，因为启动电压正比于电场强度(E = VPP/d)。如果d下降，电场强度将会增加。此外，还需考虑表面电流的泄漏。图3A绘示为一具有电流泄漏的MEMS结构的剖视图。在图3A中，当MEMS振膜位于电压VPP且基板位于接地电压时，在介电质侧壁的表面上就有可能产生电流的泄漏，如标示漏电流的箭头所示。
图3B为基于具有电流泄漏的MEMS装置的MEMS麦克风的电路示意图。当电流泄漏发生，一个漏电阻值为Rleak的寄生电阻耦合至电容C-mic，并与之并联，使得灵敏度衰减且输出杂讯也会增加。由于电容值与灵敏度及MEMS振膜和基板间的距离有关。如何使MEMS装置具有高电容值，同时却没有电流泄漏的情形发生，仍是一个待改善的问题。

发明内容
为解决上述问题，本发明提出一种微机电系统装置，其包括一基板、一第一介电结构层、一第二介电结构层及一 MEMS振膜。基板具有第一表面及第二表面的结构，其中在振膜区域内的基板上具有多个通孔。第一介电结构层配置于基板的第一表面上，其中第一介电结构层具有多个对应于该些通孔的开口，其中第一介电结构层仍暴露出每一个通孔。具 有腔室的第二介电结构层配置于第一介电结构层之上，其中该腔室暴露出第一介电结构层的开口与基板的通孔，以扩展至外部空间。微机电系统振膜嵌入于第二介电结构层中的腔室之上，其中基板与微机电系统振膜其间形成一个空气间隙。 本发明还提出一种微机电系统装置,其包括一基板、一支撑层、一第一介电结构层、一第二介电结构层及一 MEMS振膜。基板在振膜区域具有一个振膜开口。支撑层配置于基板之上，用以覆盖振膜开口，其中支撑层在振膜区域内具有多个通孔，使得支撑层的通孔连接于振膜的开口。第一介电结构层配置于基板的第一表面上，其中第一介电结构层具有多个对应于该些通孔的开口，其中第一介电结构层仍暴露出每一个通孔。第二介电结构层具有一腔室配置于第一介电结构层之上，其中该腔室暴露出第一介电结构层的开口。MEMS振膜位于该腔室之上并嵌入于第二介电结构层，其中空气间隙形成于支撑层与MEMS振膜其间。本发明还提出一种制造微机电装置的方法，其包括提供一具有第一表面及第二表面的基板，接着于第一表面上形成一层具有第一介电蚀刻速率的第一介电层；在第一介电层上形成一层具有第二介电蚀刻速率的介电掩模层，其中第二介电蚀刻速率小于第一介电蚀刻速率；在介电掩模层之上形成一层具有第三介电蚀刻速率的第二介电层，其中第一介电蚀刻速率小于第三介电蚀刻速率；在第二介电层上形成一层顶部介电结构层，其中该介电结构层包括MEMS振膜。图案化基板的第二表面，使基板在振膜区域内具有多个通孔，其中通孔暴露出第一介电层。在基板的第二表面及顶部介电结构层上进行各向同性蚀刻制作工艺(Isotropic etching process),其中基板的通孔使各向同性蚀刻制作工艺由第一介电层开始蚀刻。各向同性蚀刻制作工艺持续蚀刻第一介电层、介电掩模层、第二介电层及顶部介电结构层的介电材料，以暴露出MEMS振膜。第一介电层在第一介电蚀刻速率、第二介电蚀刻速率以及第三介电蚀刻速率下蚀刻形成多个对应于通孔的开口，而第一介电结构层仍暴露出每一个通孔，并且第二介电层蚀刻形成腔室，该腔室暴露出第一介电结构层的开口与基板的通孔，以扩展至外部空间。本发明还提出一种制造微机电装置的方法，其包括提供一具有第一表面及第二表面的基板，接着于第一表面上形成一层具有第一介电蚀刻速率的第一介电层；在第一介电层上形成一层具有第二介电蚀刻速率的图案化掩模层，其中第二介电蚀刻速率小于第一介电蚀刻速率；在图案化掩模层之上形成一层具有第三介电蚀刻速率的第二介电层，其中第一介电蚀刻速率小于第三介电蚀刻速率；在第二介电层上形成一层顶部介电结构层，其中该介电结构层包括MEMS振膜。图案化基板的第二表面，使基板在振膜区域内具有多个通孔，其中通孔暴露出第一介电层。在基板的第二表面及顶部介电结构层上进行各向同性蚀刻制作工艺，其中基板的通孔使得各向同性蚀刻制作工艺由第一介电层开始蚀刻。当图案化掩模层做为蚀刻光掩模时，各向同性蚀刻制作工艺持续蚀刻第一介电层、第二介电层及顶部介电结构层的介电材料，并暴露出MEMS振膜。第一介电层在第一介电蚀刻速率、第二介电蚀刻速率以及第三介电蚀刻速率下蚀刻形成对应于通孔的多个开口，而第一介电结构层仍暴露出每一个通孔，并且第二介电层蚀刻形成腔室，该腔室暴露出第一介电结构层的开口与基板的通孔，以扩展至外部空间。本发明提出一种制造微机电装置的方法，包括使用一具有第一表面及第二表面的基板，在第一表面上形成一层具有第一介电蚀刻速率的第一介电层；在第一介电层上形成一层具有第二介电蚀刻速率的第二介电层，其中第一介电蚀刻速率小于第二介电蚀刻速率；在第二介电层上形成一层顶部介电结构层，其中该介电结构层包括MEMS振膜。图案化基板的第二表面，使基板在振膜区域内具有多个通孔，其中通孔暴露出第一介电层。在基板的第二表面及顶部介电结构层上进行各向同性蚀刻制作工艺，其中基板的通孔使得各向同 性蚀刻制作工艺由第一介电层开始蚀刻。各向同性蚀刻制作工艺持续蚀刻第一介电层、第二介电层及顶部介电结构层的介电材料，并暴露出MEMS振膜。第一介电层在第一介电蚀刻速率、第二介电蚀刻速率以及第三介电蚀刻速率下蚀刻形成对应于通孔的多个开口，而第一介电结构层仍暴露出每一个通孔，并且第二介电层蚀刻形成腔室，该腔室暴露出第一介电结构层的开口与基板的通孔，以扩展至外部空间。本发明还提出一种制造微机电装置的方法，包括使用一具有第一表面及第二表面的基板。在基板的第一表面形成具有第一介电蚀刻速率的第一介电层，其中在振膜区域内具有多个开口的导电板嵌入于第一介电层之中；在第一介电层上形成一层具有第二介电蚀刻速率的掩模层，其中第二介电蚀刻速率小于第一介电蚀刻速率；在掩模层之上形成一层具有第三介电蚀刻速率的第二介电层，其中第一介电蚀刻速率小于第三介电蚀刻速率；在第二介电层上形成一层顶部介电结构层，其中该介电结构层包括MEMS振膜。图案化基板的第二表面，使振膜区域内的基板上获得多个通孔，其中通孔暴露出第一介电层且被导电板所围绕。在基板的第二表面及顶部介电结构层上进行各向同性蚀刻制作工艺，其中基板的通孔使得各向同性蚀刻制作工艺由第一介电层开始蚀刻。各向同性蚀刻制作工艺持续蚀刻第一介电层、第二介电层及顶部介电结构层的介电材料，并暴露出MEMS振膜。第一介电层在第一介电蚀刻速率、第二介电蚀刻速率以及第三介电蚀刻速率下蚀刻形成对应于通孔的多个开口，而第一介电结构层仍暴露出每一个通孔，并且第二介电层蚀刻形成腔室，该腔室暴露出第一介电结构层的开口与基板的通孔，以扩展至外部空间。本发明还提出一种制造微机电装置的方法，包括使用一具有第一表面及第二表面的基板。在基板上形成一层图案化导电层，其中图案化导电层在振膜区域内具有多个通孔；在图案化导电层及基板的第一表面上形成一层具有第一介电蚀刻速率的第一介电层，其中介电区块嵌入于图案化导电层上的第一介电层，并且围绕该基板上的通孔；在第一介电层上形成一层具有第二介电蚀刻速率的掩模层，其中第二介电蚀刻速率小于第一介电蚀刻速率；在掩模层之上形成一层具有第三介电蚀刻速率的第二介电层，其中第一介电蚀刻速率小于第三介电蚀刻速率；在第二介电层上形成一层顶部介电结构层，其中该介电结构层包括MEMS振膜。图案化基板的第二表面，使基板具有对应于该振膜的开口，以使通孔暴露出导电层。在基板的第二表面及顶部介电结构层上进行各向同性蚀刻制作工艺，其中图案化导电层的通孔使得各向同性蚀刻制作工艺由第一介电层开始蚀刻。各向同性蚀刻制作工艺持续蚀刻第一介电层、掩模层、第二介电层及顶部介电结构层的介电材料，并暴露出MEMS振膜。第一介电层在第一介电蚀刻速率、第二介电蚀刻速率以及第三介电蚀刻速率下蚀刻形成对应于通孔的多个开口，而第一介电结构层仍暴露出每一个通孔，并且第二介电层蚀刻形成腔室，该腔室暴露出第一介电结构层的开口与基板的通孔，以扩展至外部空间。本发明还提出一种制造微机电装置的方法，包括使用一具有第一表面及第二表面的基板。在基板上形成一层支撑层，其中支撑层在振膜区域内具有多个通孔；在支撑层上形成一层图案化导电层，其中图案化导电层具有对应于通孔的多个开口 ；在图案化导电层及基板的第一表面上形成一层具有第一介电蚀刻速率的第一介电层，其中该介电层在图案化导电层之上嵌入于多个介电区块，并围绕在基板上的通孔；在第一介电层上形成一层具有 第二介电蚀刻速率的掩模层，其中第二介电蚀刻速率小于第一介电蚀刻速率。在掩模层之上形成一层具有第三介电蚀刻速率的第二介电层，其中第一介电蚀刻速率小于第三介电蚀刻速率。第二介电层上形成一层顶部介电结构层，其中该介电结构层包括MEMS振膜。图案化基板的第二表面，使基板具有对应于振膜的开口，以暴露出具有通孔的支撑层；在基板的第二表面及顶部介电结构层上进行各向同性蚀刻制作工艺，其中图案化导电层的通孔使得各向同性蚀刻制作工艺由第一介电层开始蚀刻。各向同性蚀刻制作工艺持续蚀刻第一介电层、掩模层、第二介电层及顶部介电结构层的介电材料，并暴露出MEMS振膜。第一介电层在第一介电蚀刻速率、第二介电蚀刻速率以及第三介电蚀刻速率下蚀刻形成对应于通孔的多个开口，而第一介电结构层仍暴露出每一个通孔，并且第二介电层蚀刻形成腔室，该腔室暴露出第一介电结构层的开口与基板的通孔，以扩展至外部空间。本发明提出一种制造微机电装置的方法，包括使用一具有第一表面及第二表面的基板。在基板的第一表面上形成一层第一介电架构层；图案化该介电层，使该介电层具有多个开口 ；在该介电层上形成掩模层以完全覆盖该介电层所暴露出的表面；在基板及第一介电架构层上形成层第二介电架构层，其中振膜嵌入于第二介电架构层；图案化该基板的第二表面以形成多个通孔，其中通孔对应于第一介电结构层的开口 ；进行一各向同性蚀刻制作工艺以蚀刻该第二介电结构层的介电材料直到振膜被释出。本发明提出一种微机电系统装置，包括一结构基板、一介电、以及一微机电系统振膜结构层。结构基板具有一第一表面及一第二表面，其中该基板在一振膜区域内中具有多个通孔。介电结构层配置于该基板的该第一表面上，其中该介电结构层具有一腔室，以及在该腔室底部的一部分介电层，该部分介电层具有多个开口对应于该些通孔，该些开口暴露出该些通孔。微机电系统振膜，位于该腔室之上并嵌入于该介电结构层，其中该基板及该微机电系统振膜其间形成一空气间隙。本发明提出一种制造微机电系统装置的方法，包括提供一基板，该基板具有一第一表面以及一第二表面。此方法还在该基板第一表面上形成一支撑层，其中该支撑层在一振膜区域内具有多个通孔。在该支撑层上形成一图案化导电层，其中该图案化导电层具有对应于该些通孔的多个第一开口。在该图案化导电层及该基板的该第一表面上形成一第一介电层，图案化该第一介电层，使该第一介电层具有多个开口，其中该图案化第一介电层具有对应于该些通孔的多个第二开口，而该图案化导电层仍位于该图案化介电层中。在该第一介电层上形成一掩模层以完全覆盖该第一介电层所暴露出的表面，并围绕该支撑层的该些通孔。在该基板及该第一介电层上形成一第二介电层，其中一振膜及位于该振膜周边之上的一蚀刻掩模嵌入于该第二介电层。图案化该基板的该第二表面，使该基板具有一对应于该振膜的一开口，并暴露出具有该些通孔的该支撑层。在该基板上从该第二表面及与该第二表面进行一各向同性蚀刻制作工艺以蚀刻该第二介电层的介电材料直到该振膜被释出。为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。


图I为一 MEMS装置结构的剖视图； 图2为基于MEMS装置的MEMS麦克风的电路示意图；图3A为一具有电流泄漏的MEMS装置结构的剖视图；图3B为一基于具有电流泄漏的MEMS装置的MEMS麦克风的电路示意图；图4为本发明的一实施例的MEMS装置的剖面结构；图5A为本发明的一实施例中与图I的顶视图结构相同的MEMS装置示意图；图5B-图为本发明的一实施例的MEMS装置结构的剖视图及顶视图；图6为本发明的一实施例的MEMS装置结构的剖面结构图；图7为本发明的一实施例的MEMS装置结构的剖面结构图；图8为本发明的一实施例的MEMS装置结构的剖面结构图；图9为本发明的一实施例中与图8的顶视图结构相同的MEMS装置示意图；图10为本发明的一实施例的MEMS装置结构的剖面结构图；图11为本发明的一实施例的MEMS装置结构的剖面结构图；图12为本发明的一实施例的MEMS装置结构的剖面结构图；图13为本发明的一实施例的MEMS装置结构的剖面结构图；图14A-图14H为本发明的一实施例的制造流程的剖视图；图15A-图15F为本发明的另一实施例的制造MEMS装置流程的剖视图；图16A-图16E为本发明的另一实施例的制造MEMS装置流程的剖视图；图17A-图17F为本发明的另一实施例的制造MEMS装置流程的剖视图；图18A-图18E为本发明的另一实施例的制造MEMS装置流程的剖视图；图19A-图19E为本发明的另一实施例的制造MEMS装置流程的剖视图；图20A-图20H为本发明的另一实施例的制造MEMS装置流程的剖视图；图21为本发明的一实施例的MEMS装置结构的剖面结构图；图22为本发明的一实施例的MEMS装置结构的剖面结构图。主要元件符号说明100、250、300、350、400、450、500 :基板
102、102’、124、126、700 :介电结构层104、212、217、308、364、414、462 :蚀刻掩模层106、208、258、310、366、416、464、512 :MEMS 振膜106a、106c :导电层106b:介电层108、214、264、312、466、516 :侧壁110、110，、218、266、370、402a、404a、452a、454a :通孔112、132、226、270、320、376、474、524、708 :腔室
120a、220a、252a、302a、354a、702 :部分电介质122,204,408,456,504,514 :掩模层123 :光掩模间隙壁126、202、206、210、252、256、260、302、304、306、354、360、362、402、410、412、452、458、460、502、510 :介电层130、130，、224、255、268、318、372、374、422、470、472、506、522、704 :开口134 :振膜区域140、140’、406 :介电区块140”单一导电层142、356、404 :导电板152 :导电板层153,454 :支撑层216,253 :光致抗蚀剂层220 :去光致抗蚀剂制作工艺222、316、420、468 :各向同性蚀刻制作工艺254 :硬掩模层508 :掩模层1500、1500’ MEMS 剖视图结构1502、1502’ MEMS 顶视图结构
具体实施例方式本发明提出一种新型的微机电系统装置，其可在不须降低MEMS电容厚度的情况下提升MEMS电容的电容值。考虑如图I中的具有传统结构的微机电系统装置，其Cmic的电容值满足(I)Cmic = ε air · A/d.由此可以发现Cmic的电容值也可通过提升有效介电常数来增加。以现今的半导体制作工艺技术，本发明所提出的半导体架构不用增加额外困难的制作工艺即可制造。以下提出数个实施例以描述本发明。然而，本发明不仅限于该些实施例。此外，各个实施例也可以适当的方式做结合。图4绘示为依据本发明的一实施例的MEMS装置的剖面结构。在图4中，基板100 (如硅基板)具有第一表面及第二表面，在预设的振膜区域中，基板100在第二表面形成一个由侧壁108所局限的凹陷空间。在实施例中，由侧壁108所局限的凹陷空间可为圆形的凹陷结构。接着，在振膜区域内，基板100上形成了多个通孔110。侧壁108所局限的凹陷空间是用以降低基板100的厚度，使得通孔110不会像原来基板100 —样厚。第一介电结构层102配置于基板的第一表面上。在此，由于在制作工艺中嵌入的一些内连线或装置，使介电结构层也可能包括数个其他的内部结构。然而，只有关于MEMS装置的部分才会表示在单一介电层结构之中。第一介电结构层102具有多个开口 130，其对应于基板100的通孔110。第一介电结构层102的开口 130仍暴露出每一个通孔110。在制作工艺操作中，掩模层122配置于第一介电结构层102之上。具有开口的介电结构层124配置于第一介电结构层102,其在制作工艺完成后会形成腔室132。介电结构层124的腔室132暴露出第一介电结构层102的开口 130及基板100的通孔110。接着，腔室132连接至基板上由侧壁108所局限的凹陷空间。空气可以自腔室132流通至由侧壁108所局限的凹陷空间，并且甚至经由通孔110及开口 130流通至环境之中。从MEMS装置的结构观点，其需要额外的介电层126及MEMS振膜106配置于介电 层124之上。如第一介电结构层102，介电层126与介电层124可被视为第二介电层，因此MEMS振膜106嵌入于第二介电结构层并覆盖腔室132的开口，且该第二介电结构层局限于MEMS振膜106与第一介电结构层102其间，其上不一定存有掩模层。一个距离d的空气间隙形成于基板与振膜其间。此为对此领域有通常技术者可轻易得知的，MEMS振膜106可以具有其他不同的结构，如波浪型结构。然而，实施例中的振膜106以一个无特定限制的平坦层所代表。在介电层126上形成蚀刻掩模层104，蚀刻掩模层104在后段制作工艺中用以做为各向同性蚀刻制作工艺的蚀刻光掩模，因此在MEMS振膜106上的部分电介质也可被蚀亥IJ，以从顶部暴露出MEMS振膜106。基于此结构，具有一样的距离d的MEM振膜106与基板100间的电容值将得以提升，因为介电层(如厚度为dox的二氧化硅)具有大于空气中约四倍的介电常数。举例来说，具有部分介电结构层102的区域Aox，其拥有较大的介电常数(如二氧化硅约为4)。标示为Aair的区域仍然维持空气中原本的介电材料，使气流可以感测声音。空气中的介电常数约为I。总体而言，在基板100与MEMS振膜其间的MEMS电容有效介电常数可以因而提升。因此，电容值也可以相对的提高。图5A绘示为依据本发明的一实施例中与图I的顶视图结构相同的MEMS装置示意图。图5A为一应用于MEMS麦克风的MEMS装置的剖视图结构1500。MEMS装置在振膜区域134的顶视图结构1502也绘示于图5A中的顶视图结构1502。振膜的几何形状通常为圆形，其对应于由侧壁108所局限的凹陷空间。介电结构层102具有多个开口 130连接于基板100上的通孔110。介电结构层102的部分电介质120a指的是在振膜区域134内的部分。由于通孔110的直径通常小于介电结构层102的开口 130，在顶视图中仍可看到通孔110的周边区域。由此可知，腔室132与开口 130的侧壁为倾斜侧壁。倾斜侧壁可经由在本发明所使用的单一各向同性蚀刻制作工艺中，针对不同材料层选择适当的蚀刻速率。换言之，部分电介质120a的结构不用其他的图案化制作工艺即可轻易的形成。
在同样增进电容值的考量下，上述的结构可以做更进一步的修改。图5B-图绘示为依据本发明的实施例的MEMS装置结构的剖视图与顶视图。图5B中，MEMS装置的结构近似于图5A所示的结构。实施例中的不同之处在于此实施例中的基板100的凹陷区域不是必须的。通孔100通过完整基板100的厚度。换言之，由侧壁108所局限的凹陷空间是可根据实际设计选择是否要形成的。在接下来的实施例中，仍有该凹陷区域。然而，基板100可以替换为图5B中不具有凹陷空间的基板100，一切都取决于实际上的设计。图5C中，MEMS装置的结构近似于图5A所示的结构。然而，基板100上通孔110的几何形状并非必须为圆形，而是可以为任何适当的形状。举例来说，通孔110也可以为正方形或矩形。换言之，通孔的几何形状并不限定为实施例所绘示的特定的几何形状。任何其他适当的几何形状结构皆可以适用于本发明。由此可知开口 130的几何形状也根据通孔的几何形状来作调整。通孔110的几何形状甚至可以与开口 130的几何形状不相同。开口130暴露出通孔110，且其可以各自分开或是相连接的。在本实施例中，相邻的开口 130是 相连接的。然而，其可以以不同方式做修正。具有开口 130’的介电结构层102’配置于基板100之上，在本例子中该基板100具有凹陷空间。掩模层122配置于介电结构层102’与介电结构层126’其间。掩模间隙壁形成了开口 130’的侧壁。在结构中，掩模间隙壁与掩模层同时形成，其位于两介电结构层102’与126’间，并做为掩模层的一部分。介电结构层126’也带有振膜106。在此结构中，不同的制作工艺形成介电结构层102’的开口，并且在接下来描述的不同制作工艺中，通孔的侧壁基本上不是倾斜的。然而，增加MEMS装置的电容值的影响仍是相同的。换言之，任何适当的制作工艺皆可制造开口，并可能会导致不同的结构。以下更进一步说明其他MEMS结构。图6绘示为依据本发明的一实施例的MEMS装置结构的剖面结构。在图6中，与图4的结构相似，基板100(如硅基板)具有第一表面及第二表面，在预设的振膜区域中，基板100在第二表面形成一个由侧壁108所局限的凹陷空间。在一个例子中，为侧壁108所局限的凹陷空间可为一大的圆形凹陷结构。接着，在振膜区域内，基板100上形成了多个通孔110。侧壁108所局限的凹陷空间是用以降低基板100的厚度，使得通孔110不会像原来基板100 —样厚。第一介电结构层102配置于基板的第一表面上。在此，由于在制作工艺中嵌入的一些内连线或装置，使介电结构层102也可能包括数个其他的内部结构。然而，只有关于MEMS装置的部分才会表示在单一介电层结构之中。第一介电结构层102具有多个开口 130，其对应于基板100的通孔110。第一介电结构层102的开口 130仍暴露出每一个通孔110。在制作工艺操作中，掩模层122’在振膜区域的周边，并配置于第一介电结构层102之上。实际上，图6中的掩模层122’与图4中的掩模层122相似。然而，由于各向同性蚀刻的制作工艺操作需要耗费相当长的时间，在振膜内的掩模层122内部已经进一步的蚀刻掉。因此成为掩模层122’的结构。同样地，具有开口的结构层124配置于第一介电结构层102之上，用以在制作工艺完成后形成腔室132。介电结构层124的腔室132暴露出第一介电结构层102的开口 130及基板100的通孔110。然候，腔室132连接于在基板上由侧壁108所局限的凹陷区域。空气可以自腔室132流通道侧壁108所局限的凹陷区域，并且更进一步的通过通孔110与开口 130流入环境中。接下来提出一个具有另一种结构的实施例如图7所示，图7绘示为依据本发明的一实施例的MEMS装置结构的剖面结构。在图7中，主要MEMS结构仍是基于图4中的MEMS结构。然而，在振膜区域或侧壁108所局限的凹陷区域内的介电结构层102中的部分电介质120a嵌入了多个介电区块140。介电区块140由介电材料所组成，并被导电壁所围绕。导电壁包括垂直壁以及在垂直壁上的水平壁。在实施例中，绝缘区块140可以封闭每一个或其中一些通孔110。介电区块140的垂直壁接触于基板上，且其水平覆盖层位于垂直壁的顶端。在此领域具有通常知识者，可以轻易得知为了形成垂直壁与水平覆盖层，其需要数个次介电层，用以在次介电层图案化及沉积导电材料。然而，所有需要的介电层皆已在介电结构层102中表示。介电区块140接触基板100可以扩展并更接近MEMS振膜。因此，可以降低电容里间隙距离的影响，使得电容值得以提升。介电区块140可能只是在振膜区域内，而不在介电结构层102的周边区域。然而，其没有特别的限制。介电区块可以况张到周边区域。此外，介电区块140的剖面节结构也并不仅限于实施例所表示的方式。
在图7中的实施例也可发现掩模层122仍然在部分电介质120a之上。然而，在部分电介质120a之上的掩模层122也可能被无限制的蚀刻掉，像是图6结构所示。MEMS装置中具有相同标号的的其他结构部分为相同的结构，因此不再重述。接下来再提出另一种架构的实施例如图8所示，图8绘示为依据本发明的一实施例的MEMS装置结构的剖面结构。在图8中，MEMS装置的主要结构也是基于图4及图7中的结构。然而本实施例中的介电结构层102包含有导电板142,其嵌入于介电结构层102的振膜区域与周边区域。导电板142也可造成电容值的提升。导电板142不需要接触基板100 ；然而，因为制作工艺的操作，导电板142可能会接触到基板100，而提升电容值的效应也可能会有所改变。在此也指出一般在结构中，在基板上100围绕通孔110的导电板142也可以被称为背板142。背板142不仅限为导电板。为了更轻易的了解MEMS的结构，附图中绘示了该结构的顶视图，如图9所示，图9绘示为依据本发明的一实施例中与图8的顶视图结构相同的MEMS装置示意图。图9为MEMS装置的剖视图结构1500’，剖视图结构1500’中包含有振膜区域150的顶视图结构1502’也绘示于图9之中。导电板142也具有对应于基板100上通孔110的多个开口。换言之，一般而言导电板142围绕基板100上的通孔110。一个具有不同结构的MEMS实施例如图10所示，图10绘示为依据本发明的一实施例的MEMS装置结构的剖面结构。在图10中，基于图4与图7的架构,其两者可结合为另一具有不同介电结构层结构的实施例。此外，基板100也可以做修正。在此实施例中，基板100图案化为具有一个由侧壁108所局限且穿过基板的开口的基板。在此实施例中，将图4的凹陷区域扩展通过基板100。接着，导电板层152配置于基板的开口之上。导电板层152具有多个通孔。导电板层152及基板100形成与图4中的具有通孔110的基板100相似的结构。此外，在此实施例中的介电区块140也形成于介电结构层120的部分电介质120a中。然而，介电区块140也可以在介电结构层120中任何适当的区域。介电区块140接触导电板层152，且导电板层152接触于基板上。因此得以减少MEMS的电容的间隙距离，并因为介电区块140上的水平覆盖层比基板100或导电板层152更接近振膜106，使电容值得以提升。一个具有不同结构的MEMS实施例如图11所示，图11绘示为依据本发明的一实施例的MEMS装置结构的剖面结构。在图11中，如先前所提及，介电区块为附加的选择。本实施例基于图10的架构，省略了介电区块140。在介电结构层120的部分电介质120a中，电容值可以通过介电系数的提升而增加。一个具有不同结构的MEMS实施例如图12所示，图12绘示为依据本发明的一实施例的MEMS装置结构的剖面结构。 在图12中，如图11所示的导电板可以修改为支撑层153。支撑层153可为导体或非导体的刚性板，用以提供支撑的作用。支撑层153也具有多个通孔110’，且介电区块也嵌入于介电结构层中。在此实施例中，介电区块140’嵌入于部分电介质120’，其由两垂直壁及两水平壁所组成，用以将介电材料包覆其中。图13绘示为依据本发明的一实施例的MEMS装置结构的剖面结构。另一具有不同MEMS结构的实施例如图13所示。比较图13中的本实施例架构与图12中的架构，在前一个实施例中的介电区块140’可以修改为单一导电层140”。换句话说，所提出的实施例可以不受限制的与其它所提出的实施例相互结合。半导体制作工艺将会在以下的实施例中描述。在不同的MEMS结构中，会因为每一个实施例的不同而使制作工艺有所修改。然而，基本的观念还是一样的。图14A-图14H绘示为依据本发明的一实施例的制造流程的剖视图。为了得到图4中的MEMS结构，制作工艺的顺序由图14A开始。图14A绘示一基板200，其中基板200可以以硅基板做为例子。通常来说，基板的厚度大于MEMS装置的尺寸。介电层202 (如二氧化娃)形成于基板200的顶部表面,顶部表面也称为第一表面。如前所述的实施例中的结构，介电层202也可能具有其他的内部结构，此为在此领域具有通常知识者可轻易得知的事实。然而，图示中的介电层202使用单一层为例。掩模层204形成于介电层202之上，在稍后将进行的各向同性蚀刻中，可以选择掩模层204为低蚀刻速率的硬介电材料。另一介电层206形成于掩模层204之上。介电层206的材料可以选择与掩模层204相比具有高蚀刻速率，并且蚀刻速率更大于介电层202的介电材料。在稍后进行的各向同性蚀刻制作工艺中，可以发现蚀刻速率所造成的影响。接着，MEMS振膜208可行成于介电层206之上。为了要形成MEMS振膜208，其通常需要具有经过适当图性化制作工艺的介电层210。对此领域具有通常知识者得以轻易了解此内部介电结构。MEMS振膜208也可以为不同形式(如波状振膜)。换言之，MEMS振膜208 一般以单一平面层代表。除此之外，为了将MEMS振膜208暴露于各向同性蚀刻制作工艺后的最终产物下，蚀刻掩模层212嵌入于介电层210。在图14B中，可将基板200图案化为在振膜区域内一个具有凹限空间的基板。以光致抗蚀剂层216作为蚀刻光掩模，其形成于基板的背面，或称为第二表面。由光刻制作工艺所形成具有开口图案的光致抗蚀剂层216对应于预定的振膜区域。接着，进行各向同性蚀刻制作工艺以形成基板200的第二表面，以一个深度去蚀刻基板200，进而形成由侧壁214所局限的凹陷空间。基板200的凹陷区域的厚度有明显的减少。在图14C中，可在基板200的第二表面上形成另一种蚀刻掩模层217 (如光致抗蚀剂层)。蚀刻掩模层217具有多个开口图案，用以暴露出凹限区域内的基板200。对基板进行另一种非各向同性蚀刻制作工艺，并蚀刻基板上暴露的部分直到介电层202露出，因此在凹限区域内的基板200上形成多个通孔218，然后蚀刻掩模层217即可移除。在图14D中，去光致抗蚀剂制作工艺220移除了蚀刻掩模层217之后，暴露出基板200的第二表面，其中通孔218仍暴露出介电层202。图14E中，在基板200的两边皆进行各向同性蚀刻制作工艺222，用以在不同层中蚀刻介电材料所暴露出的部分。基板200第二表面的各向同性蚀刻制作工艺222蚀刻经过通孔218的介电层202，使得介电层202由通孔218内暴露出的部分开始蚀刻。此时，顶部的介电层210也被蚀刻并暴露出蚀刻掩模层212，因此形成了初步的开口 224。各向同性蚀刻制作工艺也蚀刻了一部分的掩模层204并暴露出了介电层206。
在图14F中，各向同性蚀刻制作工艺222持续的进行。在顶部，当部分介电层仍遮盖蚀刻掩模层212时，将持续蚀刻介电层210所暴露出的部分。在底部，由于有部分的介电层206露出，具有高蚀刻速率的介电层206将会蚀刻的更快。因此，多个开口 224可以在介电层202中完全的形成。具有倾斜的侧壁与较大的孔径的开口 224暴露出基板200上的通孔218。然而，因为掩模层204具有低蚀刻速率，因此掩模层204的剩余部分仍可遮盖介电层202。各向同性蚀刻制作工艺接着蚀刻介电层206，使其暴露出MEMS振膜208的一部分，该空间即为腔室226初步的形成。在图14G中，各向同性蚀刻制作工艺222持续的进行。在掩模层204的影响下，蚀刻介电层206所产生的空间形成了腔室226，其在掩模层204仍存在的情况下暴露出MEMS振膜208及部分电介质220a。在顶部，介电层210被蚀刻并露出MEMS振膜208。在这个阶段，MEMS装置已经形成。在图14H中，如果欲除去部分电介质220a上的掩模层204，各向同性蚀刻制作工艺可以更进一步的持续到掩模层204部分完全蚀刻掉。然而，这个程序为根据预定的结构所选择的。此外，为了在不改变间隙距离d的情况下增加电容值，在此提出另一种制作工艺如图15A-图15F所示。图15A-图15F绘示为依据本发明的另一实施例的制造MEMS装置流程的剖视图。在图15A中，使用基板250 (如硅基板)，并在基板250上形成介电层252。在介电曾252上形成具有多个开口的图案化硬掩模层254。图案化硬掩模层可以像是初步沉积硬掩模层的方式形成，而其可为导体层或是介电层。接着，在硬掩模层上形成具有开口图案的光致抗蚀剂层253，并以光致抗蚀剂层253为蚀刻掩模层蚀刻硬掩模层以获得多个开口255。在图15B中，介电层256沉积覆盖于硬掩模层254的表面。在此需注意硬掩模层254的蚀刻速率小于介电层256的蚀刻速率，在之后可以发现蚀刻速率在各向同性制作工艺中所造成的影响。在介电层256上形成介电层260，并在介电层260中嵌入MEMS振膜258。掩模层262也嵌入于MEMS振膜258上的介电层260中。在图15C中，将基板250背面图案化为具有由侧壁264所局限的凹陷空间。在凹陷空间内的基板250也具有通孔266以暴露出介电层252。将基板图案化的制作工艺方法可以使用如图14B-14D所述的方法。在图I 中，在基板250的两边皆进行各向同性蚀刻制作工艺，用以在不同层中蚀刻介电材料所暴露出的部分。基板250第二表面的各向同性蚀刻制作工艺222蚀刻经过通孔266的介电层252，使得介电层252由通孔266内暴露出的部分开始蚀刻。此时，顶部的介电层260也被蚀刻并暴露出蚀刻掩模层262，接着在介电层260之中的蚀刻掩模层262作为蚀刻光掩模，使得介电层260的一部分被蚀刻，其中在顶部的MEMS振膜仍还未暴露出。各向同性蚀刻制作工艺持续蚀刻介电层252以在硬掩模层254的开口 255暴露出介电层256。在图15E中，各向同性蚀刻制作工艺持续蚀刻介电层260、介电层252及介电层256所暴露出的介电材料。蚀刻顶部的介电层260以露出MEMS振膜258。介电层252蚀刻形成多个开口 268，在底部且具有倾斜的侧壁与较大的孔径的开口 268暴露出基板250上的通孔266。由开口 255开始蚀刻具有较高蚀刻速率的介电层256，一但开口 255暴露出介电层256，介电层256将会蚀刻的比介电层252快，使得部分的MEMS振膜被暴露出来。 在图15F中，相同的各向同性蚀刻制作工艺仍然持续着，更进一步的蚀刻了介电层256以使MEMS振膜得以充分的暴露，因此形成了硬掩模层254与MEMS振膜258其间的腔室270。在此可以看出在各向同性制作工艺中，当设定好适当的蚀刻速率时，介电层256的腔室270与介电层254的开口 268皆具有倾斜的侧壁。介电层252在共振膜区域内的部分电介质252a仍位于硬掩模层254之下。在此提出另一实施例的MEMS制造方法如图16A-图16E。图16A-图16E绘示为依据本发明的另一实施例的制造MEMS装置流程的剖视图。在图16A中使用的基板300可以硅基板做为例子。通常来说，基板的厚度大于MEMS装置的尺寸。介电层302 (如二氧化娃)形成于基板300的顶部表面上，也可称为第一表面。如之前的实施例所述，介电层302可能具有其他内部结构，此为在此领域有通常知识者可以轻易得知的事实。然而，在此介电层302仅以单层表示。在介电层302上形成另一介电层304。介电层304选择与介电层302相比有较高蚀刻速率的材料。在稍后进行的各向同性蚀刻制作工艺中，可以发现蚀刻速率所造成的影响。接着，在介电层304之上形成MEMS振膜310。为了形成MEMS振膜310，其通常需要具有经过适当图案化制作工艺的介电层306。介电层306为一个嵌入有MEMS振膜310及蚀刻掩模层308的介电结构层。此内部介电结构为在此领域具有通常知识者可以轻易得知的。，MEMS振膜310可以具有其他不同的结构，如众所皆知的波浪型结构。然而，MEMS振膜310—般以平坦单层为代表。此外，为了在各向同性蚀刻的制作工艺中的最终产物暴露出MEMS振膜310，因此在介电层306中嵌入蚀刻掩模层308。在图16B中，基板300的第二表面可图案化为具有由侧壁312所局限的凹陷空间，而在凹陷空间内的基板310也可图案化为具有多个通孔314的基板，以暴露出介电层302。将基板300图案化的制作工艺方法可以使用如图14B-14D所述的方法。在图16C中，在基板300的两边(或称基板300的第一表面及第二表面)皆进行各向同性蚀刻制作工艺，用以蚀刻介电材料。各向同性蚀刻制作工艺316在基板300的第二表面蚀刻经过通孔314的介电层302，使得介电层302由通孔314内暴露出的部分开始蚀亥|J，因此形成了初步的开口 318。此时，顶部的介电层306的介电材料也被蚀刻并暴露出蚀刻掩模层308,介电层306中的蚀刻掩模层308即用以做为蚀刻光掩模,使得部分的介电层306被蚀刻，其中顶部的MEMS振膜310仍未露出。各向同性蚀刻制作工艺316持续蚀刻介电层302以暴露出介电层304。在图16D中，各向同性蚀刻制作工艺316仍在进行，因此经过开口 318的介电层304开始被蚀刻。因为介电层304的蚀刻速率大于介电层302的蚀刻速率，一旦介电层302暴露出介电层304，介电层304会蚀刻的相当快速，进而在介电层304中形成初步的腔室320并暴露出部分的MEMS振膜310。在顶部，通过蚀刻掩模层308作为光掩模以蚀刻介电层306。在此阶段，顶部的MEMS振膜310仍未露出。在图16E中，各向同性蚀刻制作工艺316持续进行，因此介电层306被更进一步的 蚀刻以露出MEMS振膜310。由于介电层304蚀刻的比介电层302快，使得部分电介质302a仍然在MEMS振膜310之下。在此可以看出只有一种各向同性蚀刻制作工艺可以形成微积电系统结构。因为不同介电层设置了适当的蚀刻速率关系。经过足够的蚀刻时间后可以形成部分电介质302a。另一实施例的制作工艺如图17A-图17F所示。图17A-图17F绘示为依据本发明的另一实施例的制造MEMS装置流程的剖视图。在图17A中使用的基板350可以硅基板做为例子。通常来说，基板350的厚度大于MEMS装置的尺寸。介电层354 (如二氧化娃)形成于基板350的顶部表面上，也可称为第一表面。如之前的实施例所述，介电层354可能具有其他内部结构，此为在此领域有通常知识者可以轻易得知的事实。然而，在此介电层302仅以单层表示。导电板356嵌入于介电层354,导电板356具有开口图案,其暴露出稍后会形成于基板350上的通孔。导电板356与图9中的导电板142相同。在介电层354上形成掩模层358,在掩模层354上形成具有蚀刻速率大于掩模层354的介电层360，并在介电层360形成介电层362，MEMS振膜366与蚀刻掩模层364皆嵌入于介电层362,如先前所述。在图17B中，基板350的背面图案化为在振膜区域内具有由侧壁368所局限的凹限空间的基板350。在凹陷空间内的基板350也具有通孔370以暴露出介电层354。将基板图案化的制作工艺方法可以使用如图14B-14D所述的方法。在图17C中，在基板350的两边(或称基板350的第一表面及第二表面)皆进行各向同性蚀刻制作工艺，用以蚀刻介电材料。基板350第二表面的各向同性蚀刻制作工艺蚀刻经过通孔370的介电层354，使得介电层354由通孔370内暴露出的部分开始蚀刻，因此形成了初步的开口 372。掩模层358接着蚀刻出多个开口 374以暴露出介电层360。此时，顶部的介电层362的介电材料也被蚀刻并暴露出蚀刻掩模层364，介电层362中的蚀刻掩模层364即用以做为蚀刻光掩模,使得部分的介电层306被蚀刻,其中顶部的MEMS振膜366仍未露出。各向同性蚀刻制作工艺持续蚀刻介电层354直至掩模层358以暴露出介电层 360。在图17D中，各向同性蚀刻制作工艺仍在进行，因此经过开口 374的介电层360开始被蚀刻。因为介电层360的蚀刻速率大于介电层354的蚀刻速率，一旦掩模层358的开口 374暴露出介电层360，介电层360会蚀刻的相当快速，进而在介电层360中形成初步的腔室376并暴露出部分的MEMS振膜366。在顶部，通过蚀刻掩模层364作为光掩模以蚀刻介电层362。在此阶段，顶部的MEMS振膜366可能已经露出或是仍未露出。在本例中，MEMS振膜366的顶部已经完全露出。在图17E中，各向同性制作工艺持续进行着，因此介电层360被更进一步的蚀刻以露出MEMS振膜366。介电层360蚀刻的比介电层354快，使得MEMS振膜366的振膜区域内部分电介质354a仍然在掩模层358之下，因此形成了腔室376。在图17F中，如果掩模层358不需要，各向同性蚀刻制作工艺可以进行更长时间，使得在部分电介质354a上的掩模层358移除。另一实施例的制作工艺如图18A-图18E所示。图18A-图18E绘示为依据本发明的另一实施例的制造MEMS装置流程的剖视图。在图18A中使用的基板400，并在基板400上形成介电层结构402，介电层402具有介电区块406与导电板404嵌入于其中的内部结构。每一个介电区块406具有接触于导 电板404的多个垂直壁及位于垂直壁上的水平覆盖层。介电材料由垂直壁、水平覆盖层及导电板404所围绕。导电板404具有多个通孔404a。在介电层402上形成掩模层408,在掩模层408上形成介电层410，掩模层408的蚀刻速率小于介电层410及介电层402的蚀刻速率，并在介电层410上形成介电层412，MEMS振膜416嵌入于介电层412之上，并且具有蚀刻掩模层414在MEMS振膜之上。在图18B中，基板400图案化为具有侧壁418及一个开口的图案。开口由侧壁418所局限，并暴露出介电层402。在图18C中，在基板400的两边(或称基板400的第一表面及第二表面)皆进行各向同性蚀刻制作工艺420。各向同性蚀刻制作工艺420在基板400的第二表面上蚀刻介电层402以暴露出导电板404及通孔402a，接着通过导电板404上的通孔402a更进一步的蚀刻介电层402，并在未暴露出介电区块406的情况下，在介电层402上形成多个开口 422，且在掩模层408上也蚀刻出多个开口。顶部的介电层412也被蚀刻以暴露出蚀刻掩模层414。在图18D中，各向同性蚀刻制作工艺420持续蚀刻露出的介电材料。因此，掩模层408被蚀刻出更大的开口，也使得介电层410被蚀刻。因为介电层410的蚀刻速率大于介电层402与掩模层408的蚀刻速率，所以介电层410相较于介电层402与掩模层408会蚀刻的相当快速，初步的腔室424也因此在介电层410中形成。在顶部，当蚀刻掩模层作为蚀刻光掩模时，介电层412会被更进一步的蚀刻。在这个阶段，MEMS振膜416可能还未暴露出。在图18E中，各向同性蚀刻制作工艺420持续蚀刻露出的介电材料，使得介电层410中形成腔室424。在掩模层408下的介电层402的部分电介质402a仍存在。由此处也可以看出导电板404可以通过别种图案化制作工艺直接形成于基板400上。图19A-图19E绘示为依据本发明的另一实施例的制造MEMS装置流程的剖视图。图19A中使用的基板450，并在基板450上形成介电层结构452，介电层452具有刚性支撑层454与介电区块450嵌入于其中的内部结构。每一个介电区块450具有多个垂直壁及位于垂直壁上的两个水平覆盖层。实施例中的介电区块可不与支撑层454接触。介电材料由垂直壁及两个水平覆盖层所围绕。支撑层454上具有多个通孔454a。在介电层452上形成掩模层456,再在掩模层456上形成介电层458,掩模层456的蚀刻速率小于介电层458介电层452的蚀刻速率，并在介电层458上形成介电层460，MEMS振膜464在介电层458之上嵌入于介电层460,并且蚀刻掩模层462位于MEMS振膜464之上。在图19B中，基板450图案化为具有侧壁466及一个开口的图案。开口由侧壁466所局限，并暴露出介电层452。在图19C中，在基板450的两边(或称基板450的第一表面及第二表面)皆进行各向同性蚀刻制作工艺420。各向同性蚀刻制作工艺468在基板450的第二表面上蚀刻介电层452以暴露出支撑层454及通孔452a，接着通过支撑层454上的通孔452a更进一步的蚀刻介电层452，并在未暴露出介电区块450的情况下，在介电层452上形成多个开口 470，且在掩模层452上也蚀刻出多个开口 472。顶部的介电层460也被蚀刻以暴露出蚀刻掩模层 462。 在图19D中，各向同性蚀刻制作工艺468持续蚀刻MEMS装置中露出的介电材料。因此，掩模层456被蚀刻出更大的开口 472，也使得介电层458被蚀刻。因为介电层458的蚀刻速率大于介电层452与掩模层456的蚀刻速率,所以介电层458相比较于介电层452与掩模层456会蚀刻的相当快速，初步的腔室474也因此在介电层458中形成。在顶部，当蚀刻掩模层462作为蚀刻光掩模时，介电层460会被更进一步的蚀刻。在这个阶段，MEMS振膜416可能还未暴露出。在图19E中，各向同性蚀刻制作工艺468持续蚀刻露出的介电材料，使得介电层458中形成腔室474，且让MEMS振膜464充分的暴露出来。在掩模层456下的介电层452的部分电介质452a仍存在。介电区块450嵌入于部分电介质452a中。实施例中的支撑层454提供了力学的支撑。支撑层454的材料可以为导体或是非导体。由此处也可以看出支撑层454可以通过别种图案化制作工艺直接形成于基板450上。再者，图20A-图20H绘示为依据本发明的另一实施例的制造MEMS装置流程的剖视图。该制作工艺可以构成如图所示的结构。在图20A中使用如硅基板的基板500，并在基板500上形成介电层502，接着在介电层502上形成一层掩模层504。在图20B中，掩模层504及介电层502皆以光刻制作工艺及蚀刻制作工艺图案化，用以在掩模层504上形成开口 506并使介电层502将基板500暴露出。光刻制作工艺包括形成一层光致抗蚀剂层，并成长该光致抗蚀剂层以作为蚀刻光掩模。接着进行非各向同性蚀刻制作工艺，蚀刻掩模层504及介电层502并形成开口 506。在图20C中，在基板500及介电层502上形成另一个掩模层，其中开口 506的侧壁也被掩模层508所覆盖。在图20D中进行非各向同性蚀刻制作工艺，其作为后端制作工艺蚀刻掩模层508并再次暴露出基板500。而掩模层508剩余的部分则做为开口 506侧壁的间隙壁。作为间隙壁的掩模层508与掩模层504结合为一个单一的掩模层并覆盖介电层502。在图20E中，基板500上形成一层介电层510及掩模层504与508，使介电层502中的开口 506也被介电层510所填满。此外,振膜512嵌入于介电层510之中。另一蚀刻掩模514嵌入于介电层510之中，如果从顶视图的方向观察，可以看到蚀刻掩模514围绕着振膜512。在图20F中，如前述的制作工艺，基板500可视情况自底部图案化为具有凹陷空间的基板。侧壁516所局限的凹陷空间与振膜区域相对应。基板500也被图案化为具有通孔518的基板，并用以在间隙壁508其间的区域暴露出介电层502。在本实施例中，以光刻制作工艺及非各向同性蚀刻制作工艺图案化基板500。在图20G中，在基板500两面的介电材料上进行各向同性蚀刻制作工艺，例如湿式蚀刻制作工艺，以蚀刻MEMS装置中的介电材料。在起始阶段，部分的介电层510被蚀刻并暴露出蚀刻掩模层514。在蚀刻制作工艺中，以蚀刻掩模层514作为介电层502上的光掩模。自基板500的底部开始，将开口 516填满而暴露出的部分介电层510会第一个被蚀刻，此时因为介电层502被掩模层504及间隙壁508所覆盖，所以不会受到蚀刻。因此在起始阶段，介电层510中形成了对应于开口 516的初步的开口 522。原先介电层502中的开口 516又再次出现。各向同性蚀刻制作工艺持续进行，初步的开口 522扩展为腔室524，并且暴露及释出阵动膜512以感测空气压力。振膜512的边界周围仍由介电层510所支撑。腔室524通过间隙壁508所局限的开口与通孔518连接至环境中。在本实施例中，开口已经通过非各向同性蚀刻制作工艺形成于介电层502之上。 开口 506的侧壁不为倾斜状。掩模层覆盖介电层502暴露出的表面，使得下个步骤中的各向同性蚀刻只会对介电层510的介电材料进行蚀刻。不同的制作工艺也会导致开口 506有不同的结构配置。然而，增加MEMS装置电容值的效果仍然存在。本发明提出一种MEMS装置，其电容值可以在不改变间隙距离d的情况下增加。而电容值的增加是通过提高MEMS电容的平均介电系数达成。此外，可以通过部分电介质缩短有效间隙距离，使得侧壁上的表面电流泄漏也得以降低。实施例中提出了数种不同的制作工艺以得到上述结构，其中因为各实施例中需要对不同的介电层给予适当的蚀刻速率，所以只有各向同性蚀刻制作工艺必须为相同的。又就MEMS振膜106的结构而言，以上实施例绘示的结构是仅以一层结构为示意代表。就实际的振膜106结构，其可以有其它任何适当的结构。一般在制造振膜106时，由于不同材料以及不同制作工艺温度，其在振膜106上例如会有张力不均匀的问题。因此，振膜106也例如会采用具又皱折结构(corrugated structure)的振膜。图21绘示为依据本发明的一实施例的MEMS装置结构的剖面结构。参阅图21，其结构以图4的结构相同，但是振膜106的结构可以有不同的变化，例如是皱折结构。皱折结构的振膜106例如是由导电层106a、106c以及介电层106b所构成,其中介电层106b夹置于导电层106a、106c其间。如何制造出皱折结构的振膜106的方法是一般熟知技术者所知晓，不予详细描述。本案的振膜106可以采用任何相容的各种结构，不局限于所举的实施例。图22绘示为依据本发明的一实施例的MEMS装置结构的剖面结构。参阅图22，就介电结构层700的其改变，如图20H的结构，也可以采用相同材质的介电材料，而省去掩模层的形成。通过半导体制作工艺，介电结构层700对应基板100的通孔110也有开口 704。在通孔110的周围是部分介电层702所围绕。振膜106的结构，例如是皱折结构。振膜106与基板100之间构成腔室708。虽然结合以上实施例揭露了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。
权利要求
1.一种微机电系统装置，包括 结构基板，具有第一表面及第二表面，其中该基板在一振膜区域内中具有多个通孔； 第一介电结构层，配置于该基板的该第一表面上，其中该第一介电结构层具有对应于该些通孔的多个开口，其中该第一介电结构层暴露出该每一个通孔； 第二介电结构层，具有腔室并配置于该第一介电结构层之上，其中该腔室暴露出该第一介电结构层的该些开口及该基板的该些通孔，并经由该些开口及通孔扩展到外部空间；以及 微机电系统振膜，位于该腔室之上并嵌入于该第二介电结构层，其中该基板及该微机电系统振膜其间形成一空气间隙。
2.如权利要求I所述的微机电系统装置，其中该第一介电结构层的每一个开口具有一倾斜的侧壁，使该每一个开口具有一靠近该基板的第一孔径及一靠近该第二介电结构层的第二孔径，且该第一孔径大于该第二孔径。
3.如权利要求I所述的微机电系统装置，其中该第二介电结构层的腔室暴露出微机电系统振月吴。
4.如权利要求I所述的微机电系统装置，其中该第一介电结构层全为一介电层。
5.如权利要求I所述的微机电系统装置，其中该第一介电结构层也包括一导电结构，配置于第一介电结构层中，并且围绕该基板上的每一个通孔。
6.如权利要求5所述的微机电系统装置，其中该导电结构包括至少两个接触于基板上的垂直壁，以及至少一位于垂直壁顶端的水平覆盖层。
7.如权利要求5所述的微机电系统装置，其中该导电结构为一柱状环，并且在不接触该基板的情况下嵌入于该第一介电结构层。
8.如权利要求5所述的微机电系统装置，其中该导电结构包括至少两个垂直壁，一位于该垂直壁顶端的第一水平层，以及一位于该垂直壁底端的第二水平层。
9.如权利要求I所述的微机电系统装置，还包括一蚀刻掩模层，位于该第一介电结构的表面，其中该蚀刻掩模层的蚀刻速率低于该第一介电结构层以及该第二介电结构层的介电部分的蚀刻速率。
10.如权利要求9所述的微机电系统装置，其中该蚀刻掩模层完全包覆并环绕第一介电结构层的每一个开口。
11.如权利要求9所述的微机电系统装置，其中该蚀刻掩模层只配置在该振膜的周边区域，不围绕该第一介电结构层的开口。
12.如权利要求9所述的微机电系统装置,其中该蚀刻掩模层的一部分仍然在该第一介电结构层上，并且围绕该第一介电结构层的每一个开口。
13.如权利要求9所述的微机电系统装置,其中该第一介电结构层也包括一导电结构，位于该介电结构层之中并且围绕该基板上的通孔。
14.如权利要求13所述的微机电系统装置，其中该导电结构包括至少两个接触于该基板上的垂直壁以及至少一位于该垂直壁顶端的水平覆盖层。
15.如权利要求13所述的微机电系统装置，其中该导电结构为一柱状圆环，并且在不接触该机版的情况下嵌入于该第一介电结构层之中。
16.如权利要求13所述的微机电系统装置，其中该导电结构包括至少两个垂直壁，一位于该些垂直壁顶端的第一水平层，以及一位于该些垂直壁底端的第二水平层。
17.如权利要求I所述的微机电系统装置，其中该第一介电结构层配置于该基板之上，并与该基板直接接触。
18.如权利要求I所述的微机电系统装置，其中该微机电系统振膜是包括含皱折结构的振膜。
19.一种微机电系统装置,包括 基板，在一振膜区域内具有一振膜开口 ； 支撑层，配置于该基板之上，用以覆盖该振膜开口，其中在该振膜区域内的该支撑层具有多个通孔，使该支撑层的通孔连接于该振膜开口 ； 第一介电结构层，配置于该支撑层之上，其中该第一介电结构层具有对应于该些通孔的多个开口，其中该第一介电结构层仍然暴露出该每一个通孔； 第二介电结构层，具有一腔室并配置于该第一介电结构层之上，其中该腔室暴露出该第一介电结构层的该些开口 ；以及 微机电系统振膜，位于该腔室之上并嵌入于该第二介电结构层，其中该支撑层及该微机电系统振膜其间形成一空气间隙。
20.如权利要求19所述的微机电系统装置，其中该第一介电结构层的每一个开口具有一倾斜的侧壁，使该每一个开口具有靠近该基板的一第一孔径及靠近该第二介电结构层的一第二孔径，且该第一孔径大于该第二孔径。
21.如权利要求19所述的微机电系统装置，其中该第二介电结构层的该腔室暴露出该微机电系统振膜。
22.如权利要求19所述的微机电系统振膜,其中该第一介电结构层全为一介电层。
23.如权利要求19所述的微机电系统装置,其中该第一介电结构层也包括一导电结构，配置于第一介电结构层中，并且围绕该基板上的每一个通孔。
24.如权利要求23所述的微机电系统装置，其中该导电结构包括两个接触于支撑层上的一垂直壁，以及位于该垂直壁顶端的一水平覆盖层。
25.如权利要求23所述的微机电系统装置，其中该导电结构为一柱状环，并且在不接触该支称层的情况下嵌入于该第一介电结构层。
26.如权利要求23所述的微机电系统装置,其中该导电结构包括两个垂直壁,一位于该垂直壁顶端的第一水平层，以及一位于该垂直壁底端的第二水平层。
27.如权利要求19所述的微机电系统装置,还包括一蚀刻掩模层,位于该第一介电结构层的表面，其中该蚀刻掩模层的蚀刻速率低于该第一介电结构层与该第二介电结构层的介电部分的蚀刻速率。
28.如权利要求27所述的微机电系统装置，其中该蚀刻掩模层完全包覆并环绕第一介电结构层的每一个开口。
29.如权利要求27所述的微机电系统装置，其中该蚀刻掩模层只配置在该振膜的周边区域，不围绕该第一介电结构层的开口。
30.如权利要求29所述的微机电系统装置,其中该蚀刻掩模层的一部分仍然在该第一介电结构层上，并且围绕该第一介电结构层的每一个开口。
31.如权利要求19所述的微机电系统装置，其中该支称层为一导电支撑层。
32.如权利要求19所述的微机电系统装置，其中该支撑层为一刚性层，并且具有足够低的蚀刻速率，以抵御该微机电系统装置中电介质的蚀刻。
33.如权利要求19所述的微机电系统装置，其中该微机电系统振膜是包括含皱折结构的振膜。
34.一种制造微机电系统装置的方法，包括 提供一基板，该基板具有一第一表面以及一第二表面； 在该基板的第一表面上形成一第一介电层，该第一介电层具有一第一介电蚀刻速率；在该第一介电层上形成一介电掩模层，该介电掩模层具有一第二介电蚀刻速率，其中该第二介电蚀刻速率小于该第一介电蚀刻速率； 在该介电掩模层上形成一第二介电层，该第二介电层具有一第三介电蚀刻速率，其中该第一介电蚀刻速率小于该第三介电蚀刻速率； 在第二介电层上形成一顶部介电结构层，其中该介电结构层包括一微机电系统振膜；图案化该基板的第二表面，使该基板在振膜区域内具有多个通孔，其中该些通孔暴露出该第一介电层；以及 在该基板的第二表面及该顶部介电结构层上进行一各向同性蚀刻制作工艺，其中该基板的通孔使该各向同性蚀刻制作工艺由该第一介电层开始蚀刻； 其中该各向同性蚀刻制作工艺持续蚀刻该第一介电层、该介电掩模层、该第二介电层以及该顶部介电结构层的介电材料，以暴露出该微机电系统振膜； 其中该第一介电层在该第一介电蚀刻速率、该第二介电蚀刻速率以及该第三介电蚀刻速率下蚀刻形成对应于该些通孔的多个开口； 其中该第一介电结构层仍暴露出该每一个通孔，并且该第二介电层被蚀刻以形成一腔室，该腔室暴露出该第一介电结构层的开口以及该基板的通孔以扩展至一外部空间。
35.如权利要求34所述的制造微机电系统装置的方法，其中进行该各向同性蚀刻制作工艺的步骤导致该第一介电结构层的每一个开口具有一倾斜的侧壁，使该每一个开口具有一靠近该基板的第一孔径及一靠近该第二介电结构层的第二孔径，且该第一孔径大于该第二孔径。
36.如权利要求34所述的制造微机电系统装置的方法，其中该第二介电结构层的腔室暴露出该微机电系统振膜。
37.如权利要求34所述的制造微机电系统装置的方法,其中该第一介电结构层全为一介电层。
38.如权利要求34所述的制造微机电系统装置的方法，其中该第一介电结构层也包括一导电结构，配置于第一介电结构层中，并且围绕该基板上的每一个通孔。
39.如权利要求38所述的制造微机电系统装置的方法，其中该导电结构包括两个接触于基板上的垂直壁，以及一位于垂直壁顶端的水平覆盖层。
40.如权利要求38所述的制造微机电系统装置的方法，其中该导电结构为一柱状环，并且在不接触该基板的情况下嵌入于该第一介电结构层。
41.如权利要求38所述的制造微机电系统装置的方法，其中该导电结构包括两个垂直壁，一位于该垂直壁顶端的第一水平层，以及一位于该垂直壁底端的第二水平层。
42.如权利要求38所述的制造微机电系统装置的方法，其中进行该各向同性蚀刻制作工艺的步骤持续进行直到该振膜区域内的介电掩模层被移除。
43.一种制造微机电系统装置的方法，包括 提供一基板，该基板具有一第一表面以及一第二表面； 在该基板的第一表面上形成一第一介电层，该第一介电层具有一第一介电蚀刻速率； 在该第一介电层上形成一图案化掩模层，该图案化掩模层具有一第二介电蚀刻速率，其中该第二介电蚀刻速率小于该第一介电蚀刻速率； 在该图案化掩模层上形成一第二介电层，该第二介电层具有一第三介电蚀刻速率，其中该第一介电蚀刻速率小于该第三介电蚀刻速率； 在该第二介电层上形成一顶部介电结构层，其中该顶部介电结构层包括一微机电系统振膜； 图案化该基板的第二表面，使该基板在振膜区域内具有多个通孔，其中该些通孔暴露出该第一介电层；以及 在该基板的第二表面及该顶部介电结构层上进行一各向同性蚀刻制作工艺，其中该基板的通孔使该各向同性蚀刻制作工艺由该第一介电层开始蚀刻； 其中，当该图案化掩模层做为一蚀刻光掩模时，该各向同性蚀刻制作工艺持续蚀刻该第一介电层、该第二介电层以及该顶部介电结构层的介电材料，以暴露出该微机电系统振膜； 其中该第一介电层在该第一介电蚀刻速率、该第二介电蚀刻速率以及该第三介电蚀刻速率下蚀刻形成对应于该些通孔的多个开口； 其中该第一介电结构层仍暴露出该每一个通孔，并且该第二介电层被蚀刻以形成一腔室，该腔室暴露出该第一介电结构层的开口以及该基板的通孔以扩展至一外部空间。
44.如权利要求43所述的制造微机电系统装置的方法，其中进行该各向同性蚀刻制作工艺的步骤导致该第一介电结构层的每一个开口具有一倾斜的侧壁，使该每一个开口具有一靠近该基板的第一孔径及一靠近该第二介电结构层的第二孔径，且该第一孔径大于该第二孔径。
45.如权利要求43所述的制造微机电系统装置的方法，其中该第二介电结构层的腔室暴露出该微机电系统振膜。
46.如权利要求43所述的制造微机电系统装置的方法,其中该第一介电结构层全为一介电层。
47.如权利要求43所述的制造微机电系统装置的方法，其中该第一介电结构层也包括一导电结构，配置于第一介电结构层中，并且围绕该基板上的每一个通孔。
48.如权利要求47所述的制造微机电系统装置的方法，其中该导电结构包括两个接触于基板上的垂直壁，以及一位于垂直壁顶端的水平覆盖层。
49.如权利要求47所述的制造微机电系统装置的方法，其中该导电结构为一柱状环，并且在不接触该基板的情况下嵌入于该第一介电结构层。
50.如权利要求47所述的制造微机电系统装置的方法，其中该导电结构包括两个垂直壁，一位于该垂直壁顶端的第一水平层，以及一位于该垂直壁底端的第二水平层。
51.一种制造微机电系统装置的方法，包括 提供一基板，该基板具有一第一表面以及一第二表面；在该基板的第一表面上形成一第一介电层，该第一介电层具有一第一介电蚀刻速率；在该第一介电层上形成一第二介电层，该第二介电层具有一第二介电蚀刻速率，其中该第一介电蚀刻速率小于该第二介电蚀刻速率； 在该第二介电层上形成一层顶部介电结构层，其中该介电结构层包括一微机电系统振膜。
图案化该基板的第二表面，使该基板在振膜区域内具有多个通孔，其中该些通孔暴露出该第一介电层；以及 在该基板的第二表面及该顶部介电结构层上进行一各向同性蚀刻制作工艺，其中该基板的通孔使该各向同性蚀刻制作工艺由该第一介电层开始蚀刻； 其中该各向同性蚀刻制作工艺持续蚀刻该第一介电层、该第二介电层以及该顶部介电结构层的介电材料，以暴露出该微机电系统振膜； 其中该第一介电层在该第一介电蚀刻速率以及该第二介电蚀刻速率下蚀刻形成对应于该些通孔的多个开口； 其中该第一介电结构层仍暴露出该每一个通孔，并且该第二介电层被蚀刻以形成一腔室，该腔室暴露出该第一介电结构层的开口以及该基板的通孔以扩展至一外部空间。
52.如权利要求51所述的制造微机电系统装置的方法，其中，在进行该各向同性蚀刻制作工艺步骤的中间阶段暴露出了该第二介电层，该各向同性蚀刻制作工艺蚀刻该第二介电层的速率大于蚀刻该第一介电层的速率，以暴露出该微机电系统振膜。
53.一种制造微机电系统装置的方法，包括 提供一基板，该基板具有一第一表面以及一第二表面； 在该基板的第一表面上形成一第一介电层，该第一介电层具有一第一介电蚀刻速率，其中在振膜区域内，一具有多个开口的导电板嵌入于该第一介电层之中； 在该第一介电层上形成一掩模层，该掩模层具有一第二介电蚀刻速率，其中该第二介电蚀刻速率小于该第一介电蚀刻速率； 在该介电掩模层上形成一第二介电层，该第二介电层具有一第三介电蚀刻速率，其中该第一介电蚀刻速率小于该第三介电蚀刻速率； 在该第二介电层上形成一顶部介电结构层，其中该介电结构层包括一微机电系统振膜。
图案化该基板的第二表面，使该基板在振膜区域内具有多个通孔，其中该些通孔暴露出该第一介电层并且被该导电板所围绕；以及 在该基板的第二表面及该顶部介电结构层上进行一各向同性蚀刻制作工艺，其中该基板的通孔使该各向同性蚀刻制作工艺由该第一介电层开始蚀刻； 其中该各向同性蚀刻制作工艺持续蚀刻该第一介电层、该介电掩模层、该第二介电层以及该顶部介电结构层的介电材料，以暴露出该微机电系统振膜； 其中该第一介电层在该第一介电蚀刻速率、该第二介电蚀刻速率以及该第三介电蚀刻速率下蚀刻形成对应于该些通孔的多个开口； 其中该第一介电结构层仍暴露出该每一个通孔，并且该第二介电层被蚀刻以形成一腔室，该腔室暴露出该第一介电结构层的开口以及该基板的通孔以扩展至一外部空间。
54.如权利要求53所述的制造微机电系统装置的方法，其中进行该各向同性蚀刻制作工艺的步骤持续进行直到该振膜区域内的介电掩模层被移除。
55.—种制造微机电系统装置的方法,包括 提供一基板，该基板具有一第一表面以及一第二表面； 在该基板上形成一图案化导电层，其中该图案化导电层在一振膜区域内具有多个通孔； 在该图案化导电层及该基板的第一表面上形成一第一介电层，其中介电区块嵌入于该图案化导电层上的该第一介电层，并且围绕该基板上的通孔； 在该第一介电层上形成一掩模层，该掩模层具有第二蚀刻速率，其中该第二蚀刻速率小于该第一蚀刻速率； 在该介电掩模层上形成一第二介电层，该第二介电层具有一第三介电蚀刻速率，其中该第一介电蚀刻速率小于该第三介电蚀刻速率； 在该第二介电层上形成一顶部介电结构层，其中该介电结构层包括一微机电系统装置振膜。
图案化该基板的第二表面，使该基板具有一对应于该振膜的开口，使该些通孔暴露出该导电层；以及 在该基板的第二表面及该顶部介电结构层上进行一各向同性蚀刻制作工艺，其中该图案化导电层的通孔使该各向同性蚀刻制作工艺由该第一介电层开始蚀刻； 其中该各向同性蚀刻制作工艺持续蚀刻该第一介电层、该掩模层、该第二介电层以及该顶部介电结构层，以暴露出该微机电系统振膜； 其中该第一介电层在该第一介电蚀刻速率、该第二介电蚀刻速率以及该第三介电蚀刻速率下蚀刻形成对应于该些通孔的多个开口； 其中该第一介电结构层仍暴露出该每一个通孔，并且该第二介电层被蚀刻以形成一腔室，该腔室暴露出该第一介电结构层的开口以及该基板的通孔以扩展至一外部空间。
56.—种制造微机电系统装置的方法,包括 提供一基板，该基板具有一第一表面以及一第二表面； 在该基板上形成一支撑层，其中该支撑层在一振膜区域内具有多个通孔； 在该支撑层上形成一图案化导电层，其中该图案化导电层具有对应于该些通孔的多个开口 ； 在该图案化导电层及该基板的第一表面上形成一第一介电层，该第一介电层具有一第一介电蚀刻速率，其中多个介电区块嵌入于该第一介电层，围绕该基板上的通孔； 在该第一介电层上形成一掩模层，该掩模层具有一第二介电蚀刻速率，其中该第二介电蚀刻速率小于该第一介电蚀刻速率； 在该介电掩模层上形成一第二介电层，该第二介电层具有一第三介电蚀刻速率，其中该第一介电蚀刻速率低于该第三介电蚀刻速率； 在该第二介电层上形成一顶部介电结构层，其中该介电结构层包括一微机电系统振膜； 图案化该基板的第二表面，使该基板具有一对应于该振膜的开口，并暴露出具有该些通孔的该支撑层；以及 在该基板的第二表面及该顶部介电结构层上进行一各向同性蚀刻制作工艺，其中该图案化导电层的通孔使该各向同性蚀刻制作工艺由该第一介电层开始蚀刻； 其中该各向同性蚀刻制作工艺持续蚀刻该第一介电层、该掩模层、该第二介电层以及该顶部介电结构层的介电材料，以暴露出该微机电系统振膜； 其中该第一介电层在该第一介电蚀刻速率、该第二介电蚀刻速率以及该第三介电蚀刻速率下蚀刻形成对应于该些通孔的多个开口； 其中该第一介电结构层仍暴露出该每一个通孔，并且该第二介电层被蚀刻以形成一腔室，该腔室暴露出该第一介电结构层的开口以及该基板的通孔以扩展至一外部空间。
57.一种制造微机电系统装置的方法，包括 提供一基板，该基板具有一第一表面以及一第二表面； 在该基板的一第一表面上形成一第一介电结构层； 图案化该介电层，使该介电层具有多个开口 ； 在该介电层上形成一掩模层以完全覆盖该介电层所暴露出的表面； 在该基板及该第一介电结构层上形成一第二介电结构层，其中一振膜及一位于该振膜周边之上的蚀刻掩模嵌入于该第二介电结构层； 图案化该基板的第二表面以形成多个通孔，其中该些通孔对应于该第一介电结构层的开口 ；以及 进行一各向同性蚀刻制作工艺以蚀刻该第二介电结构层的介电材料直到该振膜被释出。
58.—种微机电系统装置,包括 结构基板，具有第一表面及第二表面，其中该基板在一振膜区域内中具有多个通孔；介电结构层，配置于该基板的该第一表面上，其中该介电结构层具有一腔室，以及在该腔室底部的一部分介电层，该部分介电层具有多个开口对应于该些通孔，该些开口暴露出该些通孔；以及 微机电系统振膜，位于该腔室之上并嵌入于该介电结构层，其中该基板及该微机电系统振膜其间形成一空气间隙。
59.一种制造微机电系统装置的方法，包括 提供一基板，该基板具有第一表面以及第二表面； 在该基板第一表面上形成一支撑层，其中该支撑层在一振膜区域内具有多个通孔； 在该支撑层上形成一图案化导电层，其中该图案化导电层具有对应于该些通孔的多个第一开口 ； 在该图案化导电层及该基板的该第一表面上形成一第一介电层，图案化该第一介电层，使该第一介电层具有多个开口，其中该图案化第一介电层具有对应于该些通孔的多个第二开口，而该图案化导电层仍位于该图案化介电层中； 在该第一介电层上形成一掩模层以完全覆盖该第一介电层所暴露出的表面，并围绕该支撑层的该些通孔； 在该基板及该第一介电层上形成一第二介电层，其中一振膜及位于该振膜周边之上的一蚀刻掩模嵌入于该第二介电层； 图案化该基板的该第二表面，使该基板具有一对应于该振膜的一开口，并暴露出具有该些通孔的该支撑层；以及在该基板从该第二表面及与该第二表面进行一各向同性蚀刻制作工艺以蚀刻该第二 介电层的介电材料直到该振膜被释出。
全文摘要
本发明公开一种微机电系统装置及其制造方法。微机电系统装置，包括一基板、一第一介电结构层、一第二介电结构层以及一微机电系统振膜。基板在振膜区域中具有多个通孔及在第二表面上可视需求选择的凹陷空间。第一介电结构层配置于基板的第一表面上，其中第一介电结构层具有对应于通孔的多个开口，其中第一介电结构层仍暴露出每一个通孔。具有一腔室的第二介电结构层配置于第一介电结构层上，其中腔室暴露出了第一介电结构层的开口及基板的通孔并连接至凹陷空间。微机电系统振膜嵌入于第二介电结构层中的腔室之上，其中基板与微机电系统振膜其间形成一个空气间隙。
文档编号H04R19/04GK102963856SQ20121006567
公开日2013年3月13日 申请日期2012年3月13日 优先权日2011年9月1日
发明者谢聪敏, 李建兴, 刘志成 申请人:鑫创科技股份有限公司