专利名称：一种多模基站及其实现方法
技术领域：
本发明涉及通信技术领域，尤其涉及一种多模基站及其实现方法。
背景技术：
多模基站是指能同时支持多种无 线制式的基站，常见的能同时支持全球移动通信系统(Global System ofMobile communication, GSM)制式和通用移动通信系统(Universal Mobile Telecommunications System,UMTS)制式的基站称为 GU 双模基站，能同时支持GSM制式和长期演进(Long Term Evolution，LTE)制式的基站称为GL双模基站，以及能同时支持UMTS制式和LTE制式的基站称为UL双模基站。实际应用中，通常在一个基带单元(Base Band Unit，BBU)上叠加不同制式的主控板来形成多模基站。以图I所示的一种GU双模宏基站为例，在单个BBU上可以叠加GSM制式的单板和UMTS制式的单板，其中，GSM制式的单板和UMTS制式的单板分别通过公共通用无线接口(Common Public Radiointerface,CPRI)与共模的射频模块连接,从而形成⑶双
模基站。实践中发现，由于单个BBU所支持的槽位有限，因此单个BBU支持的制式有限，一般地单个BBU只能支持2个单板，从而使得多模基站支持的制式就比较少。
发明内容
本发明实施例提供了一种多模基站及其实现方法，可以使多模基站支持更多的制式。本发明实施例一方面提供的一种多模基站的实现方法，其中，所述多模基站至少集成有第一基带单元BBUO和第二基站单元BBUl，其中，所述BBU0、BBU1内各叠加有至少一种制式的单板；所述BBUO内的单板、BBUl内的单板分别通过公共通用无线接口与共模的射频模块连接，所述方法包括所述BBUl内的单板利用所述BBUO的单板输出的同步以太网时钟，实现所述BBUl内的单板的系统时钟和所述BBUO内的单板的系统时钟的频率同步；所述BBUl内的单板利用所述BBUO的单板输出的IEEE1588时钟，实现所述BBUl内的单板的系统时钟和所述BBUO内的单板的系统时钟的时间同步。本发明实施例另一方面提供的一种多模基站，所述多模基站至少集成有第一基带单元BBUO和第二基站单元BBU1，其中，所述BBUO、BBUl内各叠加有至少一种制式的单板；所述BBUO内的单板、BBUl内的单板分别通过公共通用无线接口与共模的射频模块连接，其中所述BBUO内的单板，用于输出同步以太网时钟和IEEE1588时钟给所述BBUl内的单板；所述BBUl内的单板，用于利用所述BBUO的单板输出的同步以太网时钟，实现所述BBUl内的单板的系统时钟和所述BBUO内的单板的系统时钟的频率同步；以及利用所述BBUO的单板输出的IEEE1588时钟，实现所述BBUl内的单板的系统时钟和所述BBUO内的单板的系统时钟的时间同步。本发明实施例中，多模基站至少集成有第一基带单元BBUO和第二基站单元BBUl，由于BBUO内的单板、BBUl内的单板分别通过CPRI与共模的射频模块连接，因此BBUl内的单板可以利用BBUO的单板输出的同步以太网时钟，实现BBUl内的单板的系统时钟和BBUO内的单板的系统时钟的频率同步，以及BBUl内的单板可以利用BBUO的单板输出的IEEE1588时钟，实现BBUI内的单板的系统时钟和BBUO内的单板的系统时钟的时间同步，从而实现了 BBUO内的单板的系统时钟和BBUl内的单板的系统时钟保持严格的同步，使得多模基站可以支持更多的制式。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图I是现有的一种⑶双|旲宏基站的结构不意图；图2是本发明第一实施例提供的多模基站的实现方法的流程示意图；图3是本发明第一实施例提供的GUL三模宏基站的结构示意图；图4是本发明第一实施例提供的分布式GUL三模基站的结构示意图；图5是本发明第二实施例提供的BBUO内的单板和BBUl内的单板互联的结构示意图。
具体实施例方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。本发明实施例提供了一种多模基站及其实现方法，可以使多模基站支持更多的制式。本发明实施例提供的多模基站可以支持GSM制式、UMTS制式、码分多址(Code Di Vi s ionMultiple Access, CDMA)制式、全球微波互联接入(Worldwide Interoperability forMicrowave Access, WIMAX)制式、LTE制式等各种制式的组合。例如，GSM制式、UMTS制式、LTE制式这三种制式可以组合成⑶L三模基站；CDMA制式、WIMAX制式、LTE制式这三种制式可以组合成CWL三模基站等。本发明实施例不仅适用于多模宏基站，也适用于分布式多模基站。以下对本发明实施例进行详细说明。请参阅图2，图2是本发明第一实施例提供的多模基站的实现方法的流程示意图。在图2所示的多模基站的实现方法中，该多模基站至少集成有第一基带单元BBUO和第二基站单元BBUl，其中，BBUO、BBUl内各叠加有至少一种制式的单板；BBUO内的单板、BBUl内的单板分别通过CPRI与共模的射频模块(例如是900MHz频段的射频模块)连接。如图2所示，该多模基站的实现方法可以包括以下步骤。
201、BBUI内的单板利用BBUO的单板输出的同步以太网时钟，实现BBUl内的单板的系统时钟和BBUO内的单板的系统时钟的频率同步。202、BBUl内的单板利用BBUO的单板输出的IEEE1588时钟，实现BBUl内的单板的系统时钟和BBUO内的单板的系统时钟的时间同步。其中，本发明实施例对上述步骤201和步骤202的先后顺序不作限定。本发明实施例中，BBUO内的单板的制式和BBUl内的单板的制式可以完全不相同，从而使得多模基站可以实现更多的不同制式。例如，BBUO内的单板的制式可以包括GSM制式和UMTS制式，而BBUl内的单板的制式可以包括LTE制式，从而组合成如图3所示的⑶L三模宏基站，或者组合成如图4所示的分布式GUL三模基站。又例如，BBUO内的单板的制式可以包括CDMA制式、WIMAX制式，而BBUl内的单板的制式可以包括LTE制式，从而组合成CWL三模基站；再例如，BBUO内的单板的制式可以包括GSM制式和UMTS制式，而BBUl内的单板的制式可以包括CDMA制式和WIMAX制式，从而组合成GUCW四模基站。
当然，本发明实施例中，BBUO内的单板的制式和BBUl内的单板的制式也可以有存在部分相同，从而使得多模基站具备部分制式的备份。例如，BBUO内的单板的制式可以包括GSM制式和UMTS制式，而BBUl内的单板的制式可以包括LTE制式和UMTS制式，从而组合成⑶L三模基站；此时，BBUO内的单板包括的UMTS制式可以作为主用制式，而BBUO内的单板包括的UMTS制式可以作为备用制式。正常情况下，可以由BBUO内的单板包括的UMTS制式对外提供服务，当BBUO内的单板包括的UMTS制式发生故障时，可以启动BBUl内的单板包括的UMTS制式作为主用制式对外提供服务。作为一种可选的实施方式，在图2所示的多模基站的实现方法中，还可以包括以下步骤I)、BBUO内的单板的分频鉴相器接收外部时钟源输入的时钟参考信号，并将该时钟参考信号输入BBUO内的单板的恒温晶体振荡器(Oven Controlled CrystalOscillator, OCXO)。2)、BBUO内的单板的0CX0输出第一时钟给BBUO内的单板的压控振荡器(Voltage-controlled Crystal Oscillator, VCXO) ;BBU0 内的单板的 VCXO 输出第二时钟给BBUO内的单板的分频锁相器，其中，第二时钟的精度高于第一时钟。一般地，BBUO内的单板的0CX0输出第一时钟可以为IOMHz或13MHz，而BBUO内的单板的VCXO输出第二时钟可以是为122. 88MHz。3)、BBUO内的单板的分频锁相器输出BBUO的系统时钟和相位信息。4),BBUO内的单板的0CX0输出第一时钟给BBUO内的单板的同步以太网时钟锁相环，该同步以太网时钟锁相环输出同步以太网时钟并经过BBUO内的单板的接口芯片传输给BBUl内的单板。一般地，同步以太网时钟锁相环输出的同步以太网时钟为25MHz。5),BBUO内的单板的1588时钟锁相环对BBUO的相位信息进行锁相处理后输出给BBUO内的单板的IEEE1588边界时钟(BC);IEEE1588BC输出IEEE1588时钟报文并经过BBUO内的单板的接口芯片传输给BBUl内的单板。相应地，上述步骤201中，BBUl内的单板利用BBUO的单板输出的同步以太网时钟，实现BBUl内的单板的系统时钟和BBUO内的单板的系统时钟的频率同步，具体可以包括以下步骤I)、BBUl内的单板的接口芯片接收BBUO内的单板的接口芯片传输过来的同步以太网时钟，并将该同步以太网时钟输出给BBUl内的单板的VCXO^BBUl内的单板的VCXO输出第二时钟给BBUl内的单板的分频锁相器。2),BBUl内的单板的分频锁相器输出BBUl的系统时钟和相位信息，从而实现BBUl的系统时钟与BBUO的系统时钟的频率同步。相应地，上述步骤201中，BBUl内的单板利用BBUO的单板输出的IEEE1588时钟，实现BBUl内的单板的系统时钟和BBUO内的单板的系统时钟的时间同步，具体可以包括以下步骤I)、BBUl内的单板的接口芯片接收BBUO内的单板的接口芯片传输过来的IEEE1588时钟报文，并将该IEEE1588时钟报文输出给BBUl内的单板的IEEE1588边界时 钟。2)、IEEE1588边界时钟输出时钟信息给BBUl内的单板的中央处理单元(CentralProcessing Unit, CPU),由CPU输出时间调整值至BBUl内的单板的1588时钟锁相环。3),BBUl内的单板的1588时钟锁相环输出BBUl的时钟相位信息给BBUl内的单板的分频锁相器，由BBUl内的单板的分频锁相器对BBUl的相位进行锁定，从而实现BBUl的系统时钟与BBUO的系统时钟的时间同步。本发明实施例中，多模基站的BBUO内的单板和BBUl内的单板分别通过CPRI与共模的射频模块连接，因此不同制式的CPRI链路会汇聚在一起，如图3中共模的射频模块(GD有两根CPRI线缆分别连接到不同的制式，因此必须保证两种制式的系统时钟严格的同步。而在本发明实施例中，BBUl内的单板可以利用BBUO的单板输出的同步以太网时钟，实现BBUl内的单板的系统时钟和BBUO内的单板的系统时钟的频率同步，以及BBUl内的单板可以利用BBUO的单板输出的IEEE1588时钟，实现BBUl内的单板的系统时钟和BBUO内的单板的系统时钟的时间同步，从而实现了 BBUO内的单板的系统时钟和BBUl内的单板的系统时钟保持严格的同步，使得多模基站可以支持更多的制式。本发明第二实施例提供了一种多模基站，该多模基站的结构示意图可以和图3或图4所示的多模基站相类似。其中，本发明第二实施例提供的多模基站至少集成有第一基带单元BBUO和第二基站单元BBU1，其中，BBU0、BBU1内各叠加有至少一种制式的单板；BBU0内的单板、BBUl内的单板分别通过CPRI与共模的射频模块(例如是900MHz频段的射频模块)连接，其中BBUO内的单板，用于输出同步以太网时钟和IEEE1588时钟给BBUl内的单板；BBUl内的单板，用于利用BBUO的单板输出的同步以太网时钟，实现BBUl内的单板的系统时钟和BBUO内的单板的系统时钟的频率同步；以及利用BBUO的单板输出的IEEE1588时钟，实现BBUl内的单板的系统时钟和BBUO内的单板的系统时钟的时间同步。请一并参阅图5，图5是本发明第二实施例提供的BBUO内的单板和BBUl内的单板互联的结构示意图。如图5所示，BBUO内的单板至少包括分频鉴相器-601、恒温晶体振荡器(OCXO) -602、压控振荡器(VCXO) -603、分频锁相器-604、同步以太网时钟锁相环-605、1588时钟锁相环-606、EEE1588边界时钟-607以及接口芯片-608，其中BBUO内的单板的分频鉴相器-601，用于接收外部时钟源输入的时钟参考信号，并将该时钟参考信号输入BBUO内的单板的恒温晶体振荡器(OCXO)-602 ；BBUO内的单板的恒温晶体振荡器-602，用于接收BBUO内的单板的分频鉴相器-601输入的时钟参考信号，并输出第一时钟给BBUO内的单板的压控振荡器-603 ；BBUO内的单板的压控振荡器-603，用于接收BBUO内的单板的恒温晶体振荡器-602输出的第一时钟(如10MHz/13MHz)，并输出第二时钟(如122. 88MHz)给BBUO内的单板的分频锁相器-604,其中,第二时钟的精度高于第一时钟；BBUO内的单板的分频锁相器-604，用于接收BBUO内的单板的压控振荡器_603输出的第二时钟，并输出BBUO的系统时钟和相位信息；BBUO内的单板的恒温晶体振荡器-602，还用于输出第一时钟给BBUO内的单板的同步以太网时钟锁相环-605 ；
BBUO内的单板的同步以太网时钟锁相环-605，用于接收BBUO内的单板的恒温晶体振荡器-602输出的第一时钟，并输出同步以太网时钟(如25MHz)给BBUO内的单板的接口芯片-608 ；BBUO内的单板的接口芯片-608，用于将BBUO内的单板的同步以太网时钟锁相环-605输出的同步以太网时钟传输给BBUl内的单板；BBUO内的单板的1588时钟锁相环-606，用于对-BBUO内的单板的分频锁相器-604输出的相位信息进行锁相处理后输出给-BBUO内的单板的IEEE1588边界时钟-607 ；BBUO内的单板的IEEE1588边界时钟_607，用于输出IEEE1588时钟报文给BBUO内的单板的接口芯片-608 ；BBUO内的单板的接口芯片-608，还用于将BBUO内的单板的IEEE1588边界时钟-607输出的IEEE1588时钟报文传输给BBUl内的单板。进一步地，如图5所示，BBUO内的单板还可以包括CPU-609和选择器_610，其中，BBUO内的单板的CPU-609，用于接收BBUO内的单板的分频鉴相器-601输入的时钟参考信号，并根据时钟算法计算出时间调整值并输入BBUO内的单板的恒温晶体振荡器-602，使得恒温晶体振荡器-602输出第一时钟给BBUO内的单板的压控振荡器-603。其中，选择器-610用于选择BBUO内的单板的恒温晶体振荡器-602输出的第一时钟给BBUO内的单板的压控振荡器-603。如图5所示，BBUl内的单板至少包括接口芯片-701、VCX0-702、分频锁相器-703，
其中BBUl内的单板的接口芯片-701，用于接收BBUO内的单板的接口芯片_608传输过来的同步以太网时钟，并将该同步以太网时钟输出给BBUl内的单板的VCX0-702 ；BBUl内的单板的VCX0-702，用于接收BBUl内的单板的接口芯片_701输出的同步以太网时钟，并输出第二时钟(如122. 88MHz)给BBUl内的单板的分频锁相器-703 ；BBUl内的单板的分频锁相器-703，用于接收BBUl内的单板的VCX0-702输出的第二时钟，并输出roui的系统时钟和相位信息，从而实现roui的系统时钟与rouo的系统时钟的频率同步。进一步地，如图5所示，BBUl内的单板还包括IEEE1588边界时钟-704、CPU-705、1588时钟锁相环-706，其中
BBUl内的单板的接口芯片-701，还用于接收BBUO内的单板的接口芯片_608传输过来的IEEE1588时钟报文，并将IEEE1588时钟报文输出给BBUl内的单板的IEEE1588边界时钟-704 ；BBUl内的单板的IEEE1588边界时钟-704，用于接收BBUl内的单板的接口芯片-701输出的IEEE1588时钟报文，并输出时钟信息给BBUl内的单板的CPU-705 ；BBUl内的单板的CPU-705，用于接收IEEE1588边界时钟-704输出的时钟信息，并输出时间调整值至BBUl内的单板的1588时钟锁相环-706 ；所述BBUl内的单板的1588时钟锁相环_706，用于接收BBUl内的单板的CPU-705输出的时间调整值，并输出BBUl的时钟相位信息给BBUl内的单板的分频锁相器-703 ；BBUl内的单板的分频锁相器-703，用于接收BBUl内的单板的1588时钟锁相环-706输出的BBUl的时钟相位信息，并对BBUl的相位进行锁定，从而实现BBUl的系统时 钟与BBUO的系统时钟的时间同步。进一步地，如图5所示，BBUl内的单板还可以包括分频鉴相器-707、恒温晶体振荡器-708和选择器-709，其中BBUl内的单板的分频鉴相器-707用于接收外部时钟源输入的时钟参考信号，并将该时钟参考信号输入BBUl内的单板的恒温晶体振荡器-708 ;其中，BBUl内的单板的分频鉴相器-707接收到的外部时钟源输入的时钟参考信号和BBUO内的单板的分频鉴相器-601接收到的外部时钟源输入的时钟参考信号相同。其中，BBUl内的单板的恒温晶体振荡器-708，用于接收BBUl内的单板的分频鉴相器-707输入的时钟参考信号，并输出第一时钟给BBUl内的单板的选择器-709。其中，BBUl内的单板的选择器-709，用于接收BBUl内的单板的恒温晶体振荡器-708输出的第一时钟，以及接收BBUl内的单板的接口芯片-701输出的同步以太网时钟之后，并选择该同步以太网时钟(如25MHz)给BBUl内的单板的分频锁相器-703。本发明实施例中，如果一个制式既是BBU间的时钟接收方又是BBU间的时钟发送方，比如⑶L三模基站中，UMTS制式接收GSM制式送过来的时钟，同时又发送给LTE制式。这种情况下，就要求作为中间制式的UMTS制式送给VCXO和其他制式使用相同的系统时钟，此时图5中的选择器就起到了这个作用。本发明实施例中，BBUO内的单板的制式和BBUl内的单板的制式可以完全不相同，从而使得多模基站可以实现更多的不同制式；或者，本发明实施例中，BBUO内的单板的制式和BBUl内的单板的制式也可以有存在部分相同，从而使得多模基站具备部分制式的备份。本发明实施例中，多模基站至少集成有第一基带单元BBUO和第二基站单元BBUl，由于BBUO内的单板、BBUl内的单板分别通过CPRI与共模的射频模块连接，因此BBUl内的单板可以利用BBUO的单板输出的同步以太网时钟，实现BBUl内的单板的系统时钟和BBUO内的单板的系统时钟的频率同步，以及BBUl内的单板可以利用BBUO的单板输出的IEEE1588时钟，实现BBUI内的单板的系统时钟和BBUO内的单板的系统时钟的时间同步，从而实现了 BBUO内的单板的系统时钟和BBUl内的单板的系统时钟保持严格的同步，使得多模基站可以支持更多的制式。本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory, ROM)或随机存取存储器(RandomAccessMemory,简称 RAM)等。 以上所揭露的仅为本发明较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。
权利要求
1.一种多模基站的实现方法，其特征在于，所述多模基站至少集成有第一基带单元BBUO和第二基站单元BBU1，其中，所述BBUO、BBUl内各叠加有至少一种制式的单板；所述BBUO内的单板、BBUl内的单板分别通过公共通用无线接口与共模的射频模块连接，所述方法包括 所述BBUl内的单板利用所述BBUO的单板输出的同步以太网时钟，实现所述BBUl内的单板的系统时钟和所述BBUO内的单板的系统时钟的频率同步； 所述BBUl内的单板利用所述BBUO的单板输出的IEEE1588时钟，实现所述BBUl内的单板的系统时钟和所述BBUO内的单板的系统时钟的时间同步。
2.根据权利要求I所述的方法，其特征在于，所述方法还包括 所述BBUO内的单板的分频鉴相器接收外部时钟源输入的时钟参考信号，并将所述时钟参考信号输入所述BBUO内的单板的恒温晶体振荡器OCXO ； 所述BBUO内的单板的OCXO输出第一时钟给所述BBUO内的单板的压控振荡器VCXO ；所述BBUO内的单板的VCXO输出第二时钟给所述BBUO内的单板的分频锁相器，其中，所述第二时钟的精度高于所述第一时钟； 所述BBUO内的单板的分频锁相器输出所述BBUO的系统时钟和相位信息； 以及，所述BBUO内的单板的OCXO输出所述第一时钟给所述BBUO内的单板的同步以太网时钟锁相环，所述同步以太网时钟锁相环输出同步以太网时钟并经过所述BBUO内的单板的接口芯片传输给所述BBUl内的单板； 以及，所述BBUO内的单板的1588时钟锁相环对所述BBUO的相位信息进行锁相处理后输出给所述BBUO内的单板的IEEE1588边界时钟；所述IEEE1588边界时钟输出IEEE1588时钟报文并经过所述BBUO内的单板的接口芯片传输给所述BBUl内的单板。
3.根据权利要求2所述的方法，其特征在于，所述BBUl内的单板利用所述BBUO的单板输出的同步以太网时钟，实现所述BBUl内的单板的系统时钟和所述BBUO内的单板的系统时钟的频率同步，包括 所述BBUl内的单板的接口芯片接收所述BBUO内的单板的接口芯片传输过来的同步以太网时钟，并将所述同步以太网时钟输出给所述BBUl内的单板的VCXO，由所述BBUl内的单板的VCXO输出所述第二时钟给所述BBUl内的单板的分频锁相器； 所述BBUl内的单板的分频锁相器输出所述BBUl的系统时钟和相位信息，从而实现所述BBUl的系统时钟与所述BBUO的系统时钟的频率同步。
4.根据权利要求3所述的方法，其特征在于，所述BBUl内的单板利用所述BBUO的单板输出的IEEE1588时钟，实现所述BBUl内的单板的系统时钟和所述BBUO内的单板的系统时钟的时间同步，包括 所述BBUl内的单板的接口芯片接收所述BBUO内的单板的接口芯片传输过来的IEEE1588时钟报文，并将所述IEEE1588时钟报文输出给所述BBUl内的单板的IEEE1588边界时钟； 所述IEEE1588边界时钟输出时钟信息给所述BBUl内的单板的中央处理单元，由所述中央处理单元输出时间调整值至所述BBUl内的单板的1588时钟锁相环； 所述BBUl内的单板的1588时钟锁相环输出所述BBUl的时钟相位信息给所述BBUl内的单板的分频锁相器，由所述BBUl内的单板的分频锁相器对所述BBUl的相位进行锁定，从而实现所述BBUl的系统时钟与所述BBUO的系统时钟的时间同步。
5.根据权利要求广3任一项所述的方法，其特征在于，所述BBUO内的单板的制式与所述BBUl内的单板的制式完全不相同或者部分相同。
6.一种多模基站，其特征在于，所述多模基站至少集成有第一基带单元BBUO和第二基站单元BBU1，其中，所述BBU0、BBU1内各叠加有至少一种制式的单板；所述BBUO内的单板、BBUl内的单板分别通过公共通用无线接口与共模的射频模块连接，其中 所述BBUO内的单板，用于输出同步以太网时钟和IEEE1588时钟给所述BBUl内的单板； 所述BBUl内的单板，用于利用所述BBUO的单板输出的同步以太网时钟，实现所述BBUl内的单板的系统时钟和所述BBUO内的单板的系统时钟的频率同步；以及利用所述BBUO的单板输出的IEEE1588时钟，实现所述BBUl内的单板的系统时钟和所述BBUO内的单板的系统时钟的时间同步。
7.根据权利要求6所述的多模基站，其特征在于，所述BBUO内的单板至少包括分频鉴相器、恒温晶体振荡器OCXO、压控振荡器VCXO、分频锁相器、同步以太网时钟锁相环、1588时钟锁相环、EEE1588边界时钟以及接口芯片，其中 所述BBUO内的单板的分频鉴相器，用于接收外部时钟源输入的时钟参考信号，并将所述时钟参考信号输入所述BBUO内的单板的恒温晶体振荡器OCXO ； 所述BBUO内的单板的0CX0，用于接收所述BBUO内的单板的分频鉴相器输入的所述时钟参考信号，并输出第一时钟给所述BBUO内的单板的压控振荡器VCXO ； 所述BBUO内的单板的VCX0，用于接收所述BBUO内的单板的OCXO输出的第一时钟，并输出第二时钟给所述BBUO内的单板的分频锁相器，其中，所述第二时钟的精度高于所述第一时钟； 所述BBUO内的单板的分频锁相器，用于接收所述BBUO内的单板的VCXO输出的第二时钟，并输出所述BBUO的系统时钟和相位信息； 所述BBUO内的单板的0CX0，还用于输出所述第一时钟给所述BBUO内的单板的同步以太网时钟锁相环； 所述BBUO内的单板的同步以太网时钟锁相环，用于接收所述BBUO内的单板的OCXO输出的所述第一时钟，并输出同步以太网时钟给所述BBUO内的单板的接口芯片； 所述BBUO内的单板的接口芯片，用于将所述BBUO内的单板的同步以太网时钟锁相环输出的同步以太网时钟传输给所述BBUl内的单板； 所述BBUO内的单板的1588时钟锁相环，用于对所述BBUO内的单板的分频锁相器输出的相位信息进行锁相处理后输出给所述BBUO内的单板的IEEE1588边界时钟； 所述BBUO内的单板的IEEE1588边界时钟，用于输出IEEE1588时钟报文给所述BBUO内的单板的接口芯片； 所述BBUO内的单板的接口芯片，还用于将所述BBUO内的单板的IEEE1588边界时钟输出的IEEE1588时钟报文传输给所述BBUl内的单板。
8.根据权利要求7所述的多模基站，其特征在于，所述BBUl内的单板至少包括接口芯片、VCX0、分频锁相器，其中 所述BBUl内的单板的接口芯片，用于接收所述BBUO内的单板的接口芯片传输过来的同步以太网时钟，并将所述同步以太网时钟输出给所述BBUl内的单板的VCXO ; 所述BBUl内的单板的VCX0，用于接收所述BBUl内的单板的接口芯片输出的所述同步以太网时钟，并输出所述第二时钟给所述BBUl内的单板的分频锁相器； 所述BBUl内的单板的分频锁相器，用于接收所述BBUl内的单板的VCXO输出的所述第二时钟,并输出所述BBUl的系统时钟和相位信息，从而实现所述BBUl的系统时钟与所述BBUO的系统时钟的频率同步。
9.根据权利要求8所述的多模基站，其特征在于，所述BBUl内的单板还包括IEEE1588边界时钟、中央处理单元、1588时钟锁相环，其中 所述BBUl内的单板的接口芯片，还用于接收所述BBUO内的单板的接口芯片传输过来的IEEE1588时钟报文，并将所述IEEE1588时钟报文输出给所述BBUl内的单板的IEEE1588边界时钟； 所述IEEE1588边界时钟，用于接收所述BBUI内的单板的接口芯片输出的所述IEEE1588时钟报文，并输出时钟信息给所述BBUl内的单板的中央处理单元； 所述中央处理单元，用于接收所述IEEE1588边界时钟输出的时钟信息，并输出时间调整值至所述BBUl内的单板的1588时钟锁相环； 所述BBUl内的单板的1588时钟锁相环，用于接收所述中央处理单元输出的时间调整值，并输出所述BBUl的时钟相位信息给所述BBUl内的单板的分频锁相器； 所述BBUl内的单板的分频锁相器，用于接收所述BBUl内的单板的1588时钟锁相环输出的所述BBUl的时钟相位信息，并对所述BBUl的相位进行锁定，从而实现所述BBUl的系统时钟与所述BBUO的系统时钟的时间同步。
10.根据权利要求6、任一项所述的多模基站，其特征在于，所述BBUO内的单板的制式与所述BBUl内的单板的制式完全不相同或者部分相同。
全文摘要
本发明涉及通信技术领域，公开了一种多模基站及其实现方法，在该方法中，多模基站至少集成有第一基带单元BBU0和第二基站单元BBU1，其中，BBU0、BBU1内各叠加有至少一种制式的单板；BBU0内的单板、BBU1内的单板分别通过CPRI与共模的射频模块连接，该方法包括BBU1内的单板利用BBU0的单板输出的同步以太网时钟，实现BBU1内的单板的系统时钟和BBU0内的单板的系统时钟的频率同步；BBU1内的单板利用BBU0内的单板输出的IEEE1588时钟，实现BBU1内的单板的系统时钟和BBU0内的单板的系统时钟的时间同步。本发明可以使多模基站支持更多的制式。
文档编号H04W88/10GK102781090SQ20121021838
公开日2012年11月14日 申请日期2012年6月28日 优先权日2012年6月28日
发明者余卫东 申请人:华为技术有限公司