Vcg差分时延的处理方法及装置制造方法
【专利摘要】本发明公开了一种VCG差分时延的处理方法及装置。该方法包括：步骤1，在各VCG成员相应的计时器上设置各VCG成员发送容器帧的差分发送时延；步骤2，通过容器帧缓冲单元缓存各VCG成员经过映射后的容器帧，并根据各VCG成员相应的计时器上设置的差分发送时延，通过延时单元通知容器帧传送单元各VCG成员的延时状态，执行步骤3；步骤3，对于处于延时状态的VCG成员，通过容器帧传送单元构造空闲容器帧并进行传送，对于处于非延时状态的VCG成员，从容器帧缓冲单元中取出相应的容器帧并进行传送，执行步骤2。借助于本发明的技术方案，能够减少或者消除虚级联组差分时延，避免宿端由于差分时延超出处理能力范围，导致解封装失败。
【专利说明】VCG差分时延的处理方法及装置
【技术领域】
[0001]本发明涉及移动通讯领域,特别是涉及一种虚级联组(Virtual ConcatenationGroup，简称为VCG)差分时延的处理方法及装置。
【背景技术】
[0002]在现有技术中,VCG由多个相邻或非相邻的较小虚容器(Virtual Container,简称为VC)复用为单个较大虚容器组成，并且这些较小的虚容器在传送过程中相互独立，而在传输的终结点处将这些较小虚容器重新组合成一个相邻带宽。对比相邻级联来说，仅要求在通道开始和终结的网元处支持虚级联功能，而对于中间历经的网元不作要求。
[0003]正因为虚容器在传送过程中相互独立，导致VCG不同虚容器到达宿端的时间会有差异，不同虚容器之间在宿端产生差分时延。为了访问相邻的净荷区，这些时延差必须补偿并且单个的VC成员需要重新排序。
[0004]同时，对于以VC-4/VC-3为成员组成的虚级联组，每个VC-3/VC-4有自己的通道开销(Path OverHead，简称为ΡΟΗ)。其中，POH字节中的Η4作为下文中定义的虚级联特定的序号和复帧指示，对于VC-12组成的虚级联组，低阶通道VC-12的POH字节Κ4的比特2用于在发送端和执行VC-12虚级联信号重组的接收端之间传送所需要的信息。VCG理论上支持的最大差分时延为512毫秒(MicroSecond,简称为MS)。同时，由于实际差分时延还取决于宿端的处理能力，不同宿端允许的差分时延也有很大差距。
[0005]因此，目前急需一种技术方案减少或者消除虚级联组差分时延。
【发明内容】
[0006]本发明提供一种VCG差分时延的处理方法及装置，以解决现有技术中虚级联组各成员的差分时延大的问题。
[0007]本发明提供一种VCG差分时延的处理方法，包括:步骤1，在各VCG成员相应的计时器上设置各VCG成员发送容器帧的差分发送时延；步骤2，通过容器帧缓冲单元缓存各VCG成员经过映射后的容器帧，并根据各VCG成员相应的计时器上设置的差分发送时延，通过延时单元通知容器帧传送单元各VCG成员的延时状态，执行步骤3 ;步骤3，对于处于延时状态的VCG成员，通过容器帧传送单元构造空闲容器帧并进行传送，对于处于非延时状态的VCG成员，从容器帧缓冲单元中取出相应的容器帧并进行传送，执行步骤2。
[0008]优选地,差分发送时延为各VCG成员到达宿端的最小延时和最大延时之差。
[0009]优选地，差分发送时延为通过组网情况估算得到的估算差分时延值。
[0010]优选地，差分发送时延为通过测试仪测试得到的精确差分时延值。
[0011]优选地，步骤2中，根据各VCG成员相应的计时器上设置的差分发送时延，通过延时单元通知容器帧传送单元各VCG成员的延时状态具体包括:如果确定某个VCG成员相应的计时器上的延时计数为0，则确定该VCG成员处于非延时状态，通过延时单元通知容器帧传送单元该VCG成员为非延时状态；如果确定某个VCG成员相应的计时器上的延时计数为非O，则确定该VCG成员处于延时状态，将该VCG成员相应的计时器上的延时计数减相应延时计数后，通过延时单元通知容器巾贞传送单元该VCG成员为延时状态。
[0012]本发明还提供了一种VCG差分时延的处理装置，包括:与各VCG成员对应的计时器，用于设置各VCG成员发送容器帧的差分发送时延；容器帧缓冲单元，用于缓存各VCG成员经过映射后的容器帧，调用延时单元；延时单元，用于根据各VCG成员相应的计时器上设置的差分发送时延，通过通知容器帧传送单元各VCG成员的延时状态，并调用容器帧传送单元；容器帧传送单元，用于对于处于延时状态的VCG成员，通过构造空闲容器帧并进行传送，对于处于非延时状态的VCG成员，从容器帧缓冲单元中取出相应的容器帧并进行传送，并调用容器帧缓冲单元。
[0013]优选地，各计时器设置的差分发送时延为各VCG成员到达宿端的最小延时和最大延时之差。
[0014]优选地，各计时器设置的差分发送时延为通过组网情况估算得到的估算差分时延值。
[0015]优选地，各计时器设置的差分发送时延为通过测试仪测试得到的精确差分时延值。
[0016]优选地,延时单元具体用于:如果确定某个VCG成员相应的计时器上的延时计数为0，则确定该VCG成员处于非延时状态，通知容器帧传送单元该VCG成员为非延时状态；如果确定某个VCG成员相应的计时器上的延时计数为非0，则确定该VCG成员处于延时状态，将该VCG成员相应的计时器上的延时计数减相应延时计数后，通知容器巾贞传送单元该VCG成员为延时状态。
[0017]本发明有益效果如下:
[0018]通过根据各VCG成员相应的计时器上设置的差分发送时延通知容器帧传送单元各VCG成员的延时状态，对于处于延时状态的VCG成员，容器帧传送单元构造空闲容器帧并进行传送，对于处于非延时状态的VCG成员，从容器帧缓冲单元中取出相应的容器帧并进行传送，解决了现有技术中虚级联组各成员的差分时延大的问题，能够减少或者消除虚级联组差分时延，避免宿端由于差分时延超出处理能力范围，导致解封装失败。
【专利附图】
【附图说明】
[0019]图1是本发明实施例的VCG差分时延的处理方法的流程图；
[0020]图2是本发明实施例的VCG差分时延的处理系统的结构示意图；
[0021]图3是本发明实施例在没有引入发送延时的情况下发送侧的数据流示意图；
[0022]图4是本发明实施例的VCG差分时延的处理方法的详细处理的流程图；
[0023]图5是本发明实施例的发送延时情况下的数据流示意图；
[0024]图6是本发明实施例的VCG差分时延的处理装置的结构示意图。
【具体实施方式】
[0025]为了解决现有技术中虚级联组各成员的差分时延大的问题，本发明提供了一种VCG差分时延的处理方法及装置，通过引入通道延迟传送装置，调整VCG中各虚容器(Virtual Concatenation,简称为VC)成员之间的发送延时,减少或者消除虚级联组差分时延。通过本发明实施例的技术方案，还可以解决VCG最大差分时延为512MS的限制。以下结合附图以及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不限定本发明。
[0026]方法实施例
[0027]根据本发明的实施例，提供了一种VCG差分时延的处理方法，图1是本发明实施例的VCG差分时延的处理方法的流程图，如图1所示，根据本发明实施例的VCG差分时延的处理方法包括如下处理:
[0028]步骤101，在各VCG成员相应的计时器上设置各VCG成员发送容器帧的差分发送时延；其中，差分发送时延为各VCG成员到达宿端的最小延时和最大延时之差。
[0029]优选地，在本发明实施例中，延时产生的原因主要有线路时延和网络节点设备延时。差分发送时延可以是通过组网情况估算得到的估算差分时延值。也可以是通过测试仪测试得到的精确差分时延值。
[0030]步骤102，通过容器帧缓冲单元缓存各VCG成员经过映射后的容器帧，并根据各VCG成员相应的计时器上设置的差分发送时延，通过延时单元通知容器帧传送单元各VCG成员的延时状态，执行步骤103，其中，延时单元主要用于进行延时控制；
[0031]具体地，步骤102具体包括如下处理:
[0032]如果确定某个VCG成员相应的计时器上的延时计数为0，则确定该VCG成员处于非延时状态，通过延时单元通知容器帧传送单元该VCG成员为非延时状态；如果确定某个VCG成员相应的计时器上的延时计数为非0，则确定该VCG成员处于延时状态，将该VCG成员相应的计时器上的延时计数减相应延时计数后，通过延时单元通知容器巾贞传送单元该VCG成员为延时状态。
[0033]步骤103，对于处于延时状态的VCG成员，通过容器帧传送单元构造空闲容器帧并进行传送，对于处于非延时状态的VCG成员，从容器帧缓冲单元中取出相应的容器帧并进行传送，执行步骤102。
[0034]以下结合附图，对本发明实施例的技术方案进行详细说明。
[0035]图2是本发明实施例的VCG差分时延的处理系统的结构示意图，如图2所示，VCG差分时延的处理装置包括:帧容器缓冲单元、延时单元、以及帧容器传送单元。各VCG成员的容器帧经过封装、映射后，进入VCG差分时延的处理装置，由帧容器缓冲单元缓存各VCG成员的容器帧，延时单元根据各VCG成员相应的计时器上设置的差分发送时延，通知容器帧传送单元各VCG成员的延时状态，帧容器传送单元依次从帧容器缓冲单元中读取容器帧进行传送，当VCG成员需要延时，相应VCG成员的帧容器传送单元传送空闲容器帧，暂时不读取容器帧，等延时过后再读取。
[0036]如图2所示，在VC映射和交叉连接之间引入通道延时发送逻辑，不会因为延时而增加其他功能逻辑的复杂度，同时没有影响每个通道的通道开销和净荷的对应关系，这样就无需为了保持通道开销和净荷的对应关系引入复杂处理。
[0037]图3是本发明实施例在没有引入发送延时的情况下发送侧的数据流示意图，如图3所示，VCG为VC-12-3v的虚级联组，VCG包含三个VC-12成员。在没有引入发送延时的情况下，发送侧的数据流示意图如图3所示。
[0038]假设成员VC_12#2到达宿端最快，它到达宿端的延时为100毫秒，成员VC_12#3到达宿端的延时为108毫秒，成员VC-12#1到达宿端的延时为116毫秒。则VCG的差分时延为16毫秒。为了消除VCG的差分时延，让VCG的不同成员同时到达宿端，分别设置VCG三个成员的发送时延。同时，为了不引入额外的时延，设置VC-12#1发送延时为O毫秒，成员VC-12#2的发送延时为16毫秒，VC-12#3的发送延时为8毫秒。VCG成员通道共享一个容器帧缓存，缓存映射后的容器帧。VCG各成员的帧容器传送单元依次从这个缓存中读取容器帧进行传送，当成员需要延时时，相应成员通道发送器传送空闲容器帧，暂时不读取容器帧，等延时过后再读取。
[0039]图4是本发明实施例的VCG差分时延的处理方法的详细处理的流程图，如图4所示，包括如下处理:
[0040]步401，设置VC_12#1的延时器的延时计数为0，设置VC_12#2的延时器的延时计数为128 (16毫秒/125微秒)，VC-12#3的延时器的延时计数64 (8毫秒/125微秒)。
[0041]步骤402，容器帧缓存保存各成员通道经过映射后的容器帧。
[0042]步骤403，成员VC_12#1的延时器计数为0，通知它对应的发送器状态为非延时状态。成员VC-12#2和VC-12#3延时器的计数非O，延时器各自对计数进行减I处理，通知它们对应的发送器状态为延时状态。
[0043]步骤404，各发送器获取延时状态并进行判断。
[0044]步骤405，成员VC_12#1的发送器状态为非延时状态，发送器从容器帧缓存里面取容器巾贞传送。
[0045]步骤406，成员VC_12#2和成员VC_12#3的发送器状态为延时状态，发送器传送空闲容器中贞。
[0046]在本发明实施例中，每个周期为125微秒，重复步骤402到步骤406。当过了 8毫秒后，成员VC-12#3延时器计数变为0，则通知发送器状态变为非延时状态，此时发送器开始从缓存读取容器帧进行发送。再过8毫秒，成员VC-12#2计数器也变为0，VC-12#2的发送器状态同样变为非延时状态，此时成员VC-12#3的发送器开始从缓存读取容器帧进行发送。发送的数据流示意图如图5所示。
[0047]综上所述，通过根据各VCG成员相应的计时器上设置的差分发送时延通知容器帧传送单元各VCG成员的延时状态，对于处于延时状态的VCG成员，容器帧传送单元构造空闲容器帧并进行传送，对于处于非延时状态的VCG成员，从容器帧缓冲单元中取出相应的容器帧并进行传送，解决了现有技术中虚级联组各成员的差分时延大的问题，能够减少或者消除虚级联组差分时延，避免宿端由于差分时延超出处理能力范围，导致解封装失败。
[0048]装置实施例
[0049]根据本发明的实施例，提供了 一种VCG差分时延的处理装置，图6是本发明实施例的VCG差分时延的处理装置的结构示意图，如图6所示，根据本发明实施例的VCG差分时延的处理装置包括:计时器60、容器帧缓冲单元62、延时单元64、容器帧传送单元66，以下对本发明实施例的各个模块进行详细的说明。
[0050]与各VCG成员对应的计时器60,用于设置各VCG成员发送容器巾贞的差分发送时延；其中，差分发送时延为各VCG成员到达宿端的最小延时和最大延时之差。
[0051 ] 优选地，在本发明实施例中，延时产生的原因主要有线路时延和网络节点设备延时。差分发送时延可以是通过组网情况估算得到的估算差分时延值。也可以是通过测试仪测试得到的精确差分时延值。
[0052]容器帧缓冲单元62，用于缓存各VCG成员经过映射后的容器帧，调用延时单元64 ；
[0053]所述延时单元64，主要用于进行延时控制:根据各VCG成员相应的计时器60上设置的差分发送时延，通过通知容器帧传送单元66各VCG成员的延时状态，并调用所述容器中贞传送单兀66 ；
[0054]所述延时单元64具体用于:如果确定某个VCG成员相应的计时器60上的延时计数为0，则确定该VCG成员处于非延时状态，通知容器帧传送单元66该VCG成员为非延时状态；如果确定某个VCG成员相应的计时器60上的延时计数为非0，则确定该VCG成员处于延时状态，将该VCG成员相应的计时器60上的延时计数减相应延时计数后，通知容器帧传送单元66该VCG成员为延时状态。
[0055]所述容器帧传送单元66，用于对于处于延时状态的VCG成员，通过构造空闲容器帧并进行传送，对于处于非延时状态的VCG成员，从所述容器帧缓冲单元62中取出相应的容器帧并进行传送，并调用所述容器帧缓冲单元62。
[0056]以下结合附图，对本发明实施例的技术方案进行详细说明。
[0057]图2是本发明实施例的VCG差分时延的处理系统的结构示意图，如图2所示，VCG差分时延的处理系统中的VCG差分时延的处理装置包括:计时器60、帧容器缓冲单元62、延时单元64、以及帧容器传送单元66。各VCG成员的容器帧经过封装、映射后，进入VCG差分时延的处理装置，由帧容器缓冲单元62缓存各VCG成员的容器帧，延时单元64根据各VCG成员相应的计时器60上设置的差分发送时延，通知容器帧传送单元66各VCG成员的延时状态，帧容器传送单元66依次从帧容器缓冲单元62中读取容器帧进行传送，当VCG成员需要延时，相应VCG成员的帧容器传送单元66传送空闲容器帧，暂时不读取容器帧，等延时过后再读取。
[0058]如图2所示，在VC映射和交叉连接之间引入通道延时发送逻辑，不会因为延时而增加其他功能逻辑的复杂度，同时没有影响每个通道的通道开销和净荷的对应关系，这样就无需为了保持通道开销和净荷的对应关系引入复杂处理。
[0059]图3是本发明实施例在没有引入发送延时的情况下发送侧的数据流示意图，如图3所示，VCG为VC-12-3v的虚级联组，VCG包含三个VC-12成员。在没有引入发送延时的情况下，发送侧的数据流示意图如图3所示。
[0060]假设成员VC_12#2到达宿端最快，它到达宿端的延时为100毫秒，成员VC_12#3到达宿端的延时为108毫秒，成员VC-12#1到达宿端的延时为116毫秒。则VCG的差分时延为16毫秒。为了消除VCG的差分时延，让VCG的不同成员同时到达宿端，分别设置VCG三个成员的发送时延。同时，为了不引入额外的时延，设置VC-12#1发送延时为O毫秒，成员VC-12#2的发送延时为16毫秒，VC-12#3的发送延时为8毫秒。VCG成员通道共享一个容器帧缓存，缓存映射后的容器帧。VCG各成员的帧容器传送单元依次从这个缓存中读取容器帧进行传送，当成员需要延时时，相应成员通道发送器传送空闲容器帧，暂时不读取容器帧，等延时过后再读取。
[0061]图4是本发明实施例的VCG差分时延的处理方法的详细处理的流程图，如图4所示，包括如下处理:[0062]步401，设置VC_12#1的计时器60的延时计数为0，设置VC_12#2的计时器60的延时计数为128 (16毫秒/125微秒)，VC-12#3的计时器60的延时计数64 (8毫秒/125微秒)。
[0063]步骤402，帧容器缓冲单元62保存各成员通道经过映射后的容器帧。
[0064]步骤403，成员VC_12#1的计时器60计数为0，延时单元64通知它对应的帧容器传送单元66状态为非延时状态。成员VC-12#2和VC-12#3计时器60的计数非0，计时器60各自对计数进行减I处理，延时单元64通知它们对应的帧容器传送单元66状态为延时状态。
[0065]步骤404，各帧容器传送单元66获取延时状态并进行判断。
[0066]步骤405，成员VC_12#1的帧容器传送单元66状态为非延时状态，发送器从帧容器缓冲单元62里面取容器帧传送。
[0067]步骤406，成员VC_12#2和成员VC_12#3的帧容器传送单元66状态为延时状态，帧容器传送单兀66传送空闲容器中贞。
[0068]在本发明实施例中，每个周期为125微秒，重复步骤402到步骤406。当过了 8毫秒后，成员VC-12#3延时器计数变为0，则通知发送器状态变为非延时状态，此时发送器开始从缓存读取容器帧进行发送。再过8毫秒，成员VC-12#2计数器也变为0，VC-12#2的发送器状态同样变为非延时状态，此时成员VC-12#3的发送器开始从缓存读取容器帧进行发送。发送的数据流示意图如图5所示。
[0069]综上所述，通过根据各VCG成员相应的计时器60上设置的差分发送时延通知容器中贞传送单兀66各VCG成员的延时状态,对于处于延时状态的VCG成员，容器巾贞传送单兀66构造空闲容器帧并进行传送，对于处于非延时状态的VCG成员，从容器帧缓冲单元62中取出相应的容器帧并进行传送，解决了现有技术中虚级联组各成员的差分时延大的问题，能够减少或者消除虚级联组差分时延，避免宿端由于差分时延超出处理能力范围，导致解封装失败。
[0070]尽管为示例目的，已经公开了本发明的优选实施例，本领域的技术人员将意识到各种改进、增加和取代也是可能的，因此，本发明的范围应当不限于上述实施例。
[0071]应当注意的是，在本发明的控制器的各个部件中，根据其要实现的功能而对其中的部件进行了逻辑划分，但是，本发明不受限于此，可以根据需要对各个部件进行重新划分或者组合，例如，可以将一些部件组合为单个部件，或者可以将一些部件进一步分解为更多的子部件。
[0072]本发明的各个部件实施例可以以硬件实现，或者以在一个或者多个处理器上运行的软件模块实现，或者以它们的组合实现。本领域的技术人员应当理解，可以在实践中使用微处理器或者数字信号处理器(DSP )来实现根据本发明实施例的控制器中的一些或者全部部件的一些或者全部功能。本发明还可以实现为用于执行这里所描述的方法的一部分或者全部的设备或者装置程序(例如，计算机程序和计算机程序产品)。这样的实现本发明的程序可以存储在计算机可读介质上，或者可以具有一个或者多个信号的形式。这样的信号可以从因特网网站上下载得到，或者在载体信号上提供，或者以任何其他形式提供。
[0073]应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
【权利要求】
1.一种虚级联组VCG差分时延的处理方法，其特征在于，包括: 步骤1，在各VCG成员相应的计时器上设置各VCG成员发送容器帧的差分发送时延； 步骤2，通过容器帧缓冲单元缓存各VCG成员经过映射后的容器帧，并根据各VCG成员相应的计时器上设置的差分发送时延，通过延时单元通知容器帧传送单元各VCG成员的延时状态，执行步骤3 ; 步骤3，对于处于延时状态的VCG成员，通过所述容器帧传送单元构造空闲容器帧并进行传送，对于处于非延时状态的VCG成员，从所述容器帧缓冲单元中取出相应的容器帧并进行传送，执行步骤2。
2.如权利要求1所述的方法，其特征在于，所述差分发送时延为各VCG成员到达宿端的最小延时和最大延时之差。
3.如权利要求1所述的方法，其特征在于，所述差分发送时延为通过组网情况估算得到的估算差分时延值。
4.如权利要求1所述的方法，其特征在于，所述差分发送时延为通过测试仪测试得到的精确差分时延值。
5.如权利要求1所述的方法，其特征在于，所述步骤2中，根据各VCG成员相应的计时器上设置的差分发送时延，通过延时单元通知容器帧传送单元各VCG成员的延时状态具体包括: 如果确定某个VCG成员相应的计时器上的延时计数为O，则确定该VCG成员处于非延时状态,通过所述延时单元通知容器帧传送单元该VCG成员为非延时状态； 如果确定某个VCG成员相应的计时器上的延时计数为非O，则确定该VCG成员处于延时状态，将该VCG成员相应的计时器上的延时计数减相应延时计数后,通过所述延时单元通知容器帧传送单元该VCG成员为延时状态。
6.一种虚级联组VCG差分时延的处理装置，其特征在于，包括: 与各VCG成员对应的计时器，用于设置各VCG成员发送容器帧的差分发送时延； 容器帧缓冲单元，用于缓存各VCG成员经过映射后的容器帧，调用延时单元； 所述延时单元，用于根据各VCG成员相应的计时器上设置的差分发送时延，通过通知容器帧传送单元各VCG成员的延时状态，并调用所述容器帧传送单元； 所述容器帧传送单元，用于对于处于延时状态的VCG成员，通过构造空闲容器帧并进行传送，对于处于非延时状态的VCG成员，从所述容器帧缓冲单元中取出相应的容器帧并进行传送，并调用所述容器帧缓冲单元。
7.如权利要求6所述的装置，其特征在于，各计时器设置的差分发送时延为各VCG成员到达宿端的最小延时和最大延时之差。
8.如权利要求6所述的装置，其特征在于，各计时器设置的差分发送时延为通过组网情况估算得到的估算差分时延值。
9.如权利要求6所述的装置，其特征在于，各计时器设置的差分发送时延为通过测试仪测试得到的精确差分时延值。
10.如权利要求6所述的装置，其特征在于，所述延时单元具体用于: 如果确定某个VCG成员相应的计时器上的延时计数为0，则确定该VCG成员处于非延时状态，通知容器帧传送单元该VCG成员为非延时状态；如果确定某个VCG成员相应的计时器上的延时计数为非O，则确定该VCG成员处于延时状态，将该VCG成员相应的计时器上的延时计数减相应延时计数后,通知容器帧传送单元该VCG成员为延 时状态。
【文档编号】H04J3/16GK103546226SQ201210244554
【公开日】2014年1月29日 申请日期:2012年7月16日 优先权日:2012年7月16日
【发明者】莫裕超, 张创贞 申请人:中兴通讯股份有限公司