专利名称：一种基于fpga的cis图像采集系统的制作方法
技术领域：
本实用新型涉及ー种用于检孔机或PCB行业其他领域的线阵接触式图形采集系统，特别是涉及一种基于FPGA(Field — Programmable Gate Array,即现场可编程门阵列)的CIS (Contact Image Sensor,接触式图像传感器)图像采集系统。
背景技术：
接触式图像传感器(CIS)约在90年代初发展成形，由于其机构紧凑，无复杂光学镜头组件，体积小，重量轻，抗震性能好，响应快的优点，已逐步取代了 CCD的部分市场，广泛的应用于传真、扫描、纸币票据识别、光标阅读中，同吋，CIS在PCB行业的应用，減少了检测仪器的体积，増加了的稳定性和性价比。PCB行业的发展，使得人工检测已无法适应；通过CIS进行PCB图像的采集，经软件分析处理，可以方便的检测出PCB板中的缺陷，提高了 PCB厂家的竞争カ；但如何能更好的利用FPGA进行CIS图像采集，采集系统越来越精确。
实用新型内容本实用新型的目的在于克服现有技术的不足，提供一种基于FPGA的CIS图像采集系统，能精确的对CIS图像进行采集检测，检测出PCB板中存在的缺陷，提高PCB板的合格率。为了达到上述目的，本实用新型采用的技术方案是一种基于FPGA的CIS图像采集系统，包括CIS传感器，所述的CIS图像采集系统还包括与CIS传感器输出端连接的AD采集模块、与AD采集模块双向连接的FPGA数据处理模块、与FPGA数据处理模块双向连接的LVDS转换模块和单片机控制模块、与LVDS转换模块双向连接的cameralink接ロ，FPGA提供CIS的工作时序，CIS输出的图像经过AD采集转换成数字信号，由FPGA进行预处理，并存储到内部RAM中，按照cameralink数据格式，通过LVDS芯片将数据以差分的形式输出至 cameral ink 按 ロ。进ー步的，所述的单片机控制模块与LVDS转换模块双向连接。进ー步的，所述的单片机控制模块的输出端与AD采集模块的输入端连接。进ー步的，所述的单片机控制模块的单片机为PIC单片机。进ー步的，所述的FPGA数据处理模块的输出端与CIS传感器连接。进ー步的，所述的FPGA数据处理模块为Cyclone III FPGA数据处理模块。进ー步的，所述的FPGA包括CIS时序、A/D采集时序、PLL倍频、双端ロ RAM、MCU通信、cameralink 接 ロ模块。与现有技术相比，本实用新型的有益效果是能精确的对CIS图像进行采集检測，检测出PCB板中存在的缺陷，提高PCB板的合格率。
[0013]图I为本实用新型的系统结构示意图；图2为本实用新型的FPGA总体功能模块图；图3为本实用新型的CIS时序图；图4为本实用新型的AD转换时序图；图5为本实用新型的方法流程图。
具体实施方式
本实用新型的主g在于克服现有技术的不足，提供一种基于FPGA的CIS图像采集系统，本系统由FPGA、单片机、AD转换器、LVDS芯片组成，FPGA提供CIS的工作时序，CIS输出的图像，经过AD采集，转换成数字信号，由FPGA进行预处理，并存储到内部RAM中，按照cameralink数据格式,通过LVDS芯片将数据以差分的形式输出至cameralink接ロ。 FPGA给CIS传感器提供工作时序，CIS输出的模拟信号通过AD采集，经FPGA去噪、ニ值化等预处理后，存储到FPGA内部RAM中。根据FPGA获得单片机的用户设定參数后，选择输出图像类型；输出图像通过LVDS芯片以差分的方式发送至cameralink接ロ，经图像采集卡至电脑软件处理。下面结合实施例參照附图进行详细说明，以便对本实用新型的技术特征及优点进行更深入的诠释。本实用新型的原理框图如图I所示，一种基于FPGA的CIS图像采集系统，包括CIS传感器，所述的CIS图像采集系统还包括与CIS传感器输出端连接的AD采集模块、与AD采集模块双向连接的FPGA数据处理模块、与FPGA数据处理模块双向连接的LVDS转换模块和单片机控制模块、与LVDS转换模块双向连接的cameralink接ロ。进ー步的，所述的单片机控制模块与LVDS转换模块双向连接。进ー步的，所述的单片机控制模块的输出端与AD采集模块的输入端连接。进ー步的，所述的单片机控制模块的单片机为PIC单片机。进ー步的，所述的FPGA数据处理模块的输出端与CIS传感器连接。进ー步的，所述的FPGA数据处理模块为Cyclone III FPGA数据处理模块。进ー步的，所述的FPGA包括CIS时序、A/D采集时序、PLL倍频、双端ロ RAM、MCU通信、cameralink 接 ロ模块。如图5所示，ー种根据所述的基于FPGA的CIS图像采集系统的采集方法，其步骤如下步骤I、初始化cameralink内部的uart接ロ ；步骤2、读取单片机的eeprom数据；步骤3、根据^prom数据配置AD芯片；读取AD芯片，返回配置状态至上位机；步骤4、若上位机有数据更新，进入中断程序，接收数据后返回；步骤5、判断数据是否满足自定义通信协议，是则执行步骤6，否则执行步骤4 ；步骤6、判断是否为新数据，是则执行步骤7，否则执行步骤12 ；步骤7、判断数据是否为配置AD工作參数，是则执行步骤8，否则发送至FPGA并执行步骤10 ；步骤8、重新配置AD芯片；并执行步骤9 ；[0037]步骤9、将数据写入eeprom ；步骤10、图像ニ值化处理；步骤11、返回配置状态至上位机；步骤12、结束程序。接触式图像传感器(CIS)采用一条扫描范围为658毫米，600DPI，扫描速度为70us/line的CIS。其像素时钟频率为8M，内部由36段432个有效像素的CIS并行扫描，其总有效像素为36*432=15552个像素。每4段模拟信号输出为ー个接ロ，共9个输出接ロ。CIS正常工作需要提供像素时钟信号CCLK和选通信号SI，8M的像速率使得图像传输率为8M*15552节/秒=121. 5MKB/S，这要求使用高速数据处理器。 光源采用波长近630纳米的红色LED条形光源、体积小、功耗低、安装方便。高速CCD (Charge-coupled Device 电荷稱合兀件)/CIS AD 米样芯片丽8214，WM8214是40MSPS 16位(XD/CIS专用AD采集芯片，典型功耗只有390mW。其支持RGB三通道彩色模式和黒白单色模式，内部具有复位电平箝位电路(RLC)和双相关采样电路(CDS)，能灵活的适应各种图像传感器的连接和减少图像噪音；通过内部寄存器的设置，可以工作在RGB三通道模式和只并行输出高8位数据；这样36段CIS模式信号输出便需要12片WM8214。通过WM8214的串行接ロ可以实时更改图像采集的工作模式、増益、暗电平直偏值、反色等參数。单片机用于通过接受来自cameralink接ロ用户命令，来配置AD采集芯片WM8214工作模式和參数配置。同时将用户数据保存于e印rom中，具备断电记忆功能。单片机也需要与FPGA通信，使FPGA根据用户设定进行相应的图像预处理。单片机采用高性能RISC指令的PIC单片机PIC18F452，具有极强的抗干扰能力，能很好的适应检孔机中存在的电磁干扰环境。同时内部的集成256字节e印rom，擦写次数可达100万次。FPGA为图像采集提供时序，图像数据预处理和传送输出。由于每采集一行数据量为 432*36*8bit=124416bit=121. 5Kbit,需要 122kbit 的 RAM 空间，同时 FPGA 内 RAM 采用M9K结构，采用Cyclone III系列的EP3C16Q240芯片，内部用于504Kbit RAM空间。其支持AS配置和JTAG在线调试配置，可以方便的进行开发调试。camera I ink接ロ是在Channel Link基础上发展的高速视频接ロ，采用LVDS差分信号传输的，能有效的提供数据的可靠性。核心组成元件包括一个并转串驱动器和ー个串转并接收器。驱动器将28位CM0S/TTL信号以7: I方式串行化为4条LVDS数据流。ー个锁相环传输时钟通过第5条LVDS链路与其他LVDS数据流并行传输。接收器接收4路LVDS数据信号和I路LVDS时钟信号，将数据流转换回28位的CM0S/TT L并行数据。ChannelLink最高传输速率可达2. 38Gbits/ S。根据实际数据流可以配置base 3通道,medium 6通道，full 8通道模式。对应的LVDS芯片DS90LV032用于上位机触发信号，DS90LV019用于cameralink内部uart信号转换。DS90CR287用于5条LVDS链路信号转换，支持最高时钟频率达85MHZ。有数据数据流为121. 5MKB/S，所以采用medium 6通道模式，时钟频率50MHZ。FPGA系统整体功能块图如图2示，FPGA程序设计中，FPGA为核心控制器，负责图像采集、处理和cameralink协议转换。其包括CIS时序、A/D采集时序、PLL倍频、双端ロRAM、MCU 通信、cameralink 接 ロ等模块。时序设计FPGA为CIS提供时钟信号CCLK和选通信号SI。如图2，在每个SI的上升沿之后的第72-79个CCLK内输出暗电平电压值，在第84个CCLK后输出有效像素电压。由于采用了 WM8214做AD转换，其三通道采集分时输出，并且采样的数据要等到上次前面3个数据之后才输出，fVSMP=fCCLK=8MHZ。所以，需要在第84CCLK提供VSMP和RSMP信号，在84+3=87个CCLK读取数据。数据处理为了方便检孔机对采集到PCB板图像的判别，对图像进行预处理非常必要，可以降低上位机软件负担。采集到的图像为灰度图像，自然存在噪音，我们可以将10灰度值以下的值延伸为0，损失的部分低值像素，在一定程度可以降低噪音。同时，根据用户选定，对图像全局进行ニ值化，降低了上位机内存的开销，而本系统可以轻松完成。用户数据接收任务由FPGA和单片机间的自定义通信协议完成。数据存储与cameralink发送为了满足数据采集和cameralink接口数据发送的速度匹配，需对数据进行缓冲，采用双端ロ RAM乒乓操作进行数据存储。其分别有独立的·读写地址线和数据线，并且内部具备读写仲裁功能，防止读写冲突。利用quartus II 8.0的IP核生成向导工具可方便的生成双端ロ RAM。完成一行采集的数据量为124416bit，cycloneIII的RAM是M9K结构，每个RAM大小选取1KByte，共建36个RAM进行数据存储。以RAM的高地位地址作为乒乓操作的两个缓冲区，将采集的图像数据按照一定顺序存入到36个RAM中。Cameral ink接ロ采用medium模式,共6个效数据通道,姆个数据通道负责6段CIS图像的发送。Cameralink接ロ时序主要提供像素时钟信号XCLK、行同步信号LVAL和帧同步信号FVAL信号，由于PCB图像的采集跟实际长度有关，只工作在线扫模式，则只需提供钟信号XCLK和LVAL行同步信号。在每个行同步信号LVAL之前需插入空白像素，具体根据图像采集卡不同而相应设定，但XCLK必须保证是连续的。像素时钟信号采用50MHZ，6medium模式则可支持数据流达300MBPS。如图3、4所示，单片机程序设计中，单片机部分负责(XD/CIS芯片WM8214的工作方式、配置増益、暗电平直偏值等參数。单片机通过类SPI方式修改内部寄存器值，改变各个參数。同时，单片机通过cameralink内部的uart接ロ与上位机通信，同时需要与FPGA进行数据通信，控制FPGA图像预处理的类型，所以，单片机内部存在3个通信接ロ。除uart直接使用PIC内部uart接口外，其余两个接ロ进行自定义通信方式。在用户修改參数后，将用户參数写入到PIC18F452内部集成了 256字节的e印rom中。每次开机初始化时，读取eeprom的数据进行系统配置。在实验测试中中本采集系统应用于Asida检孔机上，已成功通过采图验证。PCB检测速度12. 4m/min, PCB宽度为650mm,实检0. 15mm孔径性能稳定。能够通过pc机进行实时增益、暗电平直偏值、ニ值化图像选择采集测试。同时利用反射光源进行PCB表面丝印扫描，图像质量较好，各灰阶段间噪声很小。本实用新型以FPGA为核心的參数在线可更改的高性能CIS图像采集系统。系统采用一条658mm的一体式图像传感器，避免了因传感器拼接问题而造成图像非连续性问题，増加了检测精度和降低了设计复杂度。FPGA将采集到的图像信号进行预处理，并存储于FPGA内部RAM中进行缓冲，以cameralink接ロ LVDS差分方式传输至上位机，提高了图像传输的可靠性。若増加反射光源，设置合适工作參数，能实现PCB板的孔径和丝印层图像的高精度采集，同时能应用于大幅纸张票据的扫描采集。PCB最小检测孔径为0. 043_，若采用更高分辨率的CIS，可以检测更小孔径。以上所述为本实用新型较佳的实施例，在不脱离本实用新型的发明构思的前提下，任何显而易见的替换均在本实用新型的保护范围之内。
权利要求1.一种基于FPGA的CIS图像采集系统，包括CIS传感器，其特征在于所述的CIS图像采集系统还包括与CIS传感器输出端连接的AD采集模块、与AD采集模块双向连接的FPGA数据处理模块、与FPGA数据处理模块双向连接的LVDS转换模块和单片机控制模块、与LVDS转换模块双向连接的cameralink接口，FPGA提供CIS的工作时序，CIS输出的图像经过AD采集转换成数字信号，由FPGA进行预处理，并存储到内部RAM中，按照cameralink数据格式，通过LVDS芯片将数据以差分的形式输出至cameralink接口。
2.根据权利要求I所述的基于FPGA的CIS图像采集系统，其特征在于所述的单片机控制模块与LVDS转换模块双向连接。
3.根据权利要求2所述的基于FPGA的CIS图像采集系统，其特征在于所述的单片机控制模块的输出端与AD采集模块的输入端连接。
4.根据权利要求3所述的基于FPGA的CIS图像采集系统，其特征在于所述的单片机控制模块的单片机为PIC单片机。
5.根据权利要求I所述的基于FPGA的CIS图像采集系统，其特征在于所述的FPGA数据处理模块的输出端与CIS传感器连接。
6.根据权利要求5所述的基于FPGA的CIS图像采集系统，其特征在于所述的FPGA数据处理模块为Cyclone III FPGA数据处理模块。
7.根据权利要求6所述的基于FPGA的CIS图像采集系统，其特征在于所述的FPGA包括CIS时序、A/D采集时序、PLL倍频、双端口 RAM、MCU通信、cameralink接口模块。
专利摘要本实用新型公开了一种基于FPGA的CIS图像采集系统，采集系统包括CIS传感器，所述的CIS图像采集系统还包括与CIS传感器输出端连接的AD采集模块、与AD采集模块双向连接的FPGA数据处理模块、与FPGA数据处理模块双向连接的LVDS转换模块和单片机控制模块、与LVDS转换模块双向连接的cameralink接口，单片机控制模块与LVDS转换模块双向连接。单片机控制模块的输出端与AD采集模块的输入端连接。单片机控制模块的单片机为PIC单片机。FPGA数据处理模块的输出端与CIS传感器连接。本实用新型能精确的对CIS图像进行采集检测，检测出PCB板中存在的缺陷，提高PCB板的合格率。
文档编号H04N1/031GK202524483SQ201220128558
公开日2012年11月7日 申请日期2012年3月30日 优先权日2012年3月30日
发明者刘敏, 徐地华, 梁波, 梅领亮 申请人:广东正业科技股份有限公司, 昆山市正业电子有限公司