专利名称：一种基于cpci总线的短波八通道自适应阵列信号处理器的制作方法
技术领域：
本实用新型属于电子电路设计领域，且特别是有关于一种基于CPCI总线的短波八通道自适应阵列信号处理器。
背景技术：
短波通信由于时变衰落、多径等原因，常会出 现通信效果差的现象；而通过采用自适应阵列可以提高短波接收信号的增益。之前自适应阵列处理技术主要应用在移动通信上，可以使主波束对准用户信号到达方向，同时旁瓣或零陷对准干扰信号到达方向，从而给有用信号带来最大增益，有效地减少多径影响，达到对干扰信号删除或抑制的目的。随着高速DSP和FPGA芯片的面市，数字信号处理模块的运算能力越来越强，使得数字信号处理模块可以快速地接收处理多路短波接收信号，对信号实时优化分析与加权，实现短波接收信号的自适应阵列处理。同时CPCI总线有非常高的可靠性、抗冲击性和耐震动性，可支持更多的插槽。
实用新型内容本实用新型目的在于提供一种可以接收八个通道的短波信号、实现短波自适应阵列处理且具有较高短波接收增益及抗干扰能力的基于CPCI总线的短波八通道自适应阵列信号处理器。为达成上述目的，本实用新型提出一种基于CPCI总线的短波八通道自适应阵列信号处理器，包括8片A/D芯片、2片下变频芯片、FPGA芯片、串行配置元件、CPCI总线和DSP芯片。其中，8片A/D芯片分别输入8路短波中频信号，并对上述8路短波中频信号进行采样，得到8路数字信号；2片下变频芯片，分别连接上述8片A/D芯片中的四片，且每片下变频芯片对上述8路数字信号中的4路进行下变频处理；FPGA芯片，连接上述2片下变频芯片，所述FPGA芯片包括内部逻辑控制单元且对上述2片下变频芯片的输出进行滤波处理；串行配置元件，连接上述FPGA芯片，并用于存储FPGA芯片的程序；DSP芯片，连接CPCI总线和上述FPGA芯片，并从CPCI总线输入外部控制命令，从而对所述FPGA芯片的输出进行自适应处理，同时DSP芯片将状态信息回传给CPCI总线。内部的逻辑控制包括控制A/D芯片和下变频芯片等。进一步，本实用新型中，DSP芯片的型号为TMS320C6455，FPGA芯片采用Cyclone II FPGA, A/D芯片的型号为AD9244，下变频芯片的型号为HSP50216，串行配置元件的型号为EPCS16芯片。CPCI总线的外部控制命令包括换频、换工作方式等命令。这些命令是由CPCI总线上的主控模块发出的。从而对所述FPGA芯片的输出进行自适应处理，同时DSP芯片将状态信息；状态信息包括工作正常或故障信息等，将这些信息通过CPCI总线返回给主控模块有利于了解工作状态和定位故障并回传给CPCI总线。本处理器的输出信号就是解调产生的基带数字信号，再由CPCI总线送出。综上所述，该处理器可实现八路短波信号的自适应阵列处理，提高整个短波接收信号的增益，同时采用CPCI总线接口进行数据传输和信息交换，不仅数据传输速度快、而且插槽标准，数字信号不易被干扰从而降低了对总线辐射的要求。
图I为本实用新型实施例的基于CPCI总线的短波八通道自适应阵列信号处理器的原理框图。图2为图I中基于CPCI总线的短波八通道自适应阵列信号处理器的自适应处理流程。
具体实施方式
为了更了解本实用新型的技术内容，特举具体实施例并配合所附图式说明如下。·图I为本实用新型实施例的基于CPCI总线的短波八通道自适应阵列信号处理器的原理框图。如图I所示，基于CPCI总线的短波八通道自适应阵列信号处理器包括8片A/D芯片、2片下变频芯片、FPGA芯片、串行配置元件、CPCI总线和DSP芯片。其中，8片A/D芯片分别输入8路短波中频信号，并对上述8路短波中频信号进行采样，得到8路数字信号；2片下变频芯片，分别连接上述8片A/D芯片中的四片，且每片下变频芯片对上述8路数字信号中的4路进行下变频处理；FPGA芯片，连接上述2片下变频芯片，所述FPGA芯片包括内部逻辑控制且对上述2片下变频芯片的输出进行滤波处理；串行配置元件，连接上述FPGA芯片，并用于存储FPGA芯片的程序；DSP芯片，连接CPCI总线和上述FPGA芯片，并从CPCI总线输入外部控制命令，从而对所述FPGA芯片的输出进行自适应处理，同时DSP芯片将状态信息回传给CPCI总线。进一步，本实施例中，我们采用TMS320C6455做处理器中的DSP芯片，该芯片运算速度快、内存资源丰富、有编解码协处理器，同时带有32bit/33MHz PCI主/从模式接口。FPGA采用Altera公司的Cyclone II FPGA，运算速度快，且支持高速差分数据。A/D选用8片AD9244，选用2片下变频芯片HSP50216，使用FPGA芯片作逻辑控制处理，DSP芯片通过CPCI总线读入外部控制命令，同时DSP芯片又将状态信息回传给CPCI总线。8片AD9244分别对8路短波信号进行采样，将采样的数字信号分别送给2片HSP50216芯片做数字下变频处理，然后送给FPGA芯片作滤波处理，FPGA芯片同时实现该处理器的内部逻辑控制，最后由FPGA将滤波处理后的8路数字信号送给DSP芯片，由DSP芯片实现自适应处理。其中，FPGA程序存储在EPCS16芯片中，DSP程序通过CPCI总线加载运行，FPGA处理程序使用Quartus II编译生成，DSP程序使用CCS编译环境，自适应处理示意图如图2所示。8路中频信号经过A/D变换后得到8路基带数字信号，利用基带数字信号处理技术识别用户信号到达方向。同时对这8路信号进行加权处理，线形组合得到一个信号输出值，如下式所示
Sy(n) = [ WkXk (η)( I )其中每一通道A/D变换输出端的信号xk (η)是一路复信号，加权系数Wk(k=l, ...,8)也是复数，接着对该值加权处理后得到的数据进行解调处理，并将该数据送到CPCI总线中。为了保证各基带信号具有与天线输入端完全相同的相位和幅度关系，可补充通道校正手段。通过以上处理，可确保在用户波达方向形成空间定向波束。图2是本实用新型中的信号处理示意图，DSP完成图2中的虚线部分。综上所述，该处理器可实现八路短波信号的自适应阵列处理，提高整个短波接收信号的增益，同时采用CPCI总线接口进行数据传输和信息交换，不仅数据传输速度快、而 且插槽标准，数字信号不易被干扰从而降低了对总线辐射的要求。虽然本实用新型已以较佳实施例揭露如上，然其并非用以限定本实用新型。本实用新型所属技术领域中具有通常知识者，在不脱离本实用新型的精神和范围内，当可作各种的更动与润饰。因此，本实用新型的保护范围当视权利要求书所界定者为准。
权利要求1.一种基于CPCI总线的短波八通道自适应阵列信号处理器，其特征在于，包括 8片A/D芯片，分别输入8路短波中频信号，并对上述8路短波中频信号进行采样，得到8路数字信号； 2片下变频芯片，分别连接上述8片A/D芯片中的四片，且每片下变频芯片对上述8路数字信号中的4路进行下变频处理； FPGA芯片，连接上述2片下变频芯片，所述FPGA芯片包括内部逻辑控制单元且对上述2片下变频芯片的输出进行滤波处理； 串行配置元件，连接上述FPGA芯片，并用于存储FPGA芯片的程序； CPCI总线；以及 DSP芯片，连接CPCI总线和上述FPGA芯片，并从CPCI总线输入外部控制命令，CPCI总线的外部控制命令包括换频、换工作方式命令，这些命令是由CPCI总线上的主控模块发出的，从而对所述FPGA芯片的输出进行自适应处理，同时DSP芯片将状态信息；状态信息包括工作正常或故障信息，将这些信息通过CPCI总线返回给主控模块有利于了解工作状态和定位故障并回传给CPCI总线。
2.根据权利要求I所述的基于CPCI总线的短波八通道自适应阵列信号处理器，其特征在于，其中DSP芯片的型号为TMS320C6455，FPGA芯片采用Cyclone II FPGA，A/D芯片的型号为AD9244，下变频芯片的型号为HSP50216，串行配置元件的型号为EPCS16芯片。
专利摘要本实用新型提供一种基于CPCI总线的短波八通道自适应阵列信号处理器，包括8片A/D芯片、2片下变频芯片、FPGA芯片、串行配置元件、CPCI总线和DSP芯片。本实用新型的处理器可实现八路短波信号的自适应阵列处理，提高整个短波接收信号的增益，同时采用CPCI总线接口进行数据传输和信息交换，不仅数据传输速度快、而且插槽标准，数字信号不易被干扰从而降低了对总线辐射的要求。
文档编号H04L5/00GK202713299SQ20122032369
公开日2013年1月30日 申请日期2012年7月5日 优先权日2012年7月5日
发明者俞春华, 刘林, 胡冰 申请人:熊猫电子集团有限公司, 南京熊猫电子股份有限公司, 南京熊猫汉达科技有限公司