专利名称：无线视频/音频数据传输系统的制作方法
技术领域：
本实用新型是关于无线视频/音频数据传输系统，其能够调整锁相环(Phase-Locked Loop,或简称PLL)的参数,本实用新型特别是关于通过调整位于该解码模块的锁相环，从而使无线视频/音频数据传输系统能够同步从视频/音频数据流传输过来的时脉参考信息的速率。
背景技术：
随着对数字无线视频/音频数据的需求日益增加，如何有效控制在无线视频/音频发射接收系统中的数据传输问题也愈来愈重要。由于视频/音频数据传输量随着需求而不断增长，处理大量的视频/音频信息传输也变得越来越困难。在公知技术中，数据流(data streams)包括视频、音频、时序信息和控制数据，其是在封包后作为一个复合的整体而被传送。根据不同的标准，如:MPEG-1、MPEG-2、MPEG-4、H.264/AVC和其他，这些数据、控制数据、时序信息和其他信息可编排成各种特定的格式。为了满足高清晰度的要求，高清晰度多媒体接口(HDMI)接收器通常用于高清晰度电视。HDMI接收器支持25MHz至165MHz范围的输入参考时脉频率。HDMI是一种能够传输未压缩的数据流的视频/音频接口。通常情况下，HDMI是作为任何兼容的数位视频/音频源(video/audio source)间的接口，这些兼容的数字视频/音频源例如为一机顶盒、一DVD播放器、一个人计算机、一视频游戏机，或一音频视频(AV)接收器、和一兼容的数字音频和/或视频显示器或监视器，如高清晰度电视(HDTV)。时序信息是视频/音频数据流的一个重要组成部分，其是用来同步视频和音频数据的译码和显示。例如，MPEG以时间戳(timestamp)或时脉参考(clock reference)来定义时序信息。MPEG标准允许编码器有选择性地调整时间戳的传输速率，以履行其编码功能。时间戳之间的时间间隔不能超过指定的范围是其中一限制。另一方面，时序信息对于重现经过无线传输的实时视频/音频数据流是相当重要的。在公知的视频译码器中，例如H.264/AVC视频译码器，用于帧缓冲(framebuffering)的快取内存通常例如以片外DDR内存(off-chip DDR memory)的形式存在。因此，所述DDR内存会增加成本和集成电路的占位面积(footprint)。通常情况下，在DDR内存中只有存储经过完全处理或译码的像素数据，而非将帧数据(frame data)存储在压缩域(compressed domain)。视频播放通常是以每秒30巾贞且显示分辨率为720p或1080p的方式进行播放。由于做为帧缓冲的内存有限，因此只有少数的视频帧数据可以存储在DDR内存中。如上所述，通过在接收端加入更多外部的内存容量(通常是以外接DDR的型式)，可满足快取缓冲器或帧缓冲器(frame buffer)的需求，以促进显示功能。通常，对于传统的视频译码器来说，编码与译码间的延迟会超过100毫秒。锁相环是电子电路的一种，其可以检测输入信号的频率并使一电压控制振荡器(Voltage-Controlled Oscillator，或简称VC0)的输出频率与输入信号的频率相匹配，以达到同步化的效果。锁相环是将其参考频率乘以一整数比而得到所需的输出频率。由于倍频(frequency multiplication)是准确的，故能使锁相环的输出频率精确的锁定到参考频率。因此，如果参考频率产生变化，其输出频率也会准确的随其变化。传统的锁相环(PLL)通常包括一个参考分频器(reference divider)、鉴相器(phase detector)、电荷泵(charge pump)、环路滤波器(loop filter)、电压控制振荡器、和反馈分频器(feedbackdivider)。为了增加额外的灵活性，通常会添加一后置分频器(post divider)。在锁相环运作时，是将电压控制振荡器的速度调整得更快或更慢，以响应在鉴相器的输入端所取得的输入时脉和反馈时脉。当反馈分频器和参考分频器的分频比的值愈小，鉴相器因时脉信号而被校正的速率就愈高。由于传统的无线视频/音频发射接收系统的视频译码模块需要有一个外接DDR内存来实现该无线视频/音频发送接收系统的正常运作，故有其改善的空间。
实用新型内容本实用新型的一目的是提供一无线视频/音频数据传输系统，其能够调整多个锁相环参数，以同步一译码模块的一数据流中的时脉参考信息的传输速率。本实用新型的另一目的是提供一无线视频/音频数据传输系统，其能够调整多个锁相环参数，以同步一编码模块的数据流中的时脉参考信息的传输速率。本实用新型的又一目的是提供一无线视频/音频数据传输系统，其无需使用一外部的DDR内存作为帧缓冲器。本实用新型的再一目的是提供一无线视频/音频数据传输系统，其使用一内建且位于内部的SRAM内存作为帧缓冲器。本实用新型的另一目的是提供一无线视频/音频数据传输系统，其是用于在译码模块的压缩域中处理像素数据或帧影像，此译码模块使用内建SRAM内存。为了实现上述目的和其他目的，将译码模块的参考频率与编码模块的参考频率同步可有效利用一较小的帧缓冲器(如:一内建SRAM内存)，而不会有影像显示失败的问题发生。此外，通过将译码模块的参考频率与编码模块的参考频率同步，帧缓冲器的大小可以有效地被优化，而使帧缓冲器容量较小的内建SRAM可以充分且有效地支持视频译码器对快取内存的需求，而无需任何较大的外接DDR内存。为了实现上述目的和其他目的，通过从译码模块发送周期信息可加快发射器的编码模块的时脉，而克服对快取内存或帧缓冲器的欠位(underflow)问题。为了实现上述目的和其他目的，视频/音频数据流的无线传输的显示分辨率例如为 720p 或 1080p。为了实现上述目的和其他目的，锁相环是用来解决编码模块和译码模块间参考频率同步的差异，此差异是由波动的时间延迟所造成。为了实现上述目的和其他目的，SRAM是设置于译码模块的译码IC上。为了实现上述目的和其他目的，提供一调整电路，该调整电路调整译码模块的参考频率相对于编码模块的参考频率以使其同步，其中该调整电路可为一锁相环电路。为了实现上述目的和其他目的，提供多个时间戳，每一在数据包标头(packetheader)中的时间戳是在每隔一设定的时间间隔后发送，以检测编码模块和译码模块间的时间差。因此，当编码模块的参考频率过高，且相较于解码模块中相应的时间戳的值，编码模块中相应的时间戳的值过低时，则解码模块的锁相环可被往上调整。此外，当编码模块的参考频率过低，且相较于解码模块中相应的时间戳的值，编码模块中相应的时间戳的值过高时，则解码模块的锁相环可被往下调整。 为了实现上述目的和其他目的，在编码模块和译码模块中所使用的计数器属于一32位的计数器，此计数器包含时间戳的值。为了实现上述目的和其他目的，锁相环包括一参考分频器、一鉴相器、一电荷泵、一环路滤波器、一电压控制振荡器、和一反馈分频器。在锁相环运作时，可将电压控制振荡器的速度调整得更快或更慢，以响应在鉴相器的输入端所取得的输入时脉和反馈时脉。当反馈分频器和参考分频器的分频比的值愈小，鉴相器因一时脉信号而被校正的速率愈高。为了实现上述目的和其他目的，提供一高清晰度多媒体接口(HDMI)的I/O连接器，其用以将位于任何兼容的数字视频/音频源和一兼容的数字视频/音频显示器或监视器间未压缩的数据流传输至接收器的译码模块。其中，数字视频/音频源例如为一机顶盒、一 DVD播放器、一个人计算机、一视频游戏机、或一音频视频(AV)接收器，而兼容的数字视频/音频显示器或监视器例如为数字电视(DTV)。为了实现上述目的和其他目的，一控制逻辑产生一信标脉冲(beacon pulse)，并在解码模块本地时脉的一正规且预定的期间内，该信标脉冲作为一控制讯号从该译码模块无线传输至该编码模块。为了实现上述目的和其他目的，通过时间戳的值，译码模块使用一本地时脉来判断数据流的时序，且同步编码模块的本地时脉和译码模块的本地时脉。为了实现上述目的和其他目的，无线编码模块和译码模块可进行单向或双向通τΗ ο为了实现上述目的和其他目的，译码区及信道间的同步是藉由使用传输流中的PCR来完成，PCR是一时间戳且用于产生出解码模块的时序。具体而言，本实用新型提供了一种无线视频/音频数据传输系统，包括:一发射器，该发射器包括一编码模块；一接收器，该接收器包括一解码模块 '及 一 SRAM,该SRAM是设置和配置在该译码模块内；其中，该发射器是连接到一电子装置并提供多个视频/音频数据流，该接收器连接到一显示设备以播放视频/音频，所述视频/音频数据流无线传输于该编码模块和该译码模块间，且该译码模块未使用DDR内存。优选的是，所述的无线视频/音频数据传输系统，所述SRAM为一内建且作为帧缓冲器的SRAM。优选的是，所述的无线视频/音频数据传输系统，所述SRAM为一内建SRAM快取。一种无线视频/音频传输系统，包括:—发射器，该发射器的内部具有一编码模块；—接收器，该接收器的内部具有一解码模块；一调整电路；及一 SRAM ；[0040]其中，该调整电路和该SRAM是配置在该译码模块中，多个视频/音频数据流无线传输于该编码模块和该译码模块间，无DDR内存耦接到该译码模块，且该调整电路的速度可被调整以同步该译码模块的参考频率与该编码模块的参考频率。优选的是，所述的无线视频/音频传输系统，所述调整电路为一锁相环，且该锁相环包括一电压控制振荡器，而该锁相环提供该编码模块和该译码模块间的频率同步。优选的是，所述的无线视频/音频传输系统，用于同步所述视频/音频数据流的译码的一时序信息是由多个时间戳所定义，这些时间戳是在多个设定的时间间隔中发送，在该编码模块与该译码模块中所分别使用的一计数器是包括该时间戳的32位计数器，且该时间戳位于帧标头。优选的是，所述的无线视频/音频传输系统，当所述编码模块的参考频率是高于该译码模块的参考频率一第一预设量，且该编码模块中相应的时间戳的值是低于该解码模块中相应的时间戳的值一第二预设量，则该锁相环将往上调整。优选的是，所述的无线视频/音频传输系统，当所述编码模块的参考频率是低于该译码模块的参考频率一第一预设量，且该编码模块中相应的时间戳的值是高于该解码模块中相应的时间戳的值一第二预设量，则该锁相环将往下调整。一种无线视频/音频传输系统，包括:一发射器，该发射器的内部包括一编码模块；一接收器，该接收器的内部包括一解码模块；一锁相环，该锁相环包括一电压控制振荡器；以及一 SRAM ；其中，该锁相环是配置在该编码模块中，且该SRAM是配置在该译码模块中，多个视频/音频数据流无线传输于该编码模块和该译码模块间，无DDR内存耦接到该解码模块，该锁相环的该电压控制振荡器的速度可调整的更快或更慢以同步该编码模块的参考频率与该译码模块的参考频率。优选的是，所述的无线视频/音频传输系统，还包括一控制逻辑，且该控制逻辑产生产生一信标脉冲，在一预定的期间内该信标脉冲作为一控制讯号从该译码模块无线传输至该编码模块，以从该译码模块传输一时序信息至该编码模块，以调整该锁相环的设定。为让本实用新型的上述目的、特征和优点更能明显易懂，下文将以实施例并配合所附图示，作详细说明如下。
图1所绘示为本实用新型的无线视频/音频传输系统的第一实施例。图2所绘示为公知的一锁相环，此锁相环具有一电压控制振荡器。图3a图3b所绘示为以时间戳定义的定时信息，其中每一在数据包标头中的时间戳是在每隔一设定的时间间隔后发送，以检测时间差。图4所绘示为在另一实施例中，一控制逻辑产生一信标脉冲，并在译码模块的本地时脉的一正规且预定的期间内，该信标脉冲作为一控制讯号从译码模块无线传输至编码模块。[0058]图5所绘示为第五实施例的一译码模块，此译码模块包括一视频解码区与一音频解码区。
具体实施方式
在说明书及权利要求书中使用了某些词汇来指称特定的组件。所属技术领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同样的组件。本说明书及权利要求书中并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及权利要求书当中所提及的“包括”为一开放式的用语，故应解释成“包括但不限定于”。另外，“耦接”一词在此是包括任何直接及间接的电气连接方式。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其它装置或连接方式间接地电气连接至该第二装置。本实用新型的第一实施例提供一无线视频/音频传输系统10。请参照图1，无线视频/音频传输系统10包括一发射器20和一接收器25。发射器20包括一编码模块30,而接收器25则包括一解码模块35。发射器20可以是安装于一电子设备(未绘示)上，该电子设备包括多个视频/音频数据，该些视频/音频数据可通过发射器20而于接收器25上无线播放。接收器25可以是连接到一显示设备(未绘示)，例如:高清晰度电视，以进行视频/音频播放。解码模块35可提供每秒30帧且分辨率为720p或1080p的视频播放，而视频/音频数据流可在编码模块30和译码模块35间进行无线传输。由于时间延迟呈现周期性的波动，从而导致在编码模块30与译码模块35间在频率同步(frequency synchronization)上的差异。一 SRAM40是设置在译码模块35的译码IC 50上，即:内建SRAM。在第一实施例中，由于无外接DDR内存(未绘示)的设置，从而能够降低整体IC的占位面积。请再参照图1，锁相环60可配置在译码模块35的译码IC 50中。请参照图2，锁相环60为一公知的锁相环，此锁相环可调整电压控制振荡器(VCO) 70，使该电压控制振荡器运作得更快或更慢。在第二实施例中，锁相环60可配置在编码模块30上，其能调整编码模块30的速度而非译码模块35的速度。在本实用新型的实施例中，锁相环60是一电子电路，其可检测一输入信号的频率，并使电压控制振荡器70的输出频率与该输入信号的频率相配合，以达到同步化的效果。在第一实施例中，锁相环60包括一参考分频器(未绘示)、一鉴相器(未绘示)、一电荷泵(未绘示)、一环路滤波器(未绘示)、一电压控制振荡器70、和一反馈分频器(未绘示)。在另一实施例中，为了增加额外的灵活性，会添加后置分频器(post divider)(未绘示)。在锁相环60运作时，电压控制振荡器70的速度可调整得更快或更慢，以响应在鉴相器的输入端所取得的输入时脉和反馈时脉。当反馈分频器和参考分频器的分频比的值愈小，鉴相器因时脉信号而被校正的速率愈高。在该实施例中，锁相环60可形成一调整电路，此调整电路可调整译码模块35的参考频率值与编码模块30中的参考频率值，以达到同步的效果。另外，锁相环60中的电压控制振荡器70可建立所欲的时间差(time difference)。在第一实施例中，系统时脉的振荡是介于_30ppm与+30ppm的误差间。此外，在本实施例中，多个数据流，其包括视频、音频、时序信息和控制数据，是在封包后作为一个复合的整体而被传送。根据不同的标准,如MPEG-4、H.264/AVC等，将这些数据、控制数据、时序信息和其他信息进行编排。时序信息是用来同步视频和音频数据的译码和呈现。请参照图3A，在不同的实施例中，时序信息是由多个时间戳80所定义。此外，在数据包标头(packetheader)中被发送的时间戳80，其发送的间隔例如为10毫秒，是用于检测时序差。值得注意的是，时间戳80并不一定出现在每一数据包90中，在第一实施例中时间戳80例如是以10毫秒为预定的时间间隔进行配置，但并不限于此，其可视个别的情况而依照不同的时间间隔进行配置。计数器是依据27兆赫的频率进行计数，以比较本地计数器的时间戳80a。基于编码模块30的本地计数器的时间戳80a的值与解码模块35的本地计数器的时间戳80b的值的差异，当编码模块30的参考频率是高于译码模块35的参考频率一第一预设量，且编码模块30中相应的时间戳80a的值相较于解码模块35中相应的时间戳80b的值是低于一第二预设量，则设置于解码IC 50的锁相环60便会被往上调整。此外，当编码模块30的参考频率是低于译码模块35的参考频率一第一预设量，且编码模块30中相应的时间戳80a的值相较于解码模块35中相应的时间戳80b的值是高于一第二预设量，则设置于解码IC 50的锁相环60便会被往下调整。在第一实施例中，在编码模块30和译码模块35中的计数器是32位且包括时间戳80的值。总之，当编码模块30过快，译码模块35中的锁相环60会被往上调整。然后，当编码模块30太慢，译码模块35中的锁相环60会被往下调整。此外，时间戳80是位于巾贞标头(frame header)(未绘示)。值得注意的是，在本实用新型的实施例中，无需将显示数据储存在任何外接DDR上。因此，锁相环60能够有效地提供编码模块30的频率和译码模块35的频率间的同步，而无需如传统DDR内存一般的快取缓冲。在本实用新型的实施例中，并未设置一位于外部、体积较大、并作为帧缓冲器的DDR内存，反而在解码模块35中设置有至少一 SRAM 40。该SRAM 40是一预设、体积较小、且位于解码IC 50内部的内建SRAM，且SRAM 40的操作性能是快于公知的DDR内存。在第三实施例中，相较于公知从编码到译码的延迟约100毫秒，使用SRAM 40所造成的延迟约50毫秒。在第四实施例中，帧缓冲器或快取可为一可自定义电压的SRAM，以尽量减少内存访问功耗(memory access power),且SRAM 40可为一单端口的内建SRAM快取。在第一实施例中，接收器25是一具有HDMI接口的接收器，其支持的一输入参考时脉的频率范围介于25MHz至165MHz间。在第一实施例中，发射器20的编码模块30是一无线模块，并产生一本地时脉，本地时脉的周期的计算是在一共同的时序参考期间(commontiming reference period)进行,在此共同的时序参考期间内，编码模块30和译码模块35之间是保持在无线传输的状态。在共同的时序参考期间内接收解码模块的时脉的时间戳80后，通过比较编码模块的时脉的时间戳80a与解码模块的时脉的时间戳80b，可对编码模块30的本地时脉信号进行调整。在第一实施例中，译码模块35进一步无线接收来自编码模块30的时序参考(timing reference)。此外,译码模块35接收从编码模块30传送来的数据样本的数据包，此数据包伴随着基于编码模块30的时序参考的一时间戳80，解码模块35在时间戳80所指定的时间输出数据样本。在实施例中，编码模块30和译码模块35间可无线进行单向或双向通讯。参考图4，在另一实施例中，一控制逻辑77产生一信标脉冲(beacon pulse)，并在解码模块的本地时脉的一正规且预定的期间内，作为一控制讯号的信标脉冲从译码模块35无线传输至编码模块30。此外，无线视频/音频传输系统10例如为一无线视频/音频数据传输中继器(wireless video/audio data transmission gateway device) 在第五实施例，于编码模块30中，视频数据和音频数据被编码成多个基本的视频和音频的位流(bit streams)。 然后，将这些位流转换成数据包。于收到数据包后，将数据包复用化(multiplexed)以产生一传输流(transport stream)。传输流于一传输通道上传输，此传输通道可进一步包括个别通道特定的(separate channel specific)编码模块和译码模块(未绘示)。接下来，藉由一传输流解复用器(demultiplexor)将传输流解复用和解码，其中基本的位流是作为一输入而输入到解码模块35。请参照图5，解码模块35包括一视频解码区100和音频解码区105，其输出分别为径上译码视频信号(decoded videosignals on path)和径上译码音频信号。此外，时序信息可藉由传输流解复用器撷取并传输到时脉控制(clock control)以同步视频解码区100和音频译码区105及信道。在此实施例中，视频解码区100和音频译码区105及信道间的同步是藉由使用传输流中的PCR来完成，PCR是一时间戳80。更具体地说，时脉控制包括锁相环60，其用以评估PCR以对电压控制振荡器70进行调整，从而实现同步。初始化使译码模块35的计数器的值与编码模块30的计数器的值相等。当译码模块35的参考频率与编码模块30同步时，分别包括时间戳80a与时间戳80b的二个计数器同步进行计数。在本实用新型的实施例中，藉由省略一个作为帧缓冲器、体积较大、且位于外部的DDR内存，而以一体积较小且位于内部的SRAM作为代替，可使无线视频/音频传输系统减少整体内存的使用。因此，藉由省略DDR内存，可以减少无线视频/音频传输系统的内存组件的数量。在公知中，只有经过完全处理的像素是存储在外接DDR内存中。另一方面，根据本实用新型的实施例，位于压缩域的像素数据是存储在SRAM 40中。上述实施例仅是为了方便说明而举例，虽遭所属技术领域的技术人员任意进行修改，均不会脱离如权利要求书中所欲保护的范围。
权利要求1.一种无线视频/音频数据传输系统，其特征在于，包括: 一发射器，该发射器包括一编码模块； 一接收器，该接收器包括一解码模块 '及 一 SRAM,该SRAM是设置和配置在该译码模块内； 其中，该发射器是连接到一电子装置并提供多个视频/音频数据流，该接收器连接到一显示设备以播放视频/音频，所述视频/音频数据流无线传输于该编码模块和该译码模块间，且该译码模块未使用DDR内存。
2.如权利要求1所述的无线视频/音频数据传输系统，其特征在于，所述SRAM为一内建且作为帧缓冲器的SRAM。
3.一种无线视频/音频数据传输系统，其特征在于，包括: 一发射器，该发射器的内部具有一编码模块； 一接收器，该接收器的内部具有一解码模块； 一调整电路；及 一 SRAM ； 其中，该调整电路和该SRAM是配置在该译码模块中，多个视频/音频数据流无线传输于该编码模块和该译码模块间，无DDR内存耦接到该译码模块，且该调整电路的速度可被调整以同步该译码模块的参考频率与该编码模块的参考频率。
4.如权利要求3所述的无线视频/音频数据传输系统，其特征在于，所述调整电路为一锁相环，且该锁相环包括一电压控制振荡器， 而该锁相环提供该编码模块和该译码模块间的频率同步。
5.如权利要求4所述的无线视频/音频数据传输系统，其特征在于，用于同步所述视频/音频数据流的译码的一时序信息是由多个时间戳所定义，这些时间戳是在多个设定的时间间隔中发送，在该编码模块与该译码模块中所分别使用的一计数器是包括该时间戳的32位计数器，且该时间戳位于帧标头。
6.如权利要求5所述的无线视频/音频数据传输系统，其特征在于，当所述编码模块的参考频率是高于该译码模块的参考频率一第一预设量，且该编码模块中相应的时间戳的值是低于该解码模块中相应的时间戳的值一第二预设量，则该锁相环将往上调整。
7.如权利要求5所述的无线视频/音频数据传输系统，其特征在于，当所述编码模块的参考频率是低于该译码模块的参考频率一第一预设量，且该编码模块中相应的时间戳的值是高于该解码模块中相应的时间戳的值一第二预设量，则该锁相环将往下调整。
8.一种无线视频/音频数据传输系统，其特征在于，包括: 一发射器，该发射器的内部包括一编码模块； 一接收器，该接收器的内部包括一解码模块； 一锁相环，该锁相环包括一电压控制振荡器；以及 一 SRAM ； 其中，该锁相环是配置在该编码模块中，且该SRAM是配置在该译码模块中，多个视频/音频数据流无线传输于该编码模块和该译码模块间，无DDR内存耦接到该解码模块，该锁相环的该电压控制振荡器的速度可调整的更快或更慢以同步该编码模块的参考频率与该译码模块的参考频率。
9.如权利要求8所述的无线视频/音频数据传输系统，其特征在于，还包括一控制逻辑，且该控制逻辑产生一信标脉冲，在一预定的期间内该信标脉冲作为一控制讯号从该译码模块无线传输至该编码模块，以从该译码模块传输一时序信息至该编码模块，以调整该锁相环的设定。
专利摘要一种无线视频/音频数据传输系统，其可调整锁相环的参数以同步一解码模块中时脉参考信息的传输速率。此译码模块无需外部的DDR内存以执行帧缓冲，而是使用内部的SRAM内存作为帧缓冲器。帧影像是在使用SRAM的译码模块的压缩域下进行处理。将译码模块的参考频率与编码模块的参考频率同步可使SRAM被利用。用于同步视频/音频数据译码的时序信息是由在设定的时间间隔发送的时间戳所定义。若编码模块的参考频率是高于译码模块的参考频率，且该编码模块中相应的时间戳的值是低于该解码模块中相应的时间戳的值，则锁相环将往上调整，反之亦然。
文档编号H04N7/56GK203015038SQ20122041715
公开日2013年6月19日 申请日期2012年8月21日 优先权日2011年9月5日
发明者叶舟, 陈宗裕 申请人:蓝云科技股份有限公司