专利名称：基于fpga的以太网组网装置的制作方法
技术领域：
本实用新型涉及网络技术领域，具体涉及一种组网装置。
背景技术：
以太网是最广泛使用的网络标准之一。以太网因其NIC(网络接口卡)和HUB端口价格低廉、具有维护简单、易于扩充等优点，成为最受欢迎的网络技术之一。因此，在电信运营商的小区宽带以太接入系统方面，在一些行业内部联网，如电力行业、铁路行业、石油、政府部门等行业用户方面，由于数据是目前通信网络的主要业务，尤其是以TCP/IP为主的业务最多，因而采用以太网来组网的网络最为常用。目前最多是采用一般的二层以太网交换机来实现的。这样做，组网方便、价格低廉、成本较低。但也存在如下缺陷1)网络无法做到环网备份功能，不能做到电信级的自愈功能；2)网络安全性不强；3)网络流量较大，容易产生网络广播风暴，从而造成网络瘫痪；4)容易给病毒可乘之机；5)不能做到较强的可管理、运营级别的网络；6)端口隔离不能做到很安全的隔离，给用户信息泄露留下了隐患；7)用户端口状态不能控制和管理。
实用新型内容本实用新型的目的在于，提供一种基于FPGA的以太网组网装置，解决以上技术问
题。 本实用新型所解决的技术问题可以采用以下技术方案来实现基于FPGA的以太网组网装置，包括一以太网(FE)接口，其特征在于，还包括一 PHY芯片、FPGA芯片、serdes (串并转换器)芯片、光模块，所述以太网接口连接所述PHY芯片，所述PHY芯片连接所述FPGA芯片，所述FPGA芯片连接所述serdes芯片，所述serdes芯片连接所述光模块。本实用新型的FE信号从以太网接口通过PHY芯片后进入FPGA芯片，在FPGA芯片中将FE信号处理成并行信号进入serdes芯片，serdes芯片再将数据进行串并转换后发送到光模块，光模块进行电光转换后，最终将FE信号通过光纤发送出去。本实用新型中的PHY芯片的PHY是指OSI中的物理层，PHY芯片是用来在通讯两方传输信号前，与所连接的对端建立通路的一种器件。在本实用新型中PHY芯片用于将以太网接口发送的FE信号送入FPGA芯片中。所述以太网接口包括至少两个，所述PHY芯片包括至少两个，每个所述以太网接口连接一个所述PHY芯片，至少两个所述PHY芯片分别连接所述FPGA芯片。所述以太网接口与所述FPGA芯片之间分别通过一通道选择开关连接。所述通道选择开关可以设置在所述以太网接口与PHY芯片之间，也可以设置在所述PHY芯片与所述FPGA芯片之间。优选所述以太网接口采用四个，所述PHY芯片采用四个，每个所述以太网接口连接一个所述PHY芯片；[0011]所述光模块采用两个。4路FE信号通过PHY芯片后进入FPGA芯片，在FPGA芯片中将4路FE信号处理成I组16路的并行信号进入serdes芯片，serdes芯片再将这16路数据进行串并转换后发送到一个光模块，此光模块进行电光转换后，最终将4路FE信号通过光纤发送出去。另一个光模块用于接收外部光纤发送的光信号，通过逆过程将光信号转换成EF信号。所述以太网接口可以采用RJ45接口。本实用新型的以太网接口遵循IEEE 802.3、IEEE802. 3u标准，其传输速率为100Mbps，传输距离为IOOm (5类缆)。所述光模块可以采用双纤光模块，也可以采用单纤双向光模块。本实用新型当采用单纤双向光光模块时，单根光纤同时完成收发功能。本实用新型的光模块支持热插拔。还包括一通信接口，所述通信接口分别连接所述FPGA芯片的信号输入端、信号输出端。所述通信接口分别连接所述serdes芯片的信号输入端、信号输出端。通过所述通信接口以实现FPGA芯片的内环回和serdes芯片的内环回，供调测人员调测使用。通过通信接口也可以对本实用新型进行故障的排测。为了识别本实用新型是对FPGA芯片或serdes芯片的内环回，本实用新型可以采用开关选择内环回所述通信接口通过第一开关连接所述serdes芯片，所述通信接口通过一第二开关连接所述FPGA芯片。所述通信接口可以采用RS232接口。所述通信接口还可以通过一第三开关分别连接所述光模块的信号输入端、信号输出端。以便光模块也 实现内环回的目的。所述通信接口与所述serdes芯片之间还可以连接一环回指示灯。还包括一 JTAG接口，所述JTAG接口连接所述FPGA芯片。本实用新型通过JTAG接口对FPGA芯片进行参数的配置和软件的烧写。还包括一复位开关，所述复位开关分别连接所述FPGA芯片的复位端、所述serdes芯片的复位端。通过复位开关对FPGA芯片和serdes芯片进行复位。所述通道选择开关可以采用拨码开关。所述第一开关、第二开关、第三开关也可以采用拨码开关。还包括一用于供电的电源模块，所述电源模块连接一电源指示灯。所述电源模块采用一电源适配器，所述电源适配器的输出端为5V的直流电流。有益效果由于采用上述技术方案，本实用新型采用基于FPGA模式的以太网技术，具有可管理、可运维、方便维护的特点。本实用新型不同于传统的以太交换机的方式，本实用新型的用户数据的转发、互通完全由网管来控制实现，完全能满足以太网的控制和管理需求。
图1为本实用新型的外部结构示意图；图2为本实用新型内部连接示意图。
具体实施方式
为了使本实用新型实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示进一步阐述本实用新型。参照图1、图2，基于FPGA的以太网组网装置，包括一以太网接口 1，还包括一 PHY芯片2、FPGA芯片3、serdes芯片4、光模块5，以太网接口 I连接PHY芯片2，PHY芯片2连接FPGA芯片3，FPGA芯片3连接serdes芯片4，serdes芯片4连接光模块5。本实用新型的FE信号从以太网接口 I通过PHY芯片2后进入FPGA芯片3，在FPGA芯片3中将FE信号处理成并行信号进入serdes芯片4，serdes芯片4再将数据进行串并转换后发送到光模块5，光模块5进行电光转换后，最终将FE信号通过光纤发送出去。本实用新型中的PHY芯片2的PHY是指OSI中的物理层，PHY芯片2是用来在通讯两方传输信号前，与所连接的对端建立通路的一种器件。在本实用新型中PHY芯片2用于将以太网接口 I发送的FE信号送入FPGA芯片3中。以太网接口 I包括至少两个，PHY芯片2包括至少两个，每个以太网接口 I连接一个PHY芯片2，至少两个PHY芯片2分别连接FPGA芯片3。每个以太网接口 I与FPGA芯片3之间分别通过一通道选择开关连接。通道选择开关可以设置在以太网接口 I与PHY芯片2之间，也可以设置在PHY芯片2与FPGA芯片3之间。参照图2，优选以太网接口 I采用四个，PHY芯片2采用四个，每个以太网接口 I连接一个PHY芯片2。光模块5采用两个。4路FE信号通过PHY芯片2后进入FPGA芯片3，在FPGA芯片3中将4路FE信号处理成I组16路的并行信号进入serdes芯片4，serdes芯片4再将这16路数据进行串并转换后发送到一个光模块5，此光模块5进行电光转换后，最终将4路FE信号通过光纤发送出去。另一个光模块5用于接收外部光纤发送的光信号，通过逆过程将光信号转换成EF信号。
以太网接口 I可以采用RJ45接口。本实用新型的以太网接口 I遵循IEEE 802.3、IEEE802. 3u标准，其传输速率为100Mbps，传输距离为IOOm (5类缆)。光模块5可以采用双纤光模块，也可以采用单纤双向光模块。本实用新型当采用单纤双向光光模块5时，单根光纤同时完成收发功能。本实用新型的光模块5支持热插拔。还包括一通信接口 6，通信接口 6分别连接FPGA芯片3的信号输入端、信号输出端。通信接口 6分别连接serdes芯片4的信号输入端、信号输出端。通过通信接口 6以实现FPGA芯片3的内环回和serdes芯片4的内环回，供调测人员调测使用。通过通信接口6也可以对本实用新型进行故障的排测。为了识别本实用新型是对FPGA芯片3或serdes芯片4的内环回，本实用新型可以采用开关选择内环回通信接口 6通过第一开关KEYl连接serdes芯片4，通信接口 6通过一第二开关KEY2连接FPGA芯片3。通信接口 6可以采用RS232接口。通信接口 6还可以通过一第三开关分别连接光模块5的信号输入端、信号输出端。以便光模块5也实现内环回的目的。通信接口 6与serdes芯片4之间还可以连接一环回指示灯41。环回指示灯41可以采用LED灯。[0043]还包括一 JTAG接口 7，JTAG接口 7连接FPGA芯片3。本实用新型通过JTAG接口7对FPGA芯片3进行参数的配置和软件的烧写。还包括一复位开关8,复位开关8分别连接FPGA芯片3的复位端、serdes芯片4的复位端。通过复位开关8对FPGA芯片3和serdes芯片4进行复位。本实用新型的通道选择开关、第一开关KEY1、第二开关KEY2、第三开关均可以采用拨码开关。还包括一用于供电的电源模块9，电源模块9连接一电源指示灯。电源模块9采用一电源适配器，电源适配器的输出端为5V的直流电流。实施方式一参照图1、图2，包括四个以太网接口1、四个PHY芯片2、一个FPGA芯片3、一个serdes芯片4、一个环回指示灯41、两个光模块5、RS232接口、JTAG接口 7、一个复位开关8、第一开关KEY1、第二开关KEY2、电源模块9。参照图1，四个以太网接口 I分别为FE1、FE2、FE3、FE4。本实用新型既可以作为发射端装置，也可以作为接收端装置。发射端装置发射信号通过4路FE信号通过PHY芯片后进入FPGA芯片，在FPGA芯片3中将4路FE信号处理成I组16路的并行信号进入serdes芯片4，serdes芯片4再将这16路数据进行串并转换后发送到光模块5，光模块5进行电光转换后，最终将4路FE信号通过光纤发送出去。接收端装置接收端则是将一路光信号经过上述逆过程，最终转换成4路FE信号。本实用新型的拨码开关用于本实用新型的状态控制。本实用新型可以设有复数个拨码开关、复数个指示灯。参照图1中，设有12个拨码开关KEYl serdes芯片4内环回控制开关。‘I’表示内环回有效。‘0’表示无效。KEY2 =FPGA芯片3内环回控制开关。‘I’表示内环回有效。‘0’表示无效。KEY3、KEY4 :预留。KEY5、KEY6 =FEl通道选择开关。KEY5为低位，KEY6为高位。“00”表示接收对端FEl ; ‘01，表示接收对端FE2 ;“10”表示接收对端？￡3 11”表示接收对端FE4 ；KEY7，KEY8 FE2通道选择开关。KEY7为低位，KEY8为高位。“00”表示接收对端FEl ; ‘01，表示接收对端FE2 ;“10”表示接收对端？￡3 11”表示接收对端FE4 ；KEY9，KEYlO FE3通道选择开关。KEY9为低位，KEYlO为高位。“00”表示接收对端FEl ; ‘01’表示接收对端FE2 ;“10”表示接收对端？￡3 11”表示接收对端FE4 ；KEYl I, KEY 12 :FE4通道选择开关。KEYll为低位，KEY12为高位。“00”表示接收对端FEl ； ‘01’表示接收对端FE2 ;“10”表示接收对端FE3 11”表示接收对端FE4。以上显示和描述了本实用新型的基本原理和主要特征和本实用新型的优点。本行业的技术人员应该了解，本实用新型不受上述实施例的限制，上述实施例和说明书中描述的只是说明本实用新型的原理， 在不脱离本实用新型精神和范围的前提下，本实用新型还会有各种变化和改进，这些变化和改进都落入要求保护的本实用新型范围内。本实用新型要求保护范围由所附的权利要求书及其等效物界定。
权利要求1.基于FPGA的以太网组网装置，包括一以太网接口，其特征在于，还包括一PHY芯片、FPGA芯片、serdes芯片、光模块，所述以太网接口连接所述PHY芯片，所述PHY芯片连接所述FPGA芯片,所述FPGA芯片连接所述serdes芯片,所述serdes芯片连接所述光模块。
2.根据权利要求1所述的基于FPGA的以太网组网装置，其特征在于，所述以太网接口包括至少两个，所述PHY芯片包括至少两个，每个所述以太网接口连接一个所述PHY芯片，至少两个所述PHY芯片分别连接所述FPGA芯片。
3.根据权利要求2所述的基于FPGA的以太网组网装置，其特征在于，所述以太网接口与所述FPGA芯片之间分别通过一通道选择开关连接。
4.根据权利要求3所述的基于FPGA的以太网组网装置，其特征在于，所述以太网接口采用四个，所述PHY芯片采用四个，每个所述以太网接口连接一个所述PHY芯片； 所述光模块采用两个。
5.根据权利要求1所述的基于FPGA的以太网组网装置，其特征在于，所述以太网接口采用RJ45接口。
6.根据权利要求1所述的基于FPGA的以太网组网装置，其特征在于，所述光模块采用双纤光模块或单纤双向光模块。
7.根据权利要求1至6中任意一项所述的基于FPGA的以太网组网装置，其特征在于，还包括一通信接口，所述通信接口分别连接所述FPGA芯片的信号输入端、信号输出端； 所述通信接口分别连接所述serdes芯片的信号输入端、信号输出端； 所述通信接口通过第一开关连接所述serdes芯片，所述通信接口通过一第二开关连接所述FPGA芯片。
8.根据权利要求7所述的基于FPGA的以太网组网装置，其特征在于，所述通信接口与所述serdes芯片之间还连接一环回指示灯。
9.根据权利要求1至6中任意一项所述的基于FPGA的以太网组网装置，其特征在于，还包括一 JTAG接口，所述JTAG接口连接所述FPGA芯片。
10.根据权利要求1至6中任意一项所述的基于FPGA的以太网组网装置，其特征在于，还包括一复位开关，所述复位开关分别连接所述FPGA芯片的复位端、所述serdes芯片的复位端。
专利摘要本实用新型涉及网络技术领域，具体涉及一种组网装置。基于FPGA的以太网组网装置，包括一以太网接口，还包括一PHY芯片、FPGA芯片、serdes芯片、光模块，以太网接口连接PHY芯片，PHY芯片连接FPGA芯片，FPGA芯片连接serdes芯片，serdes芯片连接光模块。由于采用上述技术方案，本实用新型采用基于FPGA模式的以太网技术，具有可管理、可运维、方便维护的特点。
文档编号H04L12/931GK202906958SQ20122052063
公开日2013年4月24日 申请日期2012年10月11日 优先权日2012年7月17日
发明者姚兵丽 申请人:上海瑶视通讯科技有限公司