传感器和传感方法
【专利摘要】本发明提供了传感器和传感方法，它们能够在不会影响装置的运行的前提下，抑制因为安装了用于解决传输错误的问题的电路而导致的能耗增大。通过接口模块，将传感模块所输出的传感信号转换成预先定义的预定数据格式以输出至其他装置。该接口模块执行如下操作：生成被用来纠正所述数据格式中的错误的纠错信息；判定当前是否正在生成将要嵌入至所述数据格式中的预定数据；以及根据当前是否正在生成将要嵌入至所述数据格式中的所述预定数据的判定结果，来控制纠错信息生成单元的运行。
【专利说明】传感器和传感方法
【技术领域】
[0001]本发明涉及传感器和传感方法，具体地，涉及能够在不会影响装置的运行的前提下，抑制因为安装了预防传输错误(transmission error)的对策用的电路而造成的能耗增加的传感器和传感方法。
【背景技术】
[0002]随着图像传感器中图片质量的提高和帧速率的增大，图像传感器与用于处理由该图像传感器摄取的图像的DSP (Digital Signal Processor:数字信号处理器)之间的接口所需求的是，数据的传输容量不断提高。
[0003]为满足这种需求，采用例如增加接口的时钟频率、降低信号的电压等技术。然而，根据该技术，增加了 DSP侧的采样定时(sampling timing)的生成难度,从而导致数据的正确传输变得困难。
[0004]作为用于提高芯片间的传输容量的标准,可使用诸如PCI Express (PeripheralComponent Interconnect Express:快 捷 PCI)和 Serial ATA(Serial AdvancedTechnology Attachment:串行 ΑΤΑ)等标准。在 PCIExpress 和 Serial ATA 中，通过增强⑶R(Clock Data Recovery:时钟数据恢复)电路和均衡器的性能来获取高的传输容量。此外，作为移动电话用的芯片间的接口，可使用MIPI (Mobile Industry ProcessorInterface:移动产业处理器接口)标准。
[0005]引用列表
[0006]非专利文献
[0007]非专利文献I Serial ΑΤΑ:High Speed Serialized AT AttachmentRevisionl.0a7-January_2003” (串行ATA:高速串行高级技术附件规范修订版1.0a 2003年I月7日)
【发明内容】
[0008]要解决的技术问题
[0009]然而，上述各标准包含了很多的对于图像传感器与DSP之间的接口而言冗余的功能，原因在于:这些标准是针对像CPU(Central Processing Unit:中央处理单元)间的接口那样的更通用目的而制定的接口标准。假设图像传感器与DSP之间的接口采用这些标准，则图像传感器与DSP之间的接口间的接口不需要的功能也将不得不被应用，从而造成电路面积、能耗以及应用成本的增加。
[0010]特别地，预防传输错误的对策用的电路的应用的影响是显著的。例如，如果作为预防传输错误的对策用的电路而设置了如下电路:该电路生成ECC(Error Correcting Code:纠错码)/CRC(Cyclic Redundancy Check:循环冗余校验)作为用于纠正传输错误的码,那么该相关电路中的能耗就成为负担。
[0011]本发明是鉴于上述这类境况而被公开的，且能够在不影响装置的运行的前提下抑制因应用了预防传输错误的对策用的电路而造成的能耗增加。
[0012]解决问题所采取的技术方案
[0013]根据本发明的一个实施例，提出了 一种传感器，其包括接口模块，所述接口模块将传感模块所输出的传感信号转换成预先定义的预定数据格式以输出至其他装置。所述接口模块包括:纠错信息生成单元，它生成被用来纠正所述数据格式中的错误的纠错信息；数据生成判定单元，它判定是否正在生成将要嵌入至所述数据格式中的预定数据；以及运行控制单元，它根据是否正在生成将要嵌入至所述数据格式中的所述预定数据的判定结果，来控制所述纠错信息生成单元的运行。
[0014]所述运行控制单元可通过控制向所述纠错信息生成单元供给的时钟，来控制所述纠错信息生成单元的运行。
[0015]所述传感器进一步包括:纠错信息必要性判定单元，它判定在所述数据格式中所述纠错信息是否必要。在所述纠错信息生成单元运行的同时所述纠错信息必要性判定单元判定所述纠错信息为必要的情况下，且当所述数据生成判定单元判定未正在生成将要嵌入至所述数据格式中的所述预定数据时，所述运行控制单元使所述纠错信息生成单元的运行停止。
[0016]所述传感器进一步包括:纠错信息必要性判定单元，它判定在所述数据格式中所述纠错信息是否必要。在所述纠错信息生成单元停止的同时所述纠错信息必要性判定单元判定所述纠错信息为必要的情况下，且当所述数据生成判定单元判定未正在生成将要嵌入至所述数据格式中的所述预定数据时，所述运行控制单元使所述纠错信息生成单元开始运行。
[0017]所述数据生成判定单元可判定是否正在生成包，所述包存储着与按照所述数据格式而被传输的且为预定单位量的所述传感信号对应的数据。
[0018]根据本发明的一个实施例，提出了一种传感器的传感方法，所述传感器包括接口模块，所述接口模块将传感模块所输出的传感信号转换成预先定义的预定数据格式以输出至其他装置。所述接口模块包括:纠错信息生成单元，它生成被用来纠正所述数据格式中的错误的纠错信息；数据生成判定单元，它判定是否正在生成将要嵌入至所述数据格式中的预定数据；以及运行控制单元，它根据是否正在生成将要嵌入至所述数据格式中的所述预定数据的判定结果，来控制所述纠错信息生成单元的运行。所述传感方法包括以下步骤:在所述数据生成判定单元中，判定是否正在生成将要嵌入至所述数据格式中的所述预定数据；以及在所述运行控制单元中，根据是否正在生成将要嵌入至所述数据格式中的所述预定数据的判定结果，来控制所述纠错信息生成单元的运行。
[0019]根据本发明的上述方面，生成被用来纠正所述数据格式中的错误的纠错信息，判定是否正在生成将要嵌入至所述数据格式中的预定数据，并且基于是否正在生成将要嵌入至所述数据格式中的预定数据的判定结果来控制所述纠错信息生成单元的运行。
[0020]本发明的有益效果
[0021]根据本发明，能够在不影响装置的运行的前提下，抑制因应用了预防传输错误的对策用的电路而造成的能耗增加。
【专利附图】
【附图说明】[0022]图1是图示出应用了本发明的CMOS图像传感器的示例性结构的框图；
[0023]图2是用于更详细地说明图1所示的CMOS图像传感器10的一部分的常规示例的图；
[0024]图3是图示出由传感器数字模块22生成的帧的示例性结构的图；
[0025]图4是图示出图3中所示的包的示例性结构的图；
[0026]图5是图示出根据本发明实施例的示例性结构的图，也是用于更详细地说明图1中所示的CMOS图像传感器的一部分的图；
[0027]图6是用于说明时钟供给控制处理的示例的流程图；
[0028]图7是用于说明时钟供给控制处理的另一示例的流程图。
【具体实施方式】
[0029]下面，参考附图来描述这里所公开的本发明的实施例。
[0030]图1是图示出应用了本发明的CMOS图像传感器的示例性结构的框图。该CMOS图像传感器10例如被设置在数码照相机等中且用来摄取图像。
[0031 ] 在该图中的示例中，CMOS图像传感器10由PLL/PHY模块21、传感器数字模块22以及像素模块23组成。
[0032]PLL/PHY模块 21 主要由锁相环路(PLL:Phase_locked loop)和分频器(frequencydivider)组成，且生成向传感器数字模块22内部的时钟生成单元供给的预定频率的信号。
[0033]传感器数字模块22例如被配置成根据从像素模块输出的信号以预先定义的格式生成各巾贞的数据，以供给至未图示的DSP(Digital Signal Processor:数字信号处理器)等。由传感器数字模块22生成的各帧被供给至例如用于处理由CMOS图像传感器摄取的图像的DSP。
[0034]像素模块23被配置成包括光电变换器等，且被配置成把与通过摄取而获得的光对应的信号向传感器数字模块22输出。
[0035]图2是用于更详细地说明图1所示的CMOS图像传感器10的一部分的图。即，在图2中，示出了图1中PLL/PHY模块21和传感器数字模块22的详细结构。
[0036]顺便提及地，图2中所示的示例性结构为常规结构，而根据本发明的示例性结构将会稍后提到。
[0037]如图2所示，PLL/PHY模块21由PLL单元31和PHY模拟单元32组成。此外，传感器数字模块22由PHY逻辑单元34和传感器控制单元35组成。
[0038]在本示例中，从PLL单元31的振荡器41 ( “xl6”)中输出的信号被供给至分频器42 ( “Divl/2/4”)和PHY模拟单元32的分频器51 ( “Divl/4”)。另外，从分频器42中输出的信号通过使能端43 ( “Enable”)被供给至PHY模拟单元32的分频器52_1至分频器52-8( “Divl/5”)。
[0039]此外，从PHY模拟单元32的分频器51中输出的信号被供给至时钟生成单元33的分频器61-1 ( “Divl/2”)。从PHY模拟单元32的分频器52_1至分频器52_8中输出的信号分别被供给至PHY逻辑单元34的端子74-1至端子74-8。另外，从PHY模拟单元32的分频器52-1中输出的信号也被供给至PHY逻辑单元34的端子73-3。这个被供给至端子73-3的信号被称为PHY逻辑时钟。[0040]从时钟生成单元33的分频器61-1中输出的信号被供给至分频器61-2，且此外，还通过使能端62-1而被供给至PHY逻辑单元34的端子73-1。这个被供给至端子73_1的信号被称为链路逻辑时钟。从时钟生成单元33的分频器61-2中输出的信号通过使能端62-2而被供给至PHY逻辑单元34的端子73-2。这个被供给至端子73_2的信号被称为门控时钟(gated clock)。
[0041]PHY逻辑单元34的CRC电路71被配置成如下的电路:在根据从像素模块中输出的信号以预先定义的格式生成帧的数据时，该电路生成了包含于该相关帧内所存储的包的报头信息中的CRC (循环冗余校验)。
[0042]PHY逻辑单元34的ECC电路72被配置成如下的电路:在根据从像素模块中输出的信号以预先定义的格式生成帧的数据时，该电路生成了包含于该相关帧内所存储的包的报头信息中的ECC (纠错码)。
[0043]图3是图示出由传感器数字模块22生成的帧的示例性结构的图。该帧被用来例如在CMOS图像传感器10与DSP之间传输一帧图像数据。
[0044]在该相关帧中存储有从图3中左端处所示的“起始码”至该图中右端处所示的“空闲码”的独立数据。此外，在该帧中存储有包101。包101由“包报头(Packet Header)”、“数据载荷(Data Payload)”以及“脚注(Footer)”组成。
[0045]“包报头”被配置成包101的报头信息。
[0046]“数据载荷”被配置成包101的载荷。在包101的载荷中，存储着例如构成由CMOS图像传感器10摄取的图像的数据之中的一行的像素数据。例如，一帧图像的全体数据的传输是使用多个包来予以执行的。
[0047]“脚注”被配置成包101的脚注信息，并且是可选择性地添加的(存在有未添加“脚注”的情况)。
[0048]图4是图示出图3中所示的包101的示例性结构的图。如该图所示，包101的“包报头”由24字节数据组成，其中，6字节“报头”和2字节CRC的组合被重复三次而嵌入至该数据中。此外，除了最前6字节“包报头”外的18字节数据被用于ECC。
[0049]这里，各CRC例如是作为针对被嵌入为“数据载荷”的数据的检错码(errordetection code)而被计算出来的值。此外，在“报头”中，例如包含了如下的信息:该信息用于识别图像数据中的与被嵌入为“数据载荷”的数据对应的行的位置。
[0050]此外，在图4的示例中，作为可选选项的“脚注”被添加至包101中，且2字节CRC被嵌入为“脚注”。
[0051]图4中所示的各CRC均由图2中的CRC电路71生成，且图4中所示的ECC由图2中的ECC电路72生成。
[0052]图2中的PHY逻辑单元34的CRC电路71和ECC电路72无论哪一个均是预防传输错误的对策用的电路，且均根据PHY逻辑时钟而运行。即，CRC电路71和ECC电路72被配置成在PHY逻辑单元34的端子73-3被提供了 PHY逻辑时钟的状况下运行。
[0053]此外，在图2中示出了对应于端子74-1至端子74-8而设置的8个使能端。另外，设置有端子75-1至端子75-8，以便输出被供给至端子74-1至端子74_8的时钟以及这8个使能端的输出。例如，CMOS图像传感器10与DSP之间的传输路径是由与PHY逻辑单元34的端子75-1至端子75-8连接的信号线组成的。该传输路径也被称为局域网仿真(Lane)。[0054]图2中的传感器控制单元35例如是用于控制与未图示的用户接口之间进行的控制信号发送/接收的单元。三线串行通信电路81被配置成输出与从用户接口提供过来的参数对应的控制信号，以供给至PHY逻辑单元34。
[0055]如上面所提及的，PHY逻辑单元34的CRC电路71和ECC电路72在端子73-3被提供了 PHY逻辑时钟的状况下运行。
[0056]然而，也存在着在传感器数字模块22所输出的数据中不需要CRC或ECC的情形。在图2所示的结构的情况下，即使在这种情形下，PHY逻辑时钟也一直被供给至端子73-3。在CRC电路71和ECC电路72运行时，能耗因开关电流、漏电流等的出现而增加了。因而，期望一种能够有效地抑制这种能耗的技术。
[0057]因此，在本发明中，在不需要CRC或ECC时有效地抑制了能耗。图5是图示出根据本发明的实施例的示例性结构的图，也是用于更详细地说明图1所示的CMOS图像传感器10的一部分的图。
[0058]在图5中，与图2中的那些部件对应的部件被标识为相同标记，它们具有与图2所示情况下的功能相似的功能，且省略了对它们的详细描述。
[0059]在图5的示例中，与图2所示情况不同的是，PHY逻辑单元34设置有节能控制电路76。此外，在图5的示例中，与图2所示情况不同的是，传感器控制单元35设置有时钟控制电路82。
[0060]此外，在图5的示例中，与图2所示情况不同的是，时钟生成单元33设置有使能端62-3和使能端62-4。
[0061]在图5中的结构的情况下，CRC电路71被配置成根据经由使能端62_3提供过来的控制时钟而运行。即，在被提供了来自使能端62-3的控制时钟时，CRC电路71运行；而在被停止提供来自使能端62-3的控制时钟时，CRC电路71也停止。
[0062]此外，在图5中的结构的情况下，ECC电路72被配置成根据经由使能端62_4提供过来的控制时钟而运行。S卩，在被提供了来自使能端62-4的控制时钟时，ECC电路72运行；而在被停止提供来自使能端62-4的控制时钟时，ECC电路72也停止。
[0063]正如下文将会提到，节能控制电路76根据由三线串行通信电路81提供的控制信号，把与PHY逻辑单元34中的处理对应的控制信号输出至时钟控制电路82。
[0064]节能控制电路76例如根据由三线串行通信电路81提供的控制信号，判定在由传感器数字模块22输出的数据中是否需要CRC和ECC。当判定出不需要CRC或ECC时，节能控制电路76按照如下方式运行。
[0065]节能控制电路76被配置成例如监控PHY逻辑单元34中的处理。即，节能控制电路76被配置成检测出在PHY逻辑单元34中是否已经完成了例如如图4所示的包101的生成。
[0066]即，检测出是否已经完成了图4所示的CRC和ECC的生成，以及是否已经完成了包101的生成。如上面所提及的，图4所示的各CRC例如是作为被嵌入为“数据载荷”的数据的检错码而计算出来的值，并且ECC是由3个CRC和2个“报头”组成的。
[0067]因此，在通过CRC电路71和ECC电路72生成图4所示的CRC和ECC时，要被嵌入至一个包101中的数据的全部生成被视为已经完成，且所述一个包的生成就会被完成。接着，在完成了要被嵌入为下一个包的“数据载荷”的数据等的全部获取以后，CRC电路71和ECC电路72就开始生成下一个包的CRC和ECC。
[0068]节能控制电路76被配置成例如检测出是否正在生成包101，并且被配置成:当正在生成包101时，就向时钟控制电路82输出表示该状况的控制信号(控制信号A)。此外，当未正在生成包101时(例如，处于等待着与要被嵌入至下一个包中的数据对应的信号的供给的状态中)，节能控制电路76被配置成向时钟控制电路82输出表示该状况的控制信号(控制信号B)。
[0069]另一方面，当例如根据由三线串行通信电路81提供的控制信号而判定出在由传感器数字模块22输出的数据中需要CRC和ECC时，节能控制电路76按照如下方式运行。
[0070]g卩，当判定出需要CRC和ECC时，节能控制电路76被配置成向时钟控制电路82输出表示需要CRC和ECC的控制信号(控制信号C)。
[0071]时钟控制电路82基于从节能控制电路76中输出的控制信号来控制使能端62-3和使能端62-4。
[0072]在从节能控制电路76中输出的是表示正在生成包101的控制信号(控制信号A)时，时钟控制电路82控制且促使使能端62-3和使能端62-4向CRC电路71和ECC电路72供给控制时钟。此外，在从节能控制电路76中输出的是表示未正在生成包101的控制信号(控制信号B)时，时钟控制电路82控制并促使使能端62-3和使能端62-4停止向CRC电路71和ECC电路72供给控制时钟。
[0073]另外，在从节能控制电路76中输出的是表示需要CRC和ECC的控制信号(控制信号C)时，时钟控制电路82控制并促使使能端62-3和使能端62-4向CRC电路71和ECC电路72供给控制时钟。
[0074]通过如上操作，在CRC电路71和ECC电路72运行的情况下，例如当由三线串行通信电路81提供了表示不需要CRC或ECC的控制信号时，控制时钟的供给可以被配置成:等到包101的生成完了以后，就停止控制时钟的供给。
[0075]例如，如果当正在生成包101时就停止了控制时钟的供给从而停止了 CRC电路71和ECC电路72,那么嵌入至包101中的数据就会发生不一致性(inconsistency)。在这种不一致性的情况下，DSP中的处理就不能正常终止。鉴于此，需要在等到包101的生成完了以后停止控制时钟的供给。
[0076]在上述示例中，所假定的前提是在CRC电路71和ECC电路72运行的状态下使CRC电路71和ECC电路72停止，然而，也存在着在CRC电路71和ECC电路72停止的状态下使CRC电路71和ECC电路72开始运行的情况。
[0077]例如，在当CRC电路71和ECC电路72处于停止的状态下使CRC电路71和ECC电路72开始运行的情况下，同样地也需要在等到包101的生成完了以后开始供给控制时钟。这是因为:如果在正在生成包101的同时就开始供给控制时钟从而使得CRC电路71和ECC电路72开始运行，那么被嵌入至包101中的数据将会发生不一致性，且DSP中的处理就不能正常终止。
[0078]例如，在CRC电路71和ECC电路72已经停止时，节能控制电路76例如基于由三线串行通信电路81提供的控制信号，判定在由传感器数字模块22输出的数据中是否需要CRC和ECC。在需要CRC和ECC时，节能控制电路76按照如下方式运行。
[0079]节能控制电路76被配置成例如检测是否正在生成包101，且被配置成:当正在生成包101时，就向时钟控制电路82输出表示该状况的控制信号(控制信号D)。此外，当未正在生成包101时，节能控制电路76被配置成向时钟控制电路82输出表示该状况的控制信号(控制信号E)。
[0080]另一方面，当例如根据由三线串行通信电路81提供的控制信号而判定出在由传感器数字模块22输出的数据中不需要CRC或ECC时，节能控制电路76按照如下方式运行。
[0081]g卩，当判定出不需要CRC或ECC时，节能控制电路76被配置成向时钟控制电路82输出表示不需要CRC或ECC的控制信号(控制信号F)。
[0082]在从节能控制电路76中输出的是表示正在生成包101的控制信号(控制信号D)时，时钟控制电路82控制并促使使能端62-3和使能端62-4不向CRC电路71和ECC电路72供给控制时钟。此外，在从节能控制电路76中输出的是表示未正在生成包101的控制信号(控制信号E)时，时钟控制电路82控制并促使使能端62-3和使能端62-4开始向CRC电路71和ECC电路72供给控制时钟。
[0083]另外，在从节能控制电路76中输出的是表示不需要CRC或ECC的控制信号(控制信号F)时，时钟控制电路82控制并促使使能端62-3和使能端62-4不向CRC电路71和ECC电路72供给控制时钟。
[0084]通过如上操作，在CRC电路71和ECC电路72已经停止的情况下，例如当由三线串行通信电路81提供了表示需要CRC和ECC的控制信号时，可在等到包101的生成完了以后开始供给控制时钟。
[0085]根据本发明，如上所述能够以适当的时机停止控制时钟的供给，例如，可在不会影响DSP的运行的前提下停止CRC电路71和ECC电路72。因此，根据本发明，可在不会影响装置的运行的情况下，抑制因应用了预防传输错误的对策用的电路而造成的能耗增加。
[0086]下面，参考图6中的流程图，来描述应用了本发明的CMOS图像传感器中的时钟供给控制处理的示例。该处理例如是在CRC电路71和ECC电路72运行的时候予以执行的。
[0087]在步骤S21中，节能控制电路76检查例如由三线串行通信电路81提供的控制信号。
[0088]在步骤S22中，基于步骤S21中处理的结果，节能控制电路76判定在由传感器数字模块22输出的数据中是否需要CRC和ECC。
[0089]在步骤S22中，当判定出不需要CRC或ECC时，该处理前进至步骤S23。
[0090]在步骤S23中，节能控制电路76判定是否正在生成包101。
[0091]在步骤23中，当判定出正在生成包101时，重复该步骤23中的处理。此外，在这一阶段，如上所述，节能控制电路76将表示正在生成包101的控制信号输出至时钟控制电路82。于是，当从节能控制电路76中输出的是表示正在生成包101的控制信号时，时钟控制电路82控制并促使使能端62-3和使能端62-4向CRC电路71和ECC电路72供给控制时钟。
[0092]在步骤S23中，当判定出未正在生成包101时，该处理前进至步骤S24。此外，在这一阶段，如上所述，节能控制电路76将表示未正在生成包101的控制信号输出至时钟控制电路82。
[0093]在步骤S24中，时钟控制电路82控制并促使使能端62_3和使能端62_4停止向CRC电路71和ECC电路72供给控制时钟。[0094]因此，在步骤S25中，CRC电路71和ECC电路72停止。
[0095]另一方面，在步骤S22中，基于步骤S21中处理的结果，当判定出在由传感器数字模块22输出的数据中需要CRC和ECC时，跳过步骤S23至步骤S25中的处理。此外，在这一阶段，如上所述，节能控制电路76将表示需要CRC和ECC的控制信号输出至时钟控制电路82。另外，当从节能控制电路76中输出的是表示需要CRC和ECC的控制信号时，时钟控制电路82控制并促使使能端62-3和使能端62-4向CRC电路71和ECC电路72供给控制时钟。
[0096]通过如上操作，执行了在CRC电路71和ECC电路72运行的时候的时钟供给控制处理。
[0097]下面，参考图7中的流程图，来描述应用了本发明的CMOS图像传感器中的时钟供给控制处理的另一示例。该处理例如是在CRC电路71和ECC电路72已经停止的时候予以执行的。
[0098]在步骤S41中，节能控制电路76检查例如由三线串行通信电路81提供的控制信号。
[0099]在步骤S42中，基于步骤S41中处理的结果，节能控制电路76判定在由传感器数字模块22输出的数据中是否需要CRC和ECC。
[0100]在步骤S42中，当判定出需要CRC和ECC时，该处理前进至步骤S43。
[0101]在步骤S43中，节能控制电路76判定是否正在生成包101。
[0102]在步骤S43中，当判定出正在生成包101时，重复该步骤43中的处理。此外，在这一阶段，如上所述，节能控制电路76将表示正在生成包101的控制信号输出至时钟控制电路82。于是，当从节能控制电路76中输出的是表示正在生成包101的控制信号时，时钟控制电路82控制并促使使能端62-3和使能端62-4不向CRC电路71和ECC电路72供给控制时钟。
[0103]在步骤S43中，当判定出未正在生成包101时，该处理前进至步骤S44。此外，在这一阶段，如上所述，节能控制电路76将表示未正在生成包101的控制信号输出至时钟控制电路82。
[0104]在步骤S44中，时钟控制电路82控制并促使使能端62_3和使能端62_4开始向CRC电路71和ECC电路72供给控制时钟。
[0105]因此，在步骤S45中，就使得CRC电路71和ECC电路72运行。
[0106]另一方面，在步骤S42中，基于步骤S41中处理的结果，当判定出在由传感器数字模块22输出的数据中不需要CRC或ECC时，跳过步骤S43至步骤S45中的处理。此外，在这一阶段，如上所述，节能控制电路76将表示不需要CRC或ECC的控制信号输出至时钟控制电路82。另外，当从节能控制电路76中输出的是表示不需要CRC或ECC的控制信号时，时钟控制电路82控制并促使使能端62-3和使能端62-4不向CRC电路71和ECC电路72供给控制时钟。
[0107]通过如上操作，执行了在CRC电路71和ECC电路72已经停止的时候的时钟供给控制处理。
[0108]顺便提及地，本说明书中的上述一系列处理不仅包括以所说明的顺序按照时间顺序予以执行的处理，也包括不一定按照时间顺序予以执行而是并行地或独立地予以执行的处理。
[0109]而且，本发明的实施例不局限于上述各实施例，且在不背离本发明的精神和范围的前提下可做出多种修改。
[0110]此外，本发明也可按如下方式得以实施。
[0111](I)传感器，其包括:
[0112]接口模块，它将传感模块所输出的传感信号转换成预先定义的预定数据格式以输出至其他装置，
[0113]其中，所述接口模块包括:
[0114]纠错信息生成单元，它生成被用来纠正所述数据格式中的错误的纠错信息；
[0115]数据生成判定单元，它判定是否正在生成将要嵌入至所述数据格式中的预定数据；以及
[0116]运行控制单元，它根据是否正在生成将要嵌入至所述数据格式中的所述预定数据的判定结果，来控制所述纠错信息生成单元的运行。
[0117](2)根据(I)中的传感器，其中，所述运行控制单元通过控制向所述纠错信息生成单元的时钟供给，来控制所述纠错信息生成单元的运行。
[0118](3)根据(I)或(2)中的传感器，其还包括:
[0119]纠错信息必要性判定单元，它判定在所述数据格式中所述纠错信息是否必要，
[0120]其中，在所述纠错信息生成单元运行的同时所述纠错信息必要性判定单元判定所述纠错信息为必要的情况下，且当所述数据生成判定单元判定未正在生成将要嵌入至所述数据格式中的所述预定数据时，所述运行控制单元使所述纠错信息生成单元的运行停止。
[0121](4)根据⑴至(3)任一者中的传感器，其还包括:
[0122]纠错信息必要性判定单元，它判定在所述数据格式中所述纠错信息是否必要，
[0123]其中，在所述纠错信息生成单元停止的同时所述纠错信息必要性判定单元判定所述纠错信息为必要的情况下，且当所述数据生成判定单元判定未正在生成将要嵌入至所述数据格式中的所述预定数据时，所述运行控制单元使所述纠错信息生成单元开始运行。
[0124](5)根据(I)至(4)任一者中的传感器，其中，所述数据生成判定单元判定是否正在生成包，所述包存储着与按照所述数据格式而被传输的且为预定单位量的所述传感信号对应的数据。
[0125](6)传感器的传感方法，该传感器包括:
[0126]接口模块，它将传感模块所输出的传感信号转换成预先定义的预定数据格式以输出至其他装置，
[0127]所述接口模块包括:
[0128]纠错信息生成单元，它生成被用来纠正所述数据格式中的错误的纠错信息；
[0129]数据生成判定单元，它判定是否正在生成将要嵌入至所述数据格式中的预定数据；以及
[0130]运行控制单元，它根据是否正在生成将要嵌入至所述数据格式中的所述预定数据的判定结果，来控制所述纠错信息生成单元的运行，
[0131]所述传感方法包括以下步骤:
[0132]在所述数据生成判定单元中，判定是否正在生成将要嵌入至所述数据格式中的所述预定数据；以及
[0133]在所述运行控制单元中，根据是否正在生成将要嵌入至所述数据格式中的所述预定数据的判定结果，来控制所述纠错信息生成单元的运行。
[0134]附图标记列表
[0135]10 CMOS图像传感器
[0136]21 PLL/PHY 模块
[0137]22 传感器数字模块
[0138]23 像素模块
[0139]31 PLL 单元
[0140]32 PHY模拟单元
[0141]34 PHY逻辑单元
[0142]35 传感器控制单元
[0143]62-1 至 62-4 使能端
[0144]71 CRC 电路
[0145]72 ECC 电路
[0146]73 节能控制电路
[0147]81 三线串行通信电路[0148]82时钟控制电路
【权利要求】
1.传感器，其包括: 接口模块，它将传感模块所输出的传感信号转换成预先定义的预定数据格式以输出至其他装置， 其中，所述接口模块包括: 纠错信息生成单元，它生成被用来纠正所述数据格式中的错误的纠错信息； 数据生成判定单元，它判定是否正在生成将要嵌入至所述数据格式中的预定数据；以及 运行控制单元，它根据是否正在生成将要嵌入至所述数据格式中的所述预定数据的判定结果，来控制所述纠错信息生成单元的运行。
2.根据权利要求1所述的传感器，其中，所述运行控制单元通过控制向所述纠错信息生成单元的时钟供给，来控制所述纠错信息生成单元的运行。
3.根据权利要求1所述的传感器，其还包括: 纠错信息必要性判定单元，它判定在所述数据格式中所述纠错信息是否必要， 其中，在所述纠错信息生成单元运行的同时所述纠错信息必要性判定单元判定所述纠错信息为必要的情况下，且当所述数据生成判定单元判定未正在生成将要嵌入至所述数据格式中的所述预定数据时，所述运行控制单元使所述纠错信息生成单元的运行停止。
4.根据权利要求1所述的传感器，其还包括: 纠错信息必要性判定单元，它判定在所述数据格式中所述纠错信息是否必要， 其中，在所述纠错信息生成单元停止的同时所述纠错信息必要性判定单元判定所述纠错信息为必要的情况下，且当所述数据生成判定单元判定未正在生成将要嵌入至所述数据格式中的所述预定数据时，所述运行控制单元使所述纠错信息生成单元开始运行。
5.根据权利要求1所述的传感器，其中，所述数据生成判定单元判定是否正在生成包，所述包存储着与按照所述数据格式而被传输的且为预定单位量的所述传感信号对应的数据。
6.传感器的传感方法，所述传感器包括: 接口模块，它将传感模块所输出的传感信号转换成预先定义的预定数据格式以输出至其他装置， 所述接口模块包括: 纠错信息生成单元，它生成被用来纠正所述数据格式中的错误的纠错信息； 数据生成判定单元，它判定是否正在生成将要嵌入至所述数据格式中的预定数据；以及 运行控制单元，它根据是否正在生成将要嵌入至所述数据格式中的所述预定数据的判定结果，来控制所述纠错信息生成单元的运行， 所述传感方法包括以下步骤: 在所述数据生成判定单元中，判定是否正在生成将要嵌入至所述数据格式中的所述预定数据；以及 在所述运行控制单元中，根据是否正在生成将要嵌入至所述数据格式中的所述预定数据的判定结果，来控制所述纠错信息生成单元的运行。
【文档编号】H04L1/00GK103975548SQ201280057786
【公开日】2014年8月6日 申请日期:2012年12月4日 优先权日:2011年12月14日
【发明者】熊谷央一 申请人:索尼公司