专利名称：用于图像传感器基于sigma-delta ADC的读出电路及工作时序的制作方法
技术领域：
本发明涉及一种图像传感器的读出电路。特别是涉及一种用于图像传感器基于sigma-delta ADC的读出电路及工作时序。
背景技术：
图像传感器可将镜头获得的光信号转换成易于存储、传输和处理的电学信号。图像传感器按照工作方式可以分为面阵型和线阵型。面阵型图像传感器的工作原理是以呈二维面阵排布的像素阵列对物体进行拍摄以获取二维图像信息，而线阵型图像传感器的工作原理是以呈一维线阵排布的像素阵列通过对物体扫描拍摄的方式来获取二维图像信息，其中线阵型图像传感器的工作方式可参考图1。线阵型图像传感器以其特殊的工作方式被广泛应用在航拍、空间成像、机器视觉和医疗成像等众多领域。但是由于在线阵型图像传感器的像素曝光期间物体始终在移动，因此像素的曝光时间严重受限于线阵型图像传感器相对被拍摄物体的移动速度，尤其在高速运动低照度应用环境下(例如空间成像)线阵型图像传感器的信噪比(Signal to Noise Ratio, SNR)会变得非常低。为解决SNR低的问题，有人提出了时间延时积分(Time Delay Integration,TDI)技术,其能够增加线阵图像传感器的SNR和灵敏度，它以其特殊的扫描方式，通过对同一目标进行多次曝光，实现很高的SNR和灵敏度，因此特別适用于高速运动低照度的环境下。TDI的基本原理是使用面阵排布的像素阵列以线阵扫描的方式工作，进而可实现不同行的像素对移动中的同一物体进行多次曝光，并将每次曝光结果进行累加，等 效延长了像素对物体的曝光积分时间，因此可以大幅提升SNR和灵敏度。TDI技术最早是通过电荷稱合器件(Charge Coupled Device, CO))图像传感器实现的，CCD图像传感器也是实现TDI技术的理想器件，它能够实现无噪声的信号累加。目前TDI技术多应用在CXD图像传感器中，普遍采用的CXD-TDI图像传感器的结构类似一个长方形的面阵CXD图像传感器，但是其以线扫的方式工作，如图2所示，CXD-TDI图像传感器的工作过程如下:n级CXD-TDI图像传感器一共有η行像素，某一列上的第一行像素在第一个曝光周期内收集到的电荷并不直接输出，而是与同列第二个像素在第二个曝光周期内收集到的电荷相加，以此类推CCD-TDI图像传感器最后一行(第η行)的像素收集到的电荷与前面η-1次收集到的电荷累加后再按照普通线阵CCD器件的输出方式进行读出。在CCD-TDI图像传感器中，输出信号的幅度是η个像素积分电荷的累加，即相当于一个像素η倍曝光周期内所收集到的电荷，输出信号幅度扩大了 η倍而噪声的幅度只扩大了.^倍，因此信噪比可以提闻士倍。但是由于CCD图像传感器存在功耗大集成度低等缺点，目前其在各个领域的应用都在逐渐被CMOS (Complementary Metal Oxide Semiconductor,互补金属氧化物半导体)图像传感器所替代。如果通过CMOS图像传感器能够实现TDI功能(即CMOS-TDI图像传感器)，那么TDI相机的成本将大幅下降并得到更广泛的应用。在现有技术中，有人提出通过在CMOS图像传感器内部集成模拟信号累加器的方法来实现CMOS-TDI图像传感器，即像素输出的模拟信号先进入模拟信号累加器中完成对相同曝光信号的累加，然后将完成累加的模拟信号送入ADC进行量化输出。对于较高的TDI级数，这势必提升了模拟累加器的设计难度。在现有技术中，也有人提出在CMOS图像传感器内部集成数字域累加器的方法来实现对相同曝光信号的累加，即像素输出的信号先直接由列并行ADC进行量化，然后将量化后的数字量输入到数字域累加器中实现对信号的累加，但这种方法提升了对列并行ADC精度和速度的要求。TDI对相同曝光信号的累加过程与sigma-delta ADC的过采样过程是相似的，一阶sigma-delta ADC的结构如图3所示,如果sigma-delta调制器对一个固定的输入信号Vin连续采样M-1次，对M-1次输出的码流进行求和即可得到还原后的数字码，sigma-deltaADC输出的Dout的位数N为:N=1g2 (M-1) (I)因此可以将sigma-delta ADC对直流信号采样和量化的过程应用到TDI读出电路中，进而可以降低TDI读出电路的设计难度。
发明内容
本发明所要解决的技术问题是，提供一种能够降低对积分器的精度要求和模数转换的速度要求，进而降低了 CMOS-TDI图像传感器的设计难度的用于图像传感器基于sigma-delta ADC的读出电路及工作时序。本发明所采用的技术方案是:一种应用于CMOS-TDI图像传感器基于sigma-deltaADC的读出电路，包括有依次连接的积分器阵列、比较器、加法器和第一寄存器，其中，所述的加法器的输出端通过N-bit锁存器阵列连接输入端，所述的比较器的输出端还依次连接Ι-bit锁存器阵列、第二寄存器和Ι-bit数模转换器，所述的Ι-bit数模转换器的输出连接积分器阵列的负向输入端，所述的积分器阵列的正向输入端连接像素的输出信号，所述的第一寄存器的输出端为该输出电路的输出端。所述的积分器阵列包括有运算放大器F，连接在运算放大器F的负输入端的第一模拟信号总线、连接在运算放大器F的正输出端的第二模拟信号总线、连接在运算放大器F的正输入端的第三模拟信号总线以及连接在运算放大器F的负输出端的第四模拟信号总线，并联连接在第一模拟信号总线和第二模拟信号总线之间的M组第一开关组件，并联连接在第三模拟信号总线和第四模拟信号总线之间的M组第二开关组件，所述的运算放大器F的负输入端还分别连接采样电容Csl和开关S14，所述的运算放大器F的正输入端还分别连接采样电容Cs2和开关S13，所述的开关S14和开关S13的另一端接共模电压，采样电容Csl的另一端分别通过开关Sll连接像素输出的复位信号，以及通过开关S22连接Ι-bit数模转换器的正输出端，所述的采样电容Cs2的另一端分别通过开关S12连接像素输出的曝光信号，以及通过开关S21连接Ι-bit数模转换器的负输出端，所述的运算放大器F的正输出端还连接比较器的正输入端，所述的运算放大器F的负输出端还连接接比较器的负输入端，所述的M为大于等于2的整数。 所述的M组第一开关组件和M组第二开关组件内部结构相同，其中，第一组开关组件包括有依次串联连接的开关S311、积分电容Cl和开关S321，所述的开关S311的另一端连接第一模拟信号总线，所述的开关S321的另一端连接第二模拟信号总线，所述的积分电容Cl上并联连接开关S41 ；以此类推，第M组开关组件包括有依次串联连接的开关S31M、积分电容CM和开关S32M，所述的开关S31M的另一端连接第一模拟信号总线，所述的开关S32M的另一端连接第二模拟信号总线，所述的积分电容CM上并联连接开关S4M，所述的M为大于等于2的整数。所述的N-bit锁存器阵列包括有M个N-bit锁存器，所述M个N-bit锁存器的输入端分别对应通过联动开关S51 S5M连接到第二数字信号总线，输出端分别对应通过联动开关S61 S6M连接到第一数字信号总线，所述的第一数字信号总线连接加法器的输入端，所述的加法器的输出端通过第二数字信号总线连接第一寄存器。所述的Ι-bit锁存器阵列包括有M个Ι-bit锁存器，所述M个Ι-bit锁存器的输入端分别对应通过联动开关S51 S5M连接到第三数字信号总线，输出端分别对应通过联动开关S61 S6M连接到第四数字信号总线，所述的第三数字信号总线连接在比较器的输出端和加法器的输入端上，所述的第四数字信号总线连接第二寄存器的输入端，所述的M为大于等于2的整数。—种用于图像传感器基于sigma-delta ADC的读出电路的工作时序,包括如下步骤:I)当开关Sll S14闭合时，采样电容Csl、Cs2采集像素输出信号Vpixel_rst_VpiXel_sig，将M个积分电容Cl与第一模拟信号总线和第二模拟信号总线均断开连接；2)将开关Sll S14断开，开关S21、S22闭合，将第一组N_bit锁存器通过开关S6连接到第一数字信号总线上，第一组Ι-bit锁存器通过开关S7连接到第四数字信号总线上，第四数字信号总线控制Ι-bit模数转换器输出差分电压Vdacp-Vdacn，大小是由l_bit锁存器中存储的数字量决定的，模数转换器的输出通过开关S21、S22连接到采样电容Csl、Cs2左极板，此时第一组积分电容Cl通过开关S31、S32连接到第一模拟信号总线和第二模拟信号总线之间，以及第三模拟信号总线和第四模拟信号总线之间，此时运放输出的差分电压为:(Vpixel_rst - Vpixel_sig) - (Vdacp-Vdacn)同时比较器完成对运放输出差分电压与O电压的比较，比较后的数字量与第一数字信号总线中的数字量通过加法器完成累加；3)当Sll S14再次闭合时，开关S8闭合将比较器的输出通过第三数字信号总线存入第一组ι-bit锁存器中，将加法器的输出通过第二数字信号总线存入第一组N-bit锁存器中，以此类推，不断重复步骤I) 步骤3)直到第一组电容已经完成M-1次累加，其中M为大于等于2的整数。本发明的用于图像传感器基于sigma-delta ADC的读出电路及工作时序，可以应用在CMOS-TDI图像传感器中，完成信号累加和量化的功能；由于sigma-delta调制器降低了对积分器中电容匹配的要求，因此可以采用较小的电容作为积分电容，降低了芯片面积和功耗开销；对于一阶sigma-delta调制器，其量化器为一个比较器即可，且可以容忍较大的比较器失调，因此比较器可以采用动态锁存型比较器，降低了功耗；由于sigma-delta调制器的M-1次过采样过程是分摊到对同列的M-1个像素在不同渡越时间的输出采样过程中，因此降低了对调制器速度的要求。
图1是现有技术的线阵图像传感器的工作模式示意图；图2是现有技术的CXD-TDI图像传感器的工作原理示意图；图3是现有技术的一阶sigma-delta ADC结构框图；图4是本发明的读出电路结构框图；图5是本发明的读出电路的电路原理图；图6是采用本发明的读出电路的CMOS-TDI图像传感器结构框图；图7a是本发明的读出电路中Ι-bit寄存器的电路图；图7b是本发明的读出电路中N-bit寄存器的电路图；图8是本发明的读出电路的控制时序图。
具体实施例方式下面结合实施例和附图对本发明的用于图像传感器基于sigma-delta ADC的读出电路及工作时序做出详细说明。为使CMOS图像传感器能够较好的实现TDI功能，扩大TDI技术的应用范围，克服基于模拟域累加和数字域累加的读出电路中的问题，本发明提出了一种能够应用于CMOS-TDI图像传感器中的基于一阶sigma-delta ADC的读出电路，该读出电路通过sigma-delta调制器中的模拟电压积分器实现对像素信号的累加，并且在累加器过程中实现模数转换，累加完毕即量化完毕。该读出电路能够降低对积分器的精度要求和模数转换的速度要求，进而降低了 CMOS-TDI图像传感器的设计难度。如图4所示,本发明的用于图像传感器基于sigma-delta ADC的读出电路,包括有依次连接的积分器阵列1、比较器2、加法器3和第一寄存器4，其中，所述的加法器3的输出端通过N-bit锁存器阵列5连接输入端，所述的比较器2的输出端还依次连接Ι-bit锁存器阵列6、第二寄存器7和Ι-bit数模转换器8，所述的Ι-bit数模转换器8的输出连接积分器阵列I的负向输入端，所述的积分器阵列I的正向输入端连接像素的输出信号，所述的第一寄存器4的输出端为该输出电路的输出端。如图5、图6所示，本发明的读出电路19用于CMOS-TDI图像传感器时，列并行读出电路接收CMOS-TDI图像传感器的读出控制电路20输出的控制信号，所述的第一寄存器4的信号输入端连接CMOS-TDI图像传感器的读出控制电路输出的控制信号Dataout。本发明的用于图像传感器基于sigma-delta ADC的读出电路,采用全差分读出方式，结构主要包括:采样电容Csl、Cs2、全差分运放、模拟信号总线9和10、M组积分电容Cl CM、M个N-bit数字锁存器、M个Ι-bit数字锁存器、差分比较器、Ι-bit数模转换器、输出寄存器、数字信号总线3-6和若干开关。其中全差分运放的差分输出摆幅为(Vrefn-Vrefp) (Vrefp-Vrefn);差分比较器比较AVin与O的大小，如果比较器的AVin>0则输出为高电平否则输出为低电平；当Ι-bit数模转换器的输入为高电平时，其差分输出电压为Vdacp-Vdacn=2 (Vrefp-Vrefn)，当其输入为低电平时，其差分输出电压为Vdacp-Vdacn=O,数模转换器的输出在对输入信号实现负向电压Vrefp-Vrefn平移的同时完成sigma-delta调制器的负反馈调制过程。
如图5所示，所述的积分器阵列I包括有运算放大器F，连接在运算放大器F的负输入端的第一模拟信号总线9、连接在运算放大器F的正输出端的第二模拟信号总线10、连接在运算放大器F的正输入端的第三模拟信号总线11以及连接在运算放大器F的负输出端的第四模拟信号总线12，并联连接在第一模拟信号总线9和第二模拟信号总线10之间的M组第一开关组件17，并联连接在第三模拟信号总线11和第四模拟信号总线12之间的M组第二开关组件18，所述的运算放大器F的负输入端还分别连接采样电容Csl和开关S14，所述的运算放大器F的正输入端还分别连接采样电容Cs2和开关S13，所述的开关S14和开关S13的另一端接共模电压，采样电容Csl的另一端分别通过开关Sll连接像素输出的复位信号，以及通过开关S22连接Ι-bit数模转换器8的正输出端，所述的采样电容Cs2的另一端分别通过开关S12连接像素输出的曝光信号，以及通过开关S21连接Ι-bit数模转换器8的负输出端，所述的运算放大器F的正输出端还连接比较器2的正输入端，所述的运算放大器F的负输出端还连接接比较器2的负输入端。所述的M组第一开关组件17和M组第二开关组件18内部结构相同，第一组开关组件17包括有依次串联连接的开关S311、积分电容Cl和开关S321，所述的开关S311的另一端连接第一模拟信号总线9，所述的开关S321的另一端连接第二模拟信号总线10，所述的积分电容Cl上并联连接开关S41 ；以此类推，第M组开关组件17包括有依次串联连接的开关S31M、积分电容CM和开关S32M，所述的开关S31M的另一端连接第一模拟信号总线9，所述的开关S32M的另一端连接第二模拟信号总线10，所述的积分电容CM上并联连接开关S4M。所述的N-bit锁存器阵列5包括有M个N-bit锁存器，所述M个N_bit锁存器的输入端分别通过联动开关S51 S5M连接到第二数字信号总线14，输出端分别通过联动开关S61 S6M连接到第一数字信号总线13，所述的第一数字信号总线13连接加法器3的输入端，所述的加法器3的输出端通过第二数字信号总线14连接第一寄存器4。所述的Ι-bit锁存器阵列6包括有M个Ι-bit锁存器，所述M个l_bit锁存器的输入端分别通过联动开关S51 S5M连接到第三数字信号总线15，输出端分别通过联动开关S61 S6M连接到第四数字信号总线16，所述的第三数字信号总线15连接在比较器2的输出端和加法器3的输入端上，所述的第四数字信号总线16连接第二寄存器7的输入端。如图6所示，CMOS-TDI图像传感器像素阵列大小为L列M-1行，图中的列级读出电路能够同时完成信号累加和量化功能。根据现有技术提供的像素同步采集方法，令CMOS-TDI图像传感器采用过采样率为M/(M-1)的滚筒式曝光以实现不同行像素对相同物体曝光的同步性。所谓过采样率为M/(M-1)的滚筒式曝光即在一个渡越时间内从第I行像素到第M-1行像素逐次开始曝光后第I行再增加一次曝光开始，这样在一个曝光周期内M-1行像素会输出M个数据。如上所述的M均为大于等于2的整数。本发明的用于图像传感器基于sigma-delta ADC的读出电路,工作走向如下:像素输出复位信号Vpixel_rst和曝光信号Vpixel_sig分别通过开关S11、S12与米样电容Csl、Cs2的左极板相连,米样电容Csl、Cs2的右极板与差分运放输入端相连，同时采样电容Csl、Cs2的右极板通过开关S13、S14与共模电压相连；模拟信号总线9和10分别与运放的输入端和输出端相连，在总线9和10之间通过开关S311 S31M和开关S321 S2M挂载M个积分电容Cl CM，这M个电容分别通过M个复位开关S41 S4M将上下极板进行连接；差分运放的输出端与差分比较器的输入相连，比较器的输出连接到加法器的一个输入端，比较器的输出同时连接到第三数字信号总线15，加法器的另一输入端与第一数字信号总线13相连；加法器的输出端连接到第二数字信号总线14上；有M个N-bit的锁存器通过M个开关S51 S5M和M个开关S61 S6M挂载到第一数字信号总线13和第二数字信号总线14之间；有M个Ι-bit的锁存器通过M个开关S51 S5M和M个开关S61 S6M挂载到第三数字信号总线15和第四数字信号总线16之间，第四数字信号总线16同时连接到一个寄存器的输入端，此寄存器的输出端连接到Ι-bit数模转换器的数字输入端，其差分输出信号通过开关S21、S22连接到采样电容Csl、Cs2的左极板；第二数字信号总线14连接到输出寄存器的输入端，输出寄存器的输出Dataout为最终输出的经过M-1级累加后完成模数转换的信号。如图7a、图7b所示，读出电路中N-bit锁存器是由N个Ι-bit锁存器组成。本发明的用于图像传感器基于sigma-delta ADC的读出电路的工作时序如图8所示，假设当前第一行像素输出信号正要累积到第一组积分电容Cl中，其工作过程如下:当开关Sll S14闭合时，采样电容Csl、Cs2采集像素输出信号Vpixel_rst - Vpixel_sig,此时M个积分电容Cl与第一模拟信号总线9和第二模拟信号总线10均断开连接；然后，开关Sll S14断开，开关S21、S22闭合，此时第一组N_bit锁存器通过开关S6连接到第一数字信号总线13上，第一组Ι-bit锁存器通过开关S7连接到第四数字信号总线16上，第四数字信号总线16控制Ι-bit模数转换器输出差分电压Vdacp-Vdacn，如前面所述其大小是由Ι-bit锁存器中存储的数字量决定的，模数转换器的输出通过开关S21、S22连接到采样电容Csl、Cs2左极板，此时第一组积分电容Cl通过开关S31、S32连接到第一模拟信号总线9和第二模拟信号总线10之间，以及第三模拟信号总线11和第四模拟信号总线12之间，此时运放输出的差分电压为:(Vpixel_rst - Vpixel_sig) - (Vdacp-Vdacn) (2)同时比较器完成对运放输出差分电压与O电压的比较，比较后的数字量与第一数字信号总线13中的数字量通过加法器完成累加。当Sll S14再次闭合时，开关S8闭合将比较器的输出通过第三数字信号总线15存入第一组Ι-bit锁存器中，将加法器的输出通过第二数字信号总线14存入第一组N-bit锁存器中，以此类推，此过程不断重复直到第一组电容已经完成M-1次累加。这个结构中运放、积分电容、比较器和Ι-bit模数转换器实际上就构成了一个一阶sigma-delta调制器，当某一组积分电容完成M_1次累加时相当于这组积分器构成的sigma-delta调制器完成了对同一输入信号(Vpixel_rst - Vpixel_sig) - (Vrefp-Vrefn)的M-1次采样积分和Ibit量化,在对模拟信号的累加过程中加法器完成了对调制器Ibit量化过程中输出码流的求和，并将求和结果存入了对应的N-bit锁存器中，最后通过第二数字信号总线14输出到输出寄存器中，通过read读出信号控制输出寄存器进行输出，因此本发明的读出电路完成了对同列像素信号累加量化输出功能。对于M-1级TDI累加，读出电路最终输出的数字量的位宽N为:N=1g2 (M-1) (3)读出电路中M个开关S4和reset复位时钟分别完成对积分电容和数字锁存器的复位操作。因为sigma-delta ADC中调制器对积分器和量化器的精度要求都不是很高，因此读出电路中的积分电容可以设计的较小，比较器也可采用动态锁存型比较器，进而降低了电路的设计难度。其中Ι-bit寄存器和N-bit寄存器采用现有技术提供的结构，参考图7a、图 7b ο如上所述的M为大于等于2的整数。为使本发明的目的、技术方案和优点更加清晰，下面将结合实例给出本发明实施方式的具体描述。将本专利描述的读出电路应用在像素阵列为1024列256行的图像传感器中，读出电路中积分电容、N-bit锁存器和Ι-bit锁存器分别有257组。读出电路采用
1.8V供电，运放的共模电压为0.9V，其输出差分摆幅为-1到+1，正负参考电压分别为1.4V和0.4V，比较器的比较电平为0V，ι-bit模数转换器的输出电压分别为2V和OV分别对应输入为高电平和低电平的情况。像素输出信号Vpixel_rst-Vpixel_sig的范围为OV到2V，因此采样开关SI需要采用3.3V电源电压。由于模数转换器输出的模拟电压存在-1V的电压平移，因此读出电路每次采集的信号实际为Vpixel_rst-Vpixel_sig-1，其范围为-1V到+IV，因此完成了对像素输出信号的差法转换。根据前面所述的工作过程，本专利描述的读出电路会在256个渡越时间内将同列像素对相同物体的256次曝光结果进行256次积分和Ibit量化，并最终将256次Ibit量化结果还原为位宽为log2 (256) =8位的数字量，该8位数字量是对输入信号Vpixel_rst-Vpixel_sig-1在-1V到+IV范围内的8位模数转换的结果。读出电路中的积分电容可以采用200fF大小，每组锁存器一共存储9bit信息，因此整体读出电路的面积与现有技术提供的基于模拟电压积分器的读出电路面积相当，但整体读出电路对工艺失调、寄生电容的敏感程度大大降低了，进而降低了读出电路的设计难度。
权利要求
1.一种用于图像传感器基于Sigma-delta ADC的读出电路,其特征在于,包括有依次连接的积分器阵列(I)、比较器(2)、加法器(3)和第一寄存器(4)，其中，所述的加法器(3)的输出端通过N-bit锁存器阵列(5)连接输入端，所述的比较器(2)的输出端还依次连接Ι-bit锁存器阵列(6)、第二寄存器(7)和Ι-bit数模转换器(8)，所述的Ι-bit数模转换器(8)的输出连接积分器阵列(I)的负向输入端，所述的积分器阵列(I)的正向输入端连接像素的输出信号，所述的第一寄存器(4)的输出端为该输出电路的输出端。
2.根据权利要求1所述的用于图像传感器基于sigma-deltaADC的读出电路,其特征在于，所述的积分器阵列(I)包括有运算放大器F，连接在运算放大器F的负输入端的第一模拟信号总线(9)、连接在运算放大器F的正输出端的第二模拟信号总线(10)、连接在运算放大器F的正输入端的第三模拟信号总线(11)以及连接在运算放大器F的负输出端的第四模拟信号总线(12)，并联连接在第一模拟信号总线(9)和第二模拟信号总线(10)之间的M组第一开关组件(17)，并联连接在第三模拟信号总线(11)和第四模拟信号总线(12)之间的M组第二开关组件(18)，所述的运算放大器F的负输入端还分别连接采样电容Csl和开关S14，所述的运算放大器F的正输入端还分别连接采样电容Cs2和开关S13，所述的开关S14和开关S13的另一端接共模电压，采样电容Csl的另一端分别通过开关Sll连接像素输出的复位信号，以及通过开关S22连接Ι-bit数模转换器(8)的正输出端，所述的采样电容Cs2的另一端分别通过开关S12连接像素输出的曝光信号，以及通过开关S21连接Ι-bit数模转换器(8)的负输出端，所述的运算放大器F的正输出端还连接比较器(2)的正输入端，所述的运算放大器F的负输出端还连接接比较器(2)的负输入端，所述的M为大于等于2的整数。
3.根据权利要求2所述的用于图像传感器基于sigma-deltaADC的读出电路,其特征在于，所述的M组第一开关组件(17)和M组第二开关组件(18)内部结构相同，其中，第一组开关组件(17)包括有依次串联连接的开关S311、积分电容Cl和开关S321，所述的开关S311的另一端连接第一模拟信号总线(9)，所述的开关S321的另一端连接第二模拟信号总线(10)，所述的积分电容Cl上并联`连接开关S41 ；以此类推，第M组开关组件(17)包括有依次串联连接的开关S31M、积分电容CM和开关S32M，所述的开关S31M的另一端连接第一模拟信号总线(9)，所述的开关S32M的另一端连接第二模拟信号总线(10)，所述的积分电容CM上并联连接开关S4M，所述的M为大于等于2的整数。
4.根据权利要求1所述的用于图像传感器基于sigma-deltaADC的读出电路,其特征在于，所述的N-bit锁存器阵列(5)包括有M个N-bit锁存器，所述M个N-bit锁存器的输入端分别对应通过联动开关S51 S5M连接到第二数字信号总线(14)，输出端分别对应通过联动开关S61 S6M连接到第一数字信号总线(13)，所述的第一数字信号总线(13)连接加法器(3)的输入端，所述的加法器(3)的输出端通过第二数字信号总线(14)连接第一寄存器(4)。
5.根据权利要求1所述的用于图像传感器基于sigma-deltaADC的读出电路,其特征在于，所述的Ι-bit锁存器阵列(6)包括有M个Ι-bit锁存器，所述M个Ι-bit锁存器的输入端分别对应通过联动开关S51 S5M连接到第三数字信号总线(15)，输出端分别对应通过联动开关S61 S6M连接到第四数字信号总线(16)，所述的第三数字信号总线(15)连接在比较器(2)的输出端和加法器(3)的输入端上，所述的第四数字信号总线(16)连接第二寄存器(7)的输入端，所述的M为大于等于2的整数。
6.一种权利要求1所述的用于图像传感器基于sigma-delta ADC的读出电路的工作时序，其特征在于，包括如下步骤: 1)当开关Sll S14闭合时，采样电容Csl、Cs2采集像素输出信号Vpixel_rst-Vpixel_sig,将M个积分电容Cl与第一模拟信号总线(9)和第二模拟信号总线(10)均断开连接； 2)将开关Sll S14断开，开关S21、S22闭合，将第一组N_bit锁存器通过开关S6连接到第一数字信号总线(13)上，第一组Ι-bit锁存器通过开关S7连接到第四数字信号总线(16)上，第四数字信号总线(16)控制Ι-bit模数转换器输出差分电压Vdacp-Vdacn，大小是由Ι-bit锁存器中存储的数字量决定的，模数转换器的输出通过开关S21、S22连接到采样电容Csl、Cs2左极板，此时第一组积分电容Cl通过开关S31、S32连接到第一模拟信号总线(9)和第二模拟信号总线(10)之间，以及第三模拟信号总线(11)和第四模拟信号总线(12)之间,此时运放输出的差分电压为:(Vpixel_rst - Vpixel_sig) - (Vdacp-Vdacn) 同时比较器完成对运放输出差分电压与O电压的比较，比较后的数字量与第一数字信号总线(13)中的数字量通过加法器完成累加； 3)当Sll S14再次闭合时，开关S8闭合将比较器的输出通过第三数字信号总线15存入第一组Ι-bit锁存器中，将加法器的输出通过第二数字信号总线(14)存入第一组N-bit锁存器中，以此类推，不断重复步骤I) 步骤3)直到第一组电容已经完成M-1次累加，其中M为大于等于2的整数。
全文摘要
一种用于图像传感器基于sigma-delta ADC的读出电路及工作时序，电路有串接的积分器阵列、比较器、加法器和第一寄存器，加法器的输出端通过N-bit锁存器阵列连接输入端，比较器的输出串接1-bit锁存器阵列、第二寄存器和1-bit数模转换器，1-bit数模转换器的输出连接积分器阵列的负输入端，积分器阵列的正输入端连接像素的输出信号，第一寄存器的输出端为该输出电路的输出端。工作时序采样电容采集像素信号；比较器完成对差分电压与0电压的比较后的数字量与数字信号总线中的数字量通过加法器完成累加；比较器的输出存入第一组1-bit锁存器中，加法器的输出存入第一组N-bit锁存器中，直到第一组电容完成M-1次累加。本发明降低了对调制器速度的要求。
文档编号H04N5/3745GK103139500SQ20131006207
公开日2013年6月5日 申请日期2013年2月28日 优先权日2013年2月28日
发明者姚素英, 聂凯明, 徐江涛, 高静, 史再峰, 高志远 申请人:天津大学