共享存储机制的准循环ldpc串行编码器的制作方法

文档序号:7878859阅读:225来源:国知局
专利名称:共享存储机制的准循环ldpc串行编码器的制作方法
技术领域
本发明涉及信道编码领域,特别涉及一种通信系统中准循环LDPC码的串行编码器。
背景技术
低密度奇偶校验(Low-Density Parity-Check, LDPC)码是高效的信道编码技术之一,而准循环LDPC (Quasic-LDPC, QC-LDPC)码是一种特殊的LDPC码。QC-LDPC码的生成矩阵G和校验矩阵H都是由循环矩阵构成的阵列,具有分段循环的特点,故被称为准循环LDPC码。循环矩阵的首行是末行循环右移I位的结果,其余各行都是其上一行循环右移I位的结果,因此,循环矩阵完全由其首行来表征。通常,循环矩阵的首行被称为它的生成多项式。通信系统通常采用系统形式的QC-LDPC码,其生成矩阵G的左半部分是一个单位矩阵,右半部分是由aXc个bXb阶循环矩阵Gi,」(O ( Ka, a ( j〈t, t=a+c)构成的阵列,
如下所示:
权利要求
1.一种共享存储机制的准循环LDPC串行编码器,准循环LDPC码的生成矩阵G分为a块行和t块列,后c块列对应的部分生成矩阵是由aXc个bXb阶循环矩阵Gi;j构成的阵列,gu是循环矩阵Gy的生成多项式,其中,t=a+c,a、b、C、1、j和t均为非负整数,O≤i〈a,a≤j〈t,生成矩阵G对应码字v=(s,p),G的前a块列对应的是信息向量S= (e0, e1;…,,后c块列对应的是校验向量P,以b比特为一段,校验向量P被等分为C段,即P= (Ptl, P1,…,Pd),其特征在于,所述编码器包括以下部件: 生成多项式查找表,用于存储所有生成矩阵G中循环矩阵的生成多项式; 延时器D,其数据比特Dtl, D1,…,Dc^1滑动存储c比特信息; 缓冲器Btl, B1,…,Bc^1,分别缓存生成矩阵G第a,a+1,…,t_l块列中循环矩阵的生成多项式; b位二进制乘法器M。,M1,…,Mp1,分别对数据比特D。,D1,…,Dp1和缓冲器B。,B1, - ,Bc^1中的生成多项式进行标量乘; b位二进制加法器Atl, A1,…,A。—”分别对b位二进制乘法器M0, M1,…,Mc^1的乘积和移位寄存器Rtl, R1,…,L的内容进行模2加; 移位寄存器Rtl, R1,…,Rc-!,分别存储b位二进制加法器A0, A1,…,Ac^1的和被循环左移I位后的结果以及最终的校验段Pd, P1,…,Pd
2.根据权利要求1所述的一种共享存储机制的准循环LDPC串行编码器,其特征在于,所述生成多项式查找表存储准循环LDPC码生成矩阵中的所有循环矩阵生成多项式,先依次存储第O块行中第a, a+1,…,t-1块列对应的生成多项式,再依次存储第I块行中第a,a+1,…,t-1块列对应的生成多项式,依此类推,最后依次存储第a-Ι块行中第a, a+1,…,t-1块列对应的生成多项式。
3.根据权利要求1所述的一种共享存储机制的准循环LDPC串行编码器,其特征在于,所述缓冲器Btl, B1,…,Bc^1共享生成多项式查找表,分时从中读取生成多项式,缓冲器Bpa在第iXb+j-a个时钟周期到来时从生成多项式查找表加载生成矩阵G第i块行、第j块列的生成多项式gu,而在其它时刻保持不变。
4.一种共享存储机制的准循环LDPC串行编码方法,准循环LDPC码的生成矩阵G分为a块行和t块列,后c块列对应的部分生成矩阵是由aXc个bXb阶循环矩阵Gi;j构成的阵列,gu是循环矩阵Gy的生成多项式,其中,t=a+c,a、b、C、1、j和t均为非负整数,O彡i〈a,a彡j〈t,生成矩阵G对应码字v=(s,p),G的前a块列对应的是信息向量S= (e0, e1;…,,后c块列对应的是校验向量P,以b比特为一段,校验向量P被等分为C段,即P= (Ptl, P1,…,Pd),其特征在于,所述编码方法包括以下步骤: 第I步,清零延时器D和移位寄存器Rtl, R1,…,Rp1,缓冲器Bh在第i X b+j-a个时钟周期到来时从生成多项式查找表加载生成矩阵G第i块行、第j块列的生成多项式gu,而在其它时刻保持不变; 第2步,当第k个时钟周期到来时,延时器D输入信息比特ek,缓冲器Btl, B1,…,Bc^1中的生成多项式分别通过b位二进制乘法器M0,M1,…,Mp1与延时器D中的数据比特Dtl, D1,…,Dc^1进行标量乘,b位二进制乘法器Mtl, M1, - ,Mc^1的乘积分别通过b位二进制加法器A0, A1,…,Ah与移位寄存器Rci, R1,…,Rc^1的内容相加,b位二进制加法器Atl, A1,…,Ap1的和被循环左移I位后的结果分别存入移位寄存器Rtl, R1,…,Rc^1,其中,O ( k〈aXb ;第3步,以I为步长递增改变k的取值,重复第2步aXb次,直到整个信息向量s输入完毕; 第4步,当时钟周期到来时,延时器D输入填充比特O,缓冲器Btl, B1,…,Bh中的生成多项式分别通过b位二进制乘法器M0,M1,…,Mc^1与延时器D中的数据比特Dtl, D1,…,Dc^1进行标量乘,b位二进制乘法器Mtl, M1,…,Mc^1的乘积分别通过b位二进制加法器Atl, A1,…,Ap1与移位寄存器Rtl, R1,…,Rh的内容相加,b位二进制加法器A0, A1,…,Ap1的和被循环左移I位后的结果分别存入移位寄存器Rtl, R1,-, Re-!; 第5步,重复第4步C次,直到C个填充比特O输入完毕,此时,移位寄存器Rtl, R1,…,Rc^1存储的分别是校验段P。, Pi,…,P。-:,它们构成了校验向量P=(PQ,Pi,…,P。-)。
全文摘要
本发明提供了一种基于共享存储机制的准循环LDPC串行编码器,该编码器包括1个预先存储生成矩阵中所有循环矩阵生成多项式的生成多项式查找表、1个滑动存储信息比特的c位延时器、c个缓存生成多项式的b位缓冲器、c个对信息比特和生成多项式进行标量乘的b位二进制乘法器、c个对乘积和移位寄存器内容进行模2加的b位二进制加法器、c个存储被循环左移1位的和的b位移位寄存器。最终,校验数据包含于c个移位寄存器中。本发明提供的串行编码器具有功耗小、结构简单、存储器消耗少、成本低等优点。
文档编号H04L1/00GK103236859SQ20131013883
公开日2013年8月7日 申请日期2013年4月19日 优先权日2013年4月19日
发明者张鹏, 刘志文, 张燕 申请人:荣成市鼎通电子信息科技有限公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1