一种时戳的标记方法及时戳的检测方法、装置和系统的制作方法
【专利摘要】本发明实施例公开了一种时戳的标记方法及时戳的检测方法、装置和系统，涉及通信领域，能够降低装置成本。该时戳标记功能的时戳的检测方法，包括：时戳的检测装置判断至少两个第一报文的传输时延是否一致；判断至少两个二报文中的时戳是否连续；判断芯片内部本地时钟是否正常；若至少两个第一报文的传输时延一致，至少两个第二报文中的时戳连续并且芯片内部本地时钟正常，则时戳的检测装置判定芯片的报文时戳标记正确。本发明用于对芯片的时戳标记功能检测。
【专利说明】—种时戳的标记方法及时戳的检测方法、装置和系统
【技术领域】
[0001]本发明涉及通信领域，尤其涉及一种时戳的标记方法及时戳的检测方法，装置和系统。
【背景技术】
[0002]在分组传送网(Packet Transmission Network, PTN)网络上，操作、管理、维护(Operation、Administration、Maintenance, 0AM)需要用报文对整个网络的链路传输延时和传输延时抖动进行测量和监控，其中，用报文对整个网络的链路传输延时和传输延时抖动进行测量主要通过在发送、接收时标记时戳，并对时戳进行运算、处理，获取网络的链路传输延时和传输延时抖动，这就要求对报文标记时戳的准确性。
[0003]当前对报文标记时戳准确性进行测试及验证的技术和方法是:时戳的检测装置构造延迟测量请求消息(Delay measurement Message, DMM)报文，通过实时时钟(Real TimeClock, RTC)在DMM报文中标记前向发送时戳TxTimeStampf,然后将该标记有TxTimeStampf的DMM报文，经过链路延时发送到被测试芯片，被测试芯片通过自身的RTC在接收到的DMM报文中标记前向接收时戳RxTimeStampf，根据DMM报文重新生成延迟测量响应消息(Delay measurement Reply, DMR)报文，并通过自身的RTC在该DMR报文中标记回传发送时戮 TxTimeStampb, DMR 报文中携带 TxTimeStampf、RxTimeStampf > TxTimeStampb,经过链路延时Dbl、Db2、Db3、Db4、Db5发回给时戳的检测装置，时戳的检测装置通过自身的RTC在接收到的DMR报文中标记回传接收时戳RxTimeStampb，这时时戳的检测装置接收到的报文中包含四个时戮，即:TxTimeStampf、RxTimeStampf> TxTimeStampb> RxTimeStampb ;时戮的检测装置处理根据多次测量所得的不同TxTimeStampf、RxTimeStampf> TxTimeStampb>RxT imeStampb,对被测试芯片的时戳标记功能进行判断。
[0004]在实现上述时戳标记功能检测的过程中，发明人发现现有技术中至少存在如下问题:时戳的检测装置需具备识别DMM和DMR报文的能力，以及时戳标记功能，此类装置多为专用仪器，价格高昂。
【发明内容】
[0005]本发明的实施例提供一种报文时戳的标记方法及时戳时戳的检测方法，装置和系统，能够降低装置成本。
[0006]为达到上述目的，本发明的实施例采用如下技术方案:
[0007]第一方面，提供一种时戳的检测方法，应用于时戳的检测装置，包括:
[0008]所述时戳的检测装置向芯片发送至少两个第一报文；
[0009]所述时戳的检测装置接收所述芯片发送的标记时戳后的所述至少两个第一报文，并根据所述至少两个标记时戳后的第一报文中的时戳判断所述至少两个第一报文的传输时延是否一致；
[0010]所述时戳的检测装置连续向所述芯片发送至少两个第二报文，所有的所述第二报文具有相同的帧数据比特率、相同的帧长，任意两个相邻第二报文的帧间隔相同；
[0011]所述时戳的检测装置接收所述芯片发送的标记时戳后的所述至少两个第二报文，并根据所述至少两个第二报文的帧数据比特率、所述至少两个第二报文的帧长、相邻所述至少两个第二报文的帧间隔及所述至少两个标记时戳后的第二报文中的时戳判断所述至少两个二报文中的时戳是否连续；
[0012]所述时戳的检测装置向芯片发送一个第三报文，并在预设的时间间隔后向所述芯片发送另一个第三报文；
[0013]所述时戳的检测装置接收所述芯片发送的标记时戳后的所述两个第三报文，并根据所述两个标记时戳后的第三报文中的时戳、所述第一个第三报文的帧数据比特率、所述第一个第三报文的帧长、所述两个第三报文的帧间隔及所述时间间隔判断所述芯片内部本地时钟是否正常；
[0014]若所述至少两个第一报文的传输时延一致，所述至少两个第二报文中的时戳连续并且所述芯片内部本地时钟正常，则所述时戳的检测装置判定所述芯片的报文时戳标记正确；
[0015]所述时戳包括:所述芯片将报文发送至检测回路中时在所述报文中标记的发送时戳及所述芯片在所述检测回路中接收所述报文时标记的接收时戳。
[0016]结合第一方面所述的时戳的检测方法，在第一种可能的实现方式中，所述根据所述至少两个标记时戳后的第一报文中的时戳判断所述至少两个第一报文的传输时延是否一致,具体包括:
[0017]所述时戳的检测装置获取所述至少两个第一报文中每个第一报文的接收时戳和发送时戳，计算所述每个第一报文的接收时戳和发送时戳的时间差，以及所述每个第一报文的接收时戳和发送时戳的时间差的平均值；
[0018]所述时戳的检测装置将每个第一报文的接收时戳和发送时戳的时间差分别与所述每个第一报文的接收时戳和发送时戳的时间差的平均值进行对比；
[0019]当所述每个第一报文的接收时戳和发送时戳的时间差的平均值与每个第一报文的接收时戳及发送时戳的时间差分别的误差都不大于误差阈值时，所述时戳的检测装置判定所述至少两个第一报文的传输时延一致。
[0020]结合第一方面所述的时戳的检测方法，在第二种可能的实现方式中，所述根据所述至少两个第二报文的帧数据比特率、所述至少两个第二报文的帧长、相邻所述至少两个第二报文的帧间隔及所述至少两个标记时戳后的第二报文中的时戳判断所述至少两个二报文中的时戳是否连续，具体包括:
[0021]所述时戳的检测装置获取所述至少两个第二报文中每个第二报文的接收时戳和发送时戳，计算相邻两个第二报文的接收时戳的时间差和相邻两个第二报文的发送时戳的时间差，将所述相邻两个第二报文的接收时戳的时间差和相邻两个第二报文的发送时戳的时间差进行对比获取时间误差值；
[0022]当所有时间误差值均不大于误差阈值时，所述时戳的检测装置计算所有所述相邻两个第二报文的接收时戳的时间差和相邻两个第二报文的发送时戳的时间差的平均值；
[0023]所述时戳的检测装置通过所述公式δ t=[ (FL+FIG)X8] X 1/FBR计算任意两个相邻第二报文之间的理论时间差，其中，St为任意两个相邻第二报文之间的理论时间差，FL为所述第二报文的报文长度，FIG为第二报文的帧间隙，FBR为帧比特速率；
[0024]所述时戳的检测装置将所述相邻两个第二报文的接收时戳的时间差和相邻两个第二报文的发送时戳的时间差的平均值与所述任意两个相邻第二报文之间的理论时间差进行对比，当所述相邻两个第二报文的接收时戳的时间差和相邻两个第二报文的发送时戳的时间差的平均值与所述任意两个相邻第二报文之间的理论时间差的误差不大于误差阈值时，所述时戳的检测装置判定所述至少两个第二报文中的时戳连续。
[0025]结合第一方面所述的时戳的检测方法，在第三种可能的实现方式中，所述根据所述两个标记时戳后的第三报文中的时戳及所述两个第三报文的发送时间间隔判断所述芯片内部本地时钟是否正常，具体包括:
[0026]所述时戳的检测装置获取所述两个第三报文中每个报文的接收时戳和发送时戳，计算所述两个第三报文的接收时戳的时间差及两个第三报文的发送时戳的时间差，将所述两个第三报文的接收时戳的时间差和两个第三报文的发送时戳的时间差进行对比，当所述两个第三报文的接收时戳的时间差和两个第三报文的发送时戳的时间差的误差不大于误差阈值时，所述时戳的检测装置计算所述两个第三报文的接收时戳的时间差和两个第三报文的发送时戳的时间差的平均值；
[0027]所述时戳的检测装置通过所述公式δ t3=[ (FL3+FIG3)X8] X 1/FBR3计算所述第一个第三报文的发送时间，其中，δ t3为所述第一个第三报文的发送时间，FL3为所述第一个第三报文的报文长度，FIG3为所述两个第三报文的帧间隙，FBR3为所述第一个第三报文的帧比特速率；
[0028]所述时戳的检测装置将所述两个第三报文的接收时戳的时间差和两个第三报文的发送时戳的时间差的平均值与所述两个第三报文的发送时间间隔和所述第一个第三报文的发送时间的和进行对比，当所述两个第三报文的接收时戳的时间差和两个第三报文的发送时戳的时间差的平均值与所述两个第三报文的发送时间间隔和所述第一个第三报文的发送时间的和的误差不大于误差阈值时，所述时戳的检测装置判定所述芯片内部本地时钟正常。
[0029]结合第一方面、第一种可能的实现方式、第二种可能的实现方式及第三种可能的实现方式所述的时戳的检测方法，在第四种可能的实现方式中，还包括:
[0030]若所述至少两个第一报文的传输时延不一致，和/或所述至少两个第二报文中的时戳不连续，和/或所述芯片内部本地时钟不正常，则所述时戳的检测装置判定所述芯片的报文时戳标记错误，并上报芯片报文时戳标记警告。
[0031]第二方面，提供一种时戳的标记方法，应用于被测芯片，包括:
[0032]所述芯片接收时戳的检测装置发送的报文，对所述报文进行发送时戳标记，将所述发送时戳标记后的报文发送至检测回路；
[0033]接收所述检测回路发回的所述标记后的报文，并对所述发送时戳标记后的报文进行接收时戳标记，将所述二次时戳标记后的报文发送至所述时戳的检测装置。
[0034]结合第二方面所述的时戳的标记方法，在第一种可能的实现方式中，所述检测回路，包括光纤网络。
[0035]第三方面，提供一种时戳的检测装置，包括:通过数据总线连接的处理器、接收器、发射器及存储器，其中所述存储器用于存储所述处理器执行的程序代码；[0036]所述发射器用于向芯片发送至少两个第一报文；
[0037]所述处理器用于通过所述接收器接收所述芯片发送的标记时戳后的所述至少两个第一报文，根据所述至少两个标记时戳后的第一报文中的时戳判断所述至少两个第一报文的传输时延是否一致；
[0038]所述发射器还用于连续向所述芯片发送至少两个第二报文，所有的所述第二报文具有相同的帧数据比特率、相同的帧长，任意两个相邻第二报文的帧间隔相同；
[0039]所述处理器还用于通过所述接收器接收所述芯片发送的标记时戳后的所述至少两个第二报文，根据所述至少两个第二报文的帧数据比特率、所述至少两个第二报文的帧长、相邻所述至少两个第二报文的帧间隔及所述至少两个标记时戳后的第二报文中的时戳判断所述至少两个二报文中的时戳是否连续；
[0040]所述发射器还用于向芯片发送一个第三报文，并在预设的时间间隔后向所述芯片发送另一个第三报文；
[0041]所述处理器还用于通过所述接收器接收所述芯片发送的标记时戳后的所述两个第三报文，根据所述两个标记时戳后的第三报文中的时戳、所述第一个第三报文的帧数据比特率、所述第一个第三报文的帧长、所述两个第三报文的帧间隔及所述时间间隔判断所述芯片内部本地时钟是否正常；
[0042]所述处理器还用于进行判定，若所述至少两个第一报文的传输时延一致，所述至少两个第二报文中的时戳连续并且所述芯片内部本地时钟正常，则所述处理器判定所述芯片的报文时戳标记正确；
[0043]所述时戳包括:所述芯片将报文发送至检测回路中时在所述报文中标记的发送时戳及所述芯片在所述检测回路中接收所述报文时标记的接收时戳。
[0044]结合第三方面所述的时戳的检测装置，在第一种可能的实现方式中，所述处理器，还具体用于:
[0045]获取所述至少两个第一报文中每个第一报文的接收时戳和发送时戳，计算所述每个第一报文的接收时戳和发送时戳的时间差，以及所述每个第一报文的接收时戳和发送时戳的时间差的平均值；
[0046]所述处理器具体还用于将每个第一报文的接收时戳和发送时戳的时间差分别与所述每个第一报文的接收时戳和发送时戳的时间差的平均值进行对比，当每个第一报文的接收时戳和发送时戳的时间差分别与所述每个第一报文的接收时戳和发送时戳的时间差的平均值的误差都不大于误差阈值时，所述处理器具体还用于判定所述至少两个第一报文的传输时延一致。
[0047]结合第三方面所述的时戳的检测装置，在第二种可能的实现方式中，所述处理器，具体用于:
[0048]获取所述至少两个第二报文中每个第二报文的接收时戳和发送时戳，计算相邻两个第二报文的接收时戳的时间差和相邻两个第二报文的发送时戳的时间差，将所述相邻两个第二报文的接收时戳的时间差和相邻两个第二报文的发送时戳的时间差进行对比获取时间误差值；
[0049]当所有时间误差值均不大于误差阈值时，所述处理器计算所有所述相邻两个第二报文的接收时戳的时间差和相邻两个第二报文的发送时戳的时间差的平均值；[0050]所述处理器具体还用于通过公式δ t= [ (FL+FIG) X 8] X 1/FBR计算任意两个相邻第二报文之间的理论时间差，其中，δ t为任意两个相邻第二报文之间的理论时间差，FL为所述第二报文的报文长度，FIG为第二报文的帧间隙，FBR为帧比特速率；
[0051]所述处理器具体还用于将所述相邻两个第二报文的接收时戳的时间差和相邻两个第二报文的发送时戳的时间差的平均值与所述任意两个相邻第二报文之间的理论时间差进行对比，当所述相邻两个第二报文的接收时戳的时间差和相邻两个第二报文的发送时戳的时间差的平均值与所述任意两个相邻第二报文之间的理论时间差的误差不大于误差阈值时，所述处理器具体还用于判定所述至少两个二报文中的时戳连续。
[0052]结合第三方面所述的时戳的检测装置，在第三种可能的实现方式中，所述处理器，具体用于:
[0053]获取所述两个第三报文中每个第三报文的接收时戳和发送时戳，计算所述两个第三报文的接收时戳的时间差及两个第三报文的发送时戳的时间差，将所述两个第三报文的接收时戳的时间差和两个第三报文的发送时戳的时间差进行对比，当所述两个第三报文的接收时戳的时间差和两个第三报文的发送时戳的时间差的误差不大于误差阈值时，所述处理器计算所述两个第三报文的接收时戳的时间差和两个第三报文的发送时戳的时间差的平均值；
[0054]所述处理器具体还用于通过所述公式δ t3=[ (FL3+FIG3)X8] X 1/FBR3计算所述第一个第三报文的发送时间，其中，δ t3为所述第一个第三报文的发送时间，FL3为所述第一个第三报文的报文长度，FIG3为所述两个第三报文的巾贞间隙，FBR3为所述第一个第三报文的帧比特速率。
[0055]所述处理器具体还用于将所述两个第三报文的接收时戳的时间差和两个第三报文的发送时戳的时间差的平均值与所述两个第三报文的发送时间间隔和所述第一个第三报文的发送时间的和进行对比，当所述两个第三报文的接收时戳的时间差和两个第三报文的发送时戳的时间差的平均值与所述两个第三报文的发送时间间隔和所述第一个第三报文的发送时间的和的误差不大于误差阈值时，所述处理器具体还用于判定所述芯片内部本地时钟正常。
[0056]结合第三方面、第一种可能的实现方式、第二种可能的实现方式及第三种可能的实现方式所述的时戳的检测装置，在第四种可能的实现方式中:
[0057]若所述至少两个第一报文的传输时延不一致，和/或所述至少两个第二报文中的时戳不连续，和/或所述芯片内部本地时钟不正常，则所述处理器还用于判定所述芯片的报文时戳标记错误，并上报芯片报文时戳标记警告。
[0058]第四方面，提供一种芯片，包括:通过数据总线连接的处理器、时钟、接收器、发射器及存储器，其中所述存储器用于存储所述处理器执行的程序代码；
[0059]所述处理器用于通过所述接收器接收时戳的检测装置发送的报文，根据所述时钟对所述报文进行发送时戳标记，所述处理器还用于通过所述发射器将所述发送时戳标记后的报文发送至检测回路；
[0060]所述处理器还用于通过所述接收器接收所述检测回路发回的所述发送时戳标记后的报文，根据所述时钟对所述发送时戳标记后的报文进行接收时戳标记；
[0061]所述处理器还用于通过所述发射器将所述二次时戳标记后的报文发送至所述时戳的检测装置。
[0062]结合第四方面所述的芯片，在第一种可能的实现方式中，所述检测回路，包括光纤网络。
[0063]第五方面，提供一种时戳的检测系统，包括:时戳的检测装置，与所述时戳的检测装置相连的被测芯片及与所述被测芯片相连的检测回路，其中所述时戳的检测装置为上述的时戳的检测装置，所述被测芯片为上述的芯片。
[0064]本发明实施例提供的时戳的标记方法及时戳的检测方法，装置和系统，在被测芯片上进行检测报文的时戳标记，在时戳的检测装置上只进行时戳的检测，实现对被测芯片时戳标记功能的检测，能够降低装置成本。
【专利附图】
【附图说明】
[0065]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍。
[0066]图1为本发明的实施例提供的一种时戳的检测系统结构示意图；
[0067]图2为本发明的实施例提供的一种时戳的检测装置结构示意图；
[0068]图3为本发明的实施例提供的一种芯片结构示意图；
[0069]图4为本发明的实施例提供的一种时戳的检测方法流程示意图；
[0070]图5为本发明的实施例提供的一种时戳的标记方法流程示意图；
[0071]图6为本发明的实施例提供的一种时戳的标记及检测系统结构示意图。
【具体实施方式】
[0072]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
[0073]本发明实施例提供一种时戳的标记方法及时戳的检测方法，装置和系统，可以通过不具备时戳标记功能的普通测试仪器、通信设备或电脑主机对被测芯片进行时戳标记功能的检测。具体的，本发明提供一种时戳的检测系统，参照图1所示，包括时戳的检测装置1，与时戳的检测装置I相连的被测芯片2及与被测芯片2相连的检测回路3 ;在本实施例中，时戳的检测装置I与被测芯片2通过以太网实现连接，时戳的检测装置I可由普通测试仪器、通信设备或电脑主机实现，检测回路3可由光纤网络实现，时戳的检测装置I与芯片2的报文接收、发送都通过光模块实现。
[0074]其中，参照图2所示，本发明实施例提供的时戳的检测装置I包括通过数据总线11连接的处理器12、接收器13、发射器14及存储器15。
[0075]该总线11可以是工业标准体系结构(Industry Standard Architecture, ISA)总线、夕卜部设备互连(Peripheral Component, PCI)总线或扩展工业标准体系结构(ExtendedIndustry Standard Architecture, EISA)总线等。该总线11可以分为地址总线、数据总线、控制总线等。为便于表示，图2中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
[0076]存储器15用于存储数据及可执行程序代码，其中程序代码包括计算机操作指令，具体可以为:操作系统、应用程序等。存储器15可能包含高速RAM存储器，也可能还包括非易失性存储器(non-volatile memory),例如至少一个磁盘存储器。
[0077]处理器12可能是一个中央处理器(Central Processing Unit, CPU),或者是特定集成电路(Application Specific Integrated Circuit, ASIC),或者是被配置成实施本发明实施例的一个或多个集成电路。
[0078]发射器14用于向芯片2发送至少两个第一报文。
[0079]处理器12用于通过接收器13接收芯片2发送的标记时戳后的至少两个第一报文，根据该至少两个标记时戳后的第一报文中的时戳判断至少两个第一报文的传输时延是
否一致。
[0080]发射器14还用于连续向芯片2发送至少两个第二报文，所有的第二报文具有相同的帧数据比特率、相同的帧长，任意两个相邻第二报文的帧间隔相同。
[0081]处理器12还用于通过接收器13接收芯片2发送的标记时戳后的至少两个第二报文，根据该至少两个第二报文的帧数据比特率、帧长、两个相邻第二报文的帧间隔及该至少两个标记时戳后的第二报文中的时戳判断至少两个二报文中的时戳是否连续。
[0082]发射器14还用于向芯片2发送一个第三报文，并在预设的时间间隔后向芯片2发送另一个第三报文。
[0083]处理器12还用于通过接收器13接收芯片2发送的标记时戳后的两个第三报文，根据两个标记时戳后的第三报文中的时戳、第一个第三报文的帧数据比特率、第一个第三报文的帧长、两个第三报文的帧间隔及该两个第三报文的发送时间间隔判断芯片2内部本地时钟是否正常。
[0084]处理器12还用于进行判定，若至少两个第一报文的传输时延一致，至少两个第二报文中的时戳连续并且芯片2内部本地时钟正常，则处理器12判定芯片2的报文时戳标记正确。
[0085]上述第一报文、第二报文及第三报文为延迟测量(delay measurement, DM)报文，上述的时戳包括:芯片2将报文发送至检测回路3中时在报文中标记的发送时戳及芯片2在检测回路3中接收报文时标记的接收时戳。
[0086]上述实施例提供的时戳的检测装置，能够根据被测芯片发回的DM报文中的发送时戳及接收时戳及DM报文的发送参数对被测芯片的报文时戳标记功能进行检测，可以通过普通测试仪器、通信设备或电脑主机实现，从而降低了芯片时戳标记功能时戳的检测装置的价格。
[0087]进一步可选的，处理器12具体用于获取至少两个第一报文中每个第一报文的接收时戳和发送时戳，计算每个第一报文的接收时戳和发送时戳的时间差以及每个第一报文的接收时戳和发送时戳的时间差的平均值。
[0088]处理器12还具体用于将每个第一报文的接收时戳和发送时戳的时间差分别与每个第一报文的接收时戳和发送时戳的时间差的平均值进行对比，当每个第一报文的接收时戳和发送时戳的时间差分别与每个第一报文的接收时戳和发送时戳的时间差的平均值的误差都不大于误差阈值时，处理器12具体还用于判定至少两个第一报文的传输时延一致。
[0089]可选的，处理器12具体用于获取至少两个第二报文中每个第一报文的接收时戳和发送时戳，计算相邻两个第二报文的接收时戳的时间差和相邻两个第二报文的发送时戳的时间差，将所有相邻第二报文的接收时戳的时间差和相邻第二报文的发送时戳的时间差进行对比获取时间误差值。
[0090]当所有时间误差值均不大于误差阈值时，处理器12计算所有相邻两个第二报文的接收时戳的时间差和相邻两个第二报文的发送时戳的时间差的平均值。
[0091]处理器12还用于通过公式δ t=[ (FL+FIG) X8] X 1/FBR计算任意两个相邻第二报文之间的理论时间差，其中，δ t为任意两个相邻第二报文之间的理论时间差，帧长度FL(Frame Length, FL)为所述第二报文的报文长度，巾贞间隙FIG (Frame Inter-Gap, FIG)为第二报文的帧间隙，帧数据比特速率FBR (Frame Bit Rate，FBR)为帧比特速率。
[0092]处理器12具体还用于将相邻两个第二报文的接收时戳的时间差和相邻两个第二报文的发送时戳的时间差的平均值与任意两个相邻第二报文之间的理论时间差进行对比，当相邻两个第二报文的接收时戳的时间差和相邻两个第二报文的发送时戳的时间差的平均值与任意两个相邻第二报文之间的理论时间差的误差不大于误差阈值时，处理器12还用于判定至少两个二报文中的时戳连续。
[0093]可选的，处理器12还具体用于获取两个第三报文中每个第三报文的接收时戳和发送时戳，计算该两个第三报文的接收时戳的时间差及两个第三报文的发送时戳的时间差，将该两个第三报文的接收时戳的时间差和两个第三报文的发送时戳的时间差进行对t匕，当该两个第三报文的接收时戳的时间差和两个第三报文的发送时戳的时间差的误差不大于误差阈值时，处理器12计算两个第三报文的接收时戳的时间差和两个第三报文的发送时戳的时间差的平均值。
[0094]处理器12具体还用于通过公式δ t3=[ (FL3+FIG3) X8] X 1/FBR3计算第一个第三报文的发送时间，其中，δ t3为第一个第三报文的发送时间，FL3为第一个第三报文的报文长度，FIG3为两个第三报文的帧间隙，FBR3为第一个第三报文的帧比特速率。
[0095]处理器12具体还用于将两个第三报文的接收时戳的时间差和两个第三报文的发送时戳的时间差的平均值与两个第三报文的发送时间间隔和第一个第三报文的发送时间的和进行对比，当两个第三报文的接收时戳的时间差和两个第三报文的发送时戳的时间差的平均值与两个第三报文的发送时间间隔和第一个第三报文的发送时间的和的误差不大于误差阈值时，处理器12判定芯片2内部本地时钟正常。
[0096]进一步，可选的，当处理器12判定至少两个第一报文的传输时延不一致，和/或至少两个第二报文中的时戳不连续，和/或芯片2内部本地时钟不正常时，处理器12还用于判定芯片2的报文时戳标记错误，并上报芯片2报文时戳标记警告。
[0097]参照图3所示，图1所示的芯片2，其中芯片2为被测芯片，包括:通过数据总线21连接的处理器22、时钟、接收器23、发射器24及存储器25。
[0098]该总线21可以是工业标准体系结构(Industry Standard Architecture, ISA)总线、夕卜部设备互连(Peripheral Component, PCI)总线或扩展工业标准体系结构(ExtendedIndustry Standard Architecture, EISA)总线等。该总线21可以分为地址总线、数据总线、控制总线等。为便于表示，图3中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。
[0099]存储器25用于存储数据或可执行程序代码，其中程序代码包括计算机操作指令，具体可以为:操作系统、应用程序等。存储器25可能包含高速RAM存储器，也可能还包括非易失性存储器(non-vo latile memory ),例如至少一个磁盘存储器。[0100]处理器22可能是一个中央处理器(Central Processing Unit, CPU),或者是特定集成电路(Application Specific Integrated Circuit, ASIC),或者是被配置成实施本发明实施例的一个或多个集成电路。
[0101]处理器22用于通过接收器23接收时戳的检测装置I发送的报文，根据时钟对报文进行发送时戳标记，处理器22还用于通过发射器24将发送时戳标记后的报文发送至检测回路3。
[0102]处理器22还用于通过接收器23接收检测回路3发回的发送时戳标记后的报文，根据时钟对发送时戳标记后的报文进行接收时戳标记。
[0103]处理器22还用于通过发射器24将该二次时戳标记后的报文发送至时戳的检测装置I。
[0104]本发明实施例提供的芯片、时戳的检测装置及系统，在被测芯片上进行检测报文的时戳标记，在检测装置上只进行时戳的检测，实现对被测芯片时戳标记功能的检测，能够降低装置成本。
[0105]本发明实施例还提供一种时戳的检测方法，应用于上述装置实施例提供的时戳的检测装置，其中，第一报文、第二报文及第三报文可以为DM报文，包括:
[0106]401a、时戳的检测装置向芯片发送至少两个第一报文。
[0107]402a、时戳的检测装置接收芯片发送的标记时戳后的至少两个第一报文，并根据至少两个标记时戳后的第一报文中的时戳判断至少两个第一报文的传输时延是否一致。
[0108]401b、时戳的检测装置连续向芯片发送至少两个第二报文，所有的第二报文具有相同的帧数据比特率、相同的帧长，任意两个相邻第二报文的帧间隔相同。
[0109]402b、时戳的检测装置接收芯片发送的标记时戳后的至少两个第二报文，并根据至少两个第二报文的帧数据比特率、至少两个第二报文的帧长、相邻两个第二报文的帧间隔及至少两个标记时戳后的第二报文中的时戳判断至少两个二报文中的时戳是否连续。
[0110]401c、时戳的检测装置向芯片发送一个第三报文，并在预设的时间间隔后向芯片发送另一个第三报文。
[0111]402c、时戳的检测装置接收芯片发送的标记时戳后的两个第三报文，并根据两个标记时戳后的第三报文中的时戳、第一个第三报文的帧数据比特率、第一个第三报文的帧长、两个第三报文的帧间隔及两个第三报文的发送时间间隔判断芯片内部本地时钟是否正
堂
巾O
[0112]403、当至少两个第一报文的传输时延一致，至少两个第二报文中的时戳连续并且芯片内部本地时钟正常时，时戳的检测装置判定芯片的报文时戳标记正确。
[0113]本发明实施例提供的时戳时戳的检测方法，根据被测芯片发回的DM报文中的发送时戳及接收时戳及DM报文的发送参数对被测芯片的报文时戳标记功能进行检测，进而降低了芯片时戳标记功能时戳的检测装置的价格。
[0114]本发明实施例还提供一种时戳的标记方法，应用于上述装置实施例提供的被测芯片，包括:
[0115]501、芯片接收时戳的检测装置发送的报文。
[0116]502、芯片对报文进行发送时戳标记，将发送时戳标记后的报文发送至检测回路。
[0117]503、芯片接收检测回路发回的标记后的报文，并对发送时戳标记后的报文进行接收时戳标记。
[0118]504、芯片将二次时戳标记后的报文发送至时戳的检测装置。
[0119]本发明实施例提供的报文时戳的标记方法及时戳时戳的检测方法，在被测芯片上进行检测报文的时戳标记，在检测装置上只进行时戳的检测，实现对被测芯片时戳标记功能的检测，能够降低装置成本。
[0120]具体的，本发明实施例提供一种报文时戳的标记方法及时戳时戳的检测方法，其中，时戳的检测装置可以为不具备打戳的普通测试仪器、通信设备或电脑主机，第一报文、第二报文及第三报文为DM报文，整个时戳的标记和时戳检测过程分为四大部分:第一部分为步骤601a-610a所示的流程，第二部分为步骤601b_610b所示的流程，第三部分为步骤601c-610c所示的流程，第四部分为步骤611a或611b。
[0121]参照图6所示的系统，其中，芯片可以为SDSxxx芯片，时戳的检测装置可以为SMartBit装置或Tesgine装置；其中芯片包括:回路端口 lPortl、回路端口 2Port2、芯片端口 IDSAPortl、芯片端口 2DSAPort2 ;时戳的检测装置包括:检测端口 lSport2、检测端口2Sport4;参照上述系统本发明的实施例提供一种系统初始设定的脚本语言，对系统的初始设置如下:
[0122]1、设置端口的 OAM 属性{PortID=Port3 ；oTPID=oOAMTPIDx ;使能时戳；非分布式交换架构(Distributed Switching Architecture, DSA)端口 ；不使能 TPLABEL ；TPLABEL=TPLABELx}#Rxtimestamp ；
[0123]{设置芯片的端口属性，通过port3端口接收报文，芯片对port3端口接收的报文进行Rxtimestamp (接收时戳)标记}
[0124]2、设置端 口 的 OAM 属性{PortID=DSAPortI ；oTPID=oOAMTPIDx ;使能时戳；DSA 端口 ；不使能 TPLABEL ；TPLABEL=TPLABELx} #Txtimestamp
[0125]{设置芯片的端口属性，通过DSAportl端口接收报文，芯片对DSAportl端口接收的报文进行Txtimestamp (发送时戳)标记}
[0126]3、设置全局的 OAM 属性{iTPID=iOAMTPIDx ；eTYPE=0x8902 ；chnTYPE=chnTYPEx}
[0127]{设置芯片的全局属性参数，让芯片可以识别/接收特定的延时测量报文(如第一、第二、第三报文)}
[0128]第一部分包括以下步骤:
[0129]601a、时戳的检测装置I向芯片2发送至少两个第一报文(此实施例以两个第一报文为进行说明)。
[0130]602a、芯片2接收时戳的检测装置I发送的第一报文，芯片2通过时钟对第一报文进行发送时戳标记。
[0131]603a、芯片2将发送时戳标记后的第一报文发送至检测回路3。
[0132]604a、芯片2接收检测回路3发回的标记后的报文，通过本地时钟24对发送时戳标记后的报文进行接收时戳标记。
[0133]605a、芯片2将二次时戳标记后的第一报文发送至时戳的检测装置I。
[0134]606a、时戳的检测装置I接收芯片2发送的标记时戳后的两个第一报文。
[0135]607a、时戳的检测装置I获取两个第一报文中每个第一报文的接收时戳和发送时戳。[0136]608a、时戳的检测装置I根据公式dT=RX-TX计算每个第一报文的接收时戳和发送时戳的时间差，其中dT为每个第一报文的接收时戳和发送时戳的时间差，Rx为第一报文的
接收时戳，Tx为第一报文的发送时戳，根据公式
【权利要求】
1.一种时戳的检测方法，其特征在于，应用于时戳的检测装置，包括: 所述时戳的检测装置向芯片发送至少两个第一报文； 所述时戳的检测装置接收所述芯片发送的标记时戳后的所述至少两个第一报文，并根据所述至少两个标记时戳后的第一报文中的时戳判断所述至少两个第一报文的传输时延是否一致； 所述时戳的检测装置连续向所述芯片发送至少两个第二报文，所有的所述第二报文具有相同的帧数据比特率、相同的帧长，任意两个相邻第二报文的帧间隔相同； 所述时戳的检测装置接收所述芯片发送的标记时戳后的所述至少两个第二报文，并根据所述至少两个第二报文的帧数据比特率、所述至少两个第二报文的帧长、相邻所述至少两个第二报文的帧间隔及所述至少两个标记时戳后的第二报文中的时戳判断所述至少两个二报文中的时戳是否连续； 所述时戳的检测装置向芯片发送一个第三报文，并在预设的时间间隔后向所述芯片发送另一个第三报文； 所述时戳的检测装置接收所述芯片发送的标记时戳后的所述两个第三报文，并根据所述两个标记时戳后的第三报文中的时戳、所述第一个第三报文的帧数据比特率、所述第一个第三报文的帧长、所述两个第三报文的帧间隔及所述时间间隔判断所述芯片内部本地时钟是否正常； 若所述至少两个第一报文的传输时延一致，所述至少两个第二报文中的时戳连续并且所述芯片内部本地时钟正常，则所述时戳的检测装置判定所述芯片的报文时戳标记正确； 所述时戳包括:所述芯片将报文发送至检测回路中时在所述报文中标记的发送时戳及所述芯片在所述检测回路中接收所述报文时标记的接收时戳。
2.根据权利要求1所述的时戳的检测方法，其特征在于，所述根据所述至少两个标记时戳后的第一报文中的时戳判断所述至少两个第一报文的传输时延是否一致，具体包括: 所述时戳的检测装置获取所述至少两个第一报文中每个第一报文的接收时戳和发送时戳，计算所述每个第一报文的接收时戳和发送时戳的时间差，以及所述每个第一报文的接收时戳和发送时戳的时间差的平均值； 所述时戳的检测装置将每个第一报文的接收时戳和发送时戳的时间差分别与所述每个第一报文的接收时戳和发送时戳的时间差的平均值进行对比； 当所述每个第一报文的接收时戳和发送时戳的时间差的平均值与每个第一报文的接收时戳及发送时戳的时间差分别的误差都不大于误差阈值时，所述时戳的检测装置判定所述至少两个第一报文的传输时延一致。
3.根据权利要求1所述的时戳的检测方法，其特征在于，所述根据所述至少两个第二报文的帧数据比特率、所述至少两个第二报文的帧长、相邻所述至少两个第二报文的帧间隔及所述至少两个标记时戳后的第二报文中的时戳判断所述至少两个二报文中的时戳是否连续，具体包括: 所述时戳的检测装置获取所述至少两个第二报文中每个第二报文的接收时戳和发送时戳，计算相邻两个第二报文的接收时戳的时间差和相邻两个第二报文的发送时戳的时间差，将所述相邻两个第二报文的接收时戳的时间差和相邻两个第二报文的发送时戳的时间差进行对比获取时间误差值；当所有时间误差值均不大于误差阈值时，所述时戳的检测装置计算所有所述相邻两个第二报文的接收时戳的时间差和相邻两个第二报文的发送时戳的时间差的平均值； 所述时戳的检测装置通过所述公式S t=[ (FL+FIG)X8] X 1/FBR计算任意两个相邻第二报文之间的理论时间差，其中，S t为任意两个相邻第二报文之间的理论时间差，帧长度FL为所述第二报文的报文长度，帧间隙FIG为第二报文的帧间隙，帧数据比特速率FBR为帧比特速率； 所述时戳的检测装置将所述相邻两个第二报文的接收时戳的时间差和相邻两个第二报文的发送时戳的时间差的平均值与所述任意两个相邻第二报文之间的理论时间差进行对比，当所述相邻两个第二报文的接收时戳的时间差和相邻两个第二报文的发送时戳的时间差的平均值与所述任意两个相邻第二报文之间的理论时间差的误差不大于误差阈值时，所述时戳的检测装置判定所述至少两个第二报文中的时戳连续。
4.根据权利要求1所述的时戳的检测方法，其特征在于，所述根据所述两个标记时戳后的第三报文中的时戳及所述两个第三报文的发送时间间隔判断所述芯片内部本地时钟是否正常，具体包括: 所述时戳的检 测装置获取所述两个第三报文中每个报文的接收时戳和发送时戳，计算所述两个第三报文的接收时戳的时间差及两个第三报文的发送时戳的时间差，将所述两个第三报文的接收时戳的时间差和两个第三报文的发送时戳的时间差进行对比，当所述两个第三报文的接收时戳的时间差和两个第三报文的发送时戳的时间差的误差不大于误差阈值时，所述时戳的检测装置计算所述两个第三报文的接收时戳的时间差和两个第三报文的发送时戳的时间差的平均值； 所述时戳的检测装置通过所述公式S t3=[ (FL3+FIG3)X8] X 1/FBR3计算所述第一个第三报文的发送时间，其中，δ t3为所述第一个第三报文的发送时间，FL3为所述第一个第三报文的报文长度，FIG3为所述两个第三报文的帧间隙，FBR3为所述第一个第三报文的帧比特速率； 所述时戳的检测装置将所述两个第三报文的接收时戳的时间差和两个第三报文的发送时戳的时间差的平均值与所述两个第三报文的发送时间间隔和所述第一个第三报文的发送时间的和进行对比，当所述两个第三报文的接收时戳的时间差和两个第三报文的发送时戳的时间差的平均值与所述两个第三报文的发送时间间隔和所述第一个第三报文的发送时间的和的误差不大于误差阈值时，所述时戳的检测装置判定所述芯片内部本地时钟正堂巾O
5.根据权利要求1-4任一项所述的时戳的检测方法，其特征在于，还包括: 若所述至少两个第一报文的传输时延不一致，和/或所述至少两个第二报文中的时戳不连续，和/或所述芯片内部本地时钟不正常，则所述时戳的检测装置判定所述芯片的报文时戳标记错误，并上报芯片报文时戳标记警告。
6.一种时戳的标记方法，其特征在于，应用于被测芯片，包括: 所述芯片接收时戳的检测装置发送的报文，对所述报文进行发送时戳标记，将所述发送时戳标记后的报文发送至检测回路； 接收所述检测回路发回的所述标记后的报文，并对所述发送时戳标记后的报文进行接收时戳标记，将所述二次时戳标记后的报文发送至所述时戳的检测装置。
7.根据权利要求6所述的时戳的标记方法，其特征在于，所述检测回路，包括光纤网络。
8.一种时戳的检测装置，其特征在于，包括:通过数据总线连接的处理器、接收器、发射器及存储器，其中所述存储器用于存储所述处理器执行的程序代码； 所述发射器用于向芯片发送至少两个第一报文； 所述处理器用于通过所述接收器接收所述芯片发送的标记时戳后的所述至少两个第一报文，根据所述至少两个标记时戳后的第一报文中的时戳判断所述至少两个第一报文的传输时延是否一致； 所述发射器还用于连续向所述芯片发送至少两个第二报文，所有的所述第二报文具有相同的帧数据比特率、相同的帧长，任意两个相邻第二报文的帧间隔相同； 所述处理器还用于通过所述接收器接收所述芯片发送的标记时戳后的所述至少两个第二报文，根据所述至少两个第二报文的帧数据比特率、所述至少两个第二报文的帧长、相邻所述至少两个第二报文的帧间隔及所述至少两个标记时戳后的第二报文中的时戳判断所述至少两个二报文中的时戳是否连续； 所述发射器还用于向芯片发送一个第三报文，并在预设的时间间隔后向所述芯片发送另一个第三报文； 所述处理器还用于通过所述接收器接收所述芯片发送的标记时戳后的所述两个第三报文，根据所述两个标记时戳后的第三报文中的时戳、所述第一个第三报文的帧数据比特率、所述第一个第三报文的帧长、所述两个第三报文的帧间隔及所述时间间隔判断所述芯片内部本地时钟是否正常； 所述处理器还用于进行判定，若所述至少两个第一报文的传输时延一致，所述至少两个第二报文中的时戳连续并且所述芯片内部本地时钟正常，则所述处理器判定所述芯片的报文时戳标记正确； 所述时戳包括:所述芯片将报文发送至检测回路中时在所述报文中标记的发送时戳及所述芯片在所述检测回路中接收所述报文时标记的接收时戳。
9.根据权利要求8所述的时戳的检测装置，其特征在于，所述处理器，还具体用于: 获取所述至少两个第一报文中每个第一报文的接收时戳和发送时戳，计算所述每个第一报文的接收时戳和发送时戳的时间差，以及所述每个第一报文的接收时戳和发送时戳的时间差的平均值； 所述处理器具体还用于将每个第一报文的接收时戳和发送时戳的时间差分别与所述每个第一报文的接收时戳和发送时戳的时间差的平均值进行对比，当每个第一报文的接收时戳和发送时戳的时间差分别与所述每个第一报文的接收时戳和发送时戳的时间差的平均值的误差都不大于误差阈值时，所述处理器具体还用于判定所述至少两个第一报文的传输时延一致。
10.根据权利要求8所述的时戳的检测装置，其特征在于，所述处理器，具体用于: 获取所述至少两个第二报文中每个第二报文的接收时戳和发送时戳，计算相邻两个第二报文的接收时戳的时间差和相邻两个第二报文的发送时戳的时间差，将所述相邻两个第二报文的接收时戳的时间差和相邻两个第二报文的发送时戳的时间差进行对比获取时间误差值；当所有时间误差值均不大于误差阈值时，所述处理器计算所有所述相邻两个第二报文的接收时戳的时间差和相邻两个第二报文的发送时戳的时间差的平均值； 所述处理器具体还用于通过公式δ t=[ (FL+FIG)X8] X 1/FBR计算任意两个相邻第二报文之间的理论时间差，其中，S t为任意两个相邻第二报文之间的理论时间差，帧长度FL为所述第二报文的报文长度，帧间隙FIG为第二报文的帧间隙，帧数据比特速率FBR为帧比特速率； 所述处理器具体还用于将所述相邻两个第二报文的接收时戳的时间差和相邻两个第二报文的发送时戳的时间差的平均值与所述任意两个相邻第二报文之间的理论时间差进行对比，当所述相邻两个第二报文的接收时戳的时间差和相邻两个第二报文的发送时戳的时间差的平均值与所述任意两个相邻第二报文之间的理论时间差的误差不大于误差阈值时，所述处理器具体还用于判定所述至少两个二报文中的时戳连续。
11.根据权利要求8所述的时戳的检测装置，其特征在于，所述处理器，具体用于: 获取所述两个第三报文中每个第三报文的接收时戳和发送时戳，计算所述两个第三报文的接收时戳的时间差及两个第三报文的发送时戳的时间差，将所述两个第三报文的接收时戳的时间差和两个第三报文的发送时戳的时间差进行对比，当所述两个第三报文的接收时戳的时间差和两个第三报文的发送时戳的时间差的误差不大于误差阈值时，所述处理器计算所述两个第三报文的接收 时戳的时间差和两个第三报文的发送时戳的时间差的平均值； 所述处理器具体还用于通过所述公式δ t3=[ (FL3+FIG3)X8] X 1/FBR3计算所述第一个第三报文的发送时间，其中，δ t3为所述第一个第三报文的发送时间，FL3为所述第一个第三报文的报文长度，FIG3为所述两个第三报文的帧间隙，FBR3为所述第一个第三报文的帧比特速率； 所述处理器具体还用于将所述两个第三报文的接收时戳的时间差和两个第三报文的发送时戳的时间差的平均值与所述两个第三报文的发送时间间隔和所述第一个第三报文的发送时间的和进行对比，当所述两个第三报文的接收时戳的时间差和两个第三报文的发送时戳的时间差的平均值与所述两个第三报文的发送时间间隔和所述第一个第三报文的发送时间的和的误差不大于误差阈值时，所述处理器具体还用于判定所述芯片内部本地时钟正常。
12.根据权利要求8-11任一项所述的时戳的检测装置，其特征在于: 若所述至少两个第一报文的传输时延不一致，和/或所述至少两个第二报文中的时戳不连续，和/或所述芯片内部本地时钟不正常，则所述处理器还用于判定所述芯片的报文时戳标记错误，并上报芯片报文时戳标记警告。
13.—种芯片，其特征在于，包括:通过数据总线连接的处理器、时钟、接收器、发射器及存储器，其中所述存储器用于存储所述处理器执行的程序代码； 所述处理器用于通过所述接收器接收时戳的检测装置发送的报文，根据所述时钟对所述报文进行发送时戳标记，所述处理器还用于通过所述发射器将所述发送时戳标记后的报文发送至检测回路； 所述处理器还用于通过所述接收器接收所述检测回路发回的所述发送时戳标记后的报文，根据所述时钟对所述发送时戳标记后的报文进行接收时戳标记；所述处理器还用于通过所述发射器将所述二次时戳标记后的报文发送至所述时戳的检测装置。
14.根据权利要求13所述的芯片，其特征在于，所述检测回路，包括光纤网络。
15.一种时戳的检测系统，其特征在于 ，包括:时戳的检测装置，与所述时戳的检测装置相连的被测芯片及与所述被测芯片相连的检测回路，其中所述时戳的检测装置为权利要求8-12任一项所述的时戳的检测装置，所述被测芯片为权利要求14或15所述的芯片。
【文档编号】H04L12/26GK103457790SQ201310359047
【公开日】2013年12月18日 申请日期:2013年8月16日 优先权日:2013年8月16日
【发明者】张锡权, 谭国豪 申请人:北京华为数字技术有限公司