接收装置制造方法

接收装置制造方法
【专利摘要】本发明提供一种能提高与接收数据信号同步的同步时钟信号的频率稳定性的技术。第一相位设定电路生成第一相位设定信号。第一同步时钟信号生成器从多相本地时钟信号生成由第一相位设定信号设定的相位的第一同步时钟信号。第二生成部从包含表示多相本地时钟信号与接收数据信号之间的频率偏移的频率成分和表示接收数据信号的相位变动的相位变动成分的第一信号去除该相位变动成分，生成包含该频率成分的第二信号。第一相位设定电路根据第二信号更新第一相位设定信号。
【专利说明】接收装置
【技术领域】
[0001]本发明涉及接收装置。
【背景技术】
[0002]在专利文献I中记载有具备局端设备(OLT:0ptical line terminal:光线路终端)和用户端设备(ONU:0ptical Network Unit 光网络单兀)的 PON (Passive OpticalNetwork:无源光网络)系统。在专利文献I中记载的PON系统中，OLT生成与时钟信号同步的发送信号，该时钟信号具有与由局侧的基准时钟源生成的同步用基准时钟信号同步的规定的频率。进而，ONU从来自OLT的发送信号再生时钟信号，并将该时钟信号的频率变换为规定的频率，生成由以太网(Ethernet)(注册商标)设备利用的基准时钟信号。
[0003]在专利文献2中记载有包括局侧装置和终端侧装置的GEPON (Gigabit EthernetPassive Optical Network:千兆无源光网络)系统。在专利文献2中记载的GEPON系统中，局侧装置将从网络基准时钟生成的装置时钟作为动作时钟，在输入数据中附加时标信息来生成发送数据，并且生成表示网络基准时钟与时标信息之间的相关的相关信息且多路复用下行数据。进而，终端侧装置基于从局侧装置发送的发送数据中所包含的时标信息和相关信息，再生网络基准时钟。
[0004]在专利文献3中记载有具备时钟选择器、相位控制部、相位信息存储部、频率偏移控制部的同步电路。时钟选择器输出从多相时钟具有所希望的相位的选择时钟。相位控制部输出基于输入数据与选择时钟的相位的比较结果的相位控制信号。相位信息存储部存储来自相位控制部的相位信息，并控制时钟选择器。频率偏移控制部根据相位控制信号的输出次数来输出偏移控制信号，并且当相位控制信号的累积数超过启动阈值时，根据该累积数输出偏移控制信号。
[0005]在专利文献4中记载有具备初始相位决定部的比特同步电路。初始相位决定部在突发数据(burst data)的前同步码(preamble)接收期间中，使用多相时钟检测接收信号的变化点，并输出包含与该变化点同步的时钟的相位编号的初始相位信息。
[0006]在专利文献5中记载有具备相位/频率比较器、存储部、适应型滤波器、数控振荡器的系统。相位/频率比较器检测基准时钟与反馈时钟之间的差错。存储部存储将温度补偿水晶振荡器的频率变动进行预测的模型。适应型滤波器具备基于环路滤波器和模型预测频率变动的算法，并且生成从滤波器数据和预测数据选择的输出信号。数控振荡器根据适应型滤波器的输出信号来设定输出时钟信号的相位。适应型滤波器在基准时钟为有效的平常时输入差错信号并输出滤波器数据，在基准时钟为无效的保持故障(holdover)时输出预测数据。
[0007]现有技术文献
专利文献
[专利文献I]特开2007-201842号公报；
[专利文献2]特开2011-9984号公报； [专利文献3]特开2003-283332号公报；
[专利文献4]特开2007-43460号公报；
[专利文献5]美国专利第7692499号说明书。

【发明内容】

[0008]本发明所要解决的技术问题
在专利文献1，2中记载有使用ONU所具备的时钟再生部能生成基准时钟(同步时钟)。
[0009]但是，ONU从OLT接收的接收数据信号，受到OLT内的变动、传输过程中的噪声的影响，在基于这些再生的数据再生用时钟信号中，频率变动大(从接收数据信号到数据再生用时钟信号的抖动(jitter)的传达特性的截止频率过高)。因此，这样的再生用时钟信号，不能作为同步时钟信号来利用。
[0010]另外，在发送给OLT的发送信号的生成中，也需要利用与OLT侧的时钟信号同步的时钟信号(发送时钟信号)。数据再生用时钟信号，由于频率变动过大，所以也不能作为发送时钟信号来利用。
[0011]另外，如专利文献5那样，已知有基于平常时存储的数据在保持故障时进行同步时钟信号的提供的技术。但是，特别是如专利文献3那样，通过从多相的时钟进行选择，或者，通过将多相的时钟信号进行混合，将所希望的相位的时钟信号作为同步时钟信号进行生成的情况下，具体地存储怎样的数据是不清楚的。
[0012]本发明的目的在于，提供一种能提高与接收数据信号同步的同步时钟信号的频率稳定性的技术。
[0013]用于解决技术问题的技术方案
为了解决上述技术问题，本发明所涉及的接收装置的一样式为，具备:时钟/数据再生部，将接收数据信号进行接收，并生成与该接收数据信号同步的接收时钟信号，同时利用该接收时钟信号从该接收数据信号将数据进行再生；以及同步时钟生成部，与所述接收数据信号进行同步，并与所述接收时钟信号进行比较，生成频率稳定性高的第一同步时钟信号，所述时钟/数据再生部具有:本地时钟源，生成具有固定频率的多相本地时钟信号；以及第一生成部，从所述多相本地时钟信号生成所述接收时钟信号，所述同步时钟生成部具有:第一相位设定电路，生成第一相位设定信号；第一同步时钟信号生成器，从所述多相本地时钟信号，生成通过所述第一相位设定信号设定的相位的所述第一同步时钟信号；以及第二生成部，从包括表示所述多相本地时钟信号与所述接收数据信号之间的频率偏移的频率成分和表示该接收数据信号的相位变动的相位变动成分的第一信号，去除该相位变动成分，生成包括该频率成分的第二信号，所述第一相位设定电路根据所述第二信号来更新所述第一相位设定信号。
[0014]另外，在本发明所涉及的接收装置的一样式中，所述第一生成部具有:第二相位设定电路，生成第二相位设定信号；接收时钟信号生成器，从所述多相本地时钟信号，生成通过所述第二相位设定信号设定的相位的所述接收时钟信号；以及第一定时信号生成电路，基于将所述接收数据信号的缘的定时与所述接收时钟信号的缘的定时比较后的结果，生成表示应变更该接收时钟信号的相位的方向的第一定时信号，所述第二生成部具有:第一累积电路，保持将作为所述第一信号的所述第一定时信号累积后的第一累积值；以及第二定时信号生成电路，根据所述第一累积值，生成表示应变更所述接收时钟信号的相位的方向的、作为所述第二信号的第二定时信号，所述第二相位设定电路根据所述第一定时信号和所述第二定时信号的二者，来更新所述第二相位设定信号，所述第一相位设定电路仅根据所述第一定时信号和所述第二定时信号中的所述第二定时信号，来更新所述第一相位设定信号。
[0015]另外，在本发明所涉及的接收装置的一样式中，所述第一生成部具有:第二相位设定电路，生成第二相位设定信号；接收时钟信号生成器，从所述多相本地时钟信号，生成通过所述第二相位设定信号设定的相位的所述接收时钟信号；以及第一定时信号生成电路，基于将所述接收数据信号的缘的定时与所述接收时钟信号的缘的定时比较后的结果，生成表示应变更该接收时钟信号的相位的方向的第一定时信号，所述第二相位设定电路根据所述第一定时信号，来更新所述第二相位设定信号，所述第二生成部具有:第三相位设定电路，生成追随作为所述第一信号的所述第二相位设定信号(phase code_rx)的更新而更新的第三相位设定信号；比较电路，基于将所述第二相位设定信号与所述第三相位设定信号比较后的结果，生成表示应更新该第三相位设定信号的方向的比较定时信号；第一累积电路，保持将所述比较定时信号累积后的第一累积值；以及第二定时信号生成电路，根据所述第一累积值，生成表示应更新所述第三的相位设定信号的方向的、作为所述第二信号的第二定时信号，所述第三相位设定电路根据所述比较定时信号和所述第二定时信号的二者，来更新所述第三相位设定信号，所述第一相位设定电路仅根据所述比较定时信号和所述第二定时信号中的所述第二定时信号，来更新所述第一相位设定信号。
[0016]另外，在本发明所涉及的接收装置的一样式中，所述第二定时信号生成电路，以所述第一同步时钟信号的相位按响应于所述第一累积值的速度进行变化的方式，来生成所述第二定时信号。
[0017]另外，在本发明所涉及的接收装置的一样式中，所述第二定时信号生成电路包括:第一累积加法器，将所述第一累积值按固定的时间间隔进行领取，并将领取后的该第一累积值进行累积相加来生成第一累积相加值，每当该第一累积相加值达到第一规定值就从该第一累积相加值减去该第一规定值，同时生成所述第二定时信号。
[0018]另外，在本发明所涉及的接收装置的一样式中，所述同步时钟生成部还具有:存储电路，存储所述第一累积电路所保持的所述第一累积值；以及数据信号停止判定部，在判定为所述接收数据信号已停止时，替代从所述第一累积电路将所述第一累积值提供给所述第二定时信号生成电路，而将所述存储电路所存储的所述第一累积值提供给所述第二定时信号生成电路。
[0019]另外，在本发明所涉及的接收装置的一样式中，所述数据信号停止判定部至少具有第一判定电路和第二判定电路中的一个，所述第一判定电路是当所述接收数据信号的状态变迁频度低于第一阈值时判定所述接收数据信号已停止的判定电路，所述第二判定电路是当所述第一累积值的变化率超过第二阈值时判定所述接收数据信号已停止的判定电路。
[0020]另外，在本发明所涉及的接收装置的一样式中，当所述接收数据信号的缘的定时与所述接收时钟信号的缘的定时之间的关系处于无效范围时，所述第一定时信号生成电路，生成无效信号，所述数据信号停止判定部具有第三判定电路，第三判定电路是当生成所述无效信号的频度超过第三阈值时判定所述接收数据信号已停止的判定电路。[0021]另外，在本发明所涉及的接收装置的一样式中，所述接收装置构成将基准装置所生成的所述接收数据信号从局端设备接收的用户端设备，所述接收装置将所述第一同步时钟信号供给与所述基准装置同步动作的加入者侧装置。
[0022]另外，在本发明所涉及的接收装置的一样式中，所述接收装置构成从局端设备接收所述接收数据信号的用户端设备，所述接收装置还具备发送电路，所述发送电路是将基于所述第一同步时钟信号生成的发送数据信号发送到所述局端设备的电路。
[0023]另外，在本发明所涉及的接收装置的一样式中；还具备:第二累积电路，保持将所述第一定时信号累积后的第二累积值；第三定时信号生成电路，根据所述第二累积值生成表示应变更所述接收时钟信号的相位的方向的第三定时信号；第四相位设定电路，生成第四相位设定信号；以及第二同步时钟信号生成器，从所述多相本地时钟信号，生成具有通过所述第四相位设定信号设定的相位的、与所述接收数据信号同步的第二同步时钟信号，所述第二相位设定电路根据所述第一定时信号和所述第三定时信号的二者来更新所述第二相位设定信号，所述第四相位设定电路仅根据所述第一定时信号和所述第三定时信号中的所述第三定时信号来更新所述第四相位设定信号。
[0024]另外，在本发明所涉及的接收装置的一样式中，所述第三定时信号生成电路以所述第二同步时钟信号的相位按响应于所述第二累积值的速度进行变化的方式，生成所述第
二定时号。
[0025]另外，在本发明所涉及的接收装置的一样式中，所述第三定时信号生成电路包括:第二累积加法器，将所述第二累积值按固定的时间间隔进行领取，并将领取后的该第二累积值进行累积相加而生成第二累积相加值，每当该第二累积相加值达到第二规定值就从该第二累积相加值减去该第二规定值，同时生成所述第三定时信号。
[0026]另外，在本发明所涉及的接收装置的一样式中，所述接收装置构成将基准装置所生成的所述接收数据信号从局端设备进行接收的用户端设备，所述接收装置还具备发送电路，所述发送电路是将基于所述第一同步时钟信号生成的发送数据信号发送到所述局端设备的电路，同时将所述第二同步时钟信号供给与所述基准装置同步动作的加入者侧装置。
[0027]另外，在本发明所涉及的接收装置的一样式中，所述第一定时信号生成电路、所述第二相位设定电路、所述比较电路、所述第一累积电路、所述第二定时信号生成电路以及所述第一相位设定电路具有:抑制所述接收数据信号所包含的相位波动中的第一截止频率以上的成分向所述第一同步时钟信号传达的第一低通滤波器特性，所述第一定时信号生成电路、所述第二累积电路、所述第三定时信号生成电路以及所述第四相位设定电路具有:抑制所述接收数据信号所包含的相位波动中的低于所述第一截止频率的第二截止频率以上的成分向所述第二同步时钟信号传达的第二低通滤波器特性。
[0028]发明效果
根据本发明，能提高同步时钟信号的频率稳定性。
【专利附图】

【附图说明】
[0029][图1]是表示PON系统的结构的概念图；
[图2]是表示比较对象接收装置的结构的框图；
[图3]是表示接收数据信号与取样时钟信号的关系的定时图；[图4]是表示接收数据信号的相位Φ I与取样时钟信号(接收时钟信号)的相位Φ I'的关系的曲线图；
[图5]是表示接收数据信号的相位Φ I与取样时钟信号(接收时钟信号)的相位Φ I'的关系的曲线图；
[图6]是表不SerDes (Serializer/Deserializer:串化器/解串器)的概念图；
[图7]是表示第一实施方式所涉及的接收装置的结构的框图；
[图8]是表示第一实施方式所涉及的时钟/数据再生部的结构的框图；
[图9]是表示第一实施方式所涉及的同步时钟生成部的结构的框图；
[图10]是表不accum_val彳目号与时间的关系的曲线图；
[图11]是表不Up / Dn累积电路和Up / Dn发生器的概念图；
[图12]是表示Up / Dn发生器的结构的框图；
[图13]是Gen_out信号和Up/Dn_out信号的定时图；
[图14]是表示Up / Dn平均化电路的概念图； [图15]是表示Up / Dn平均化电路的结构的框图；
[图16]是表示以多个累积加法器进行并行处理的情况的概念图；
[图17]是表示接收数据信号与取样时钟信号的关系的概念图；
[图18]是表示接收数据信号的数量与其中的差错数量的关系的曲线图；
[图19]是表示第一实施方式所涉及的接收装置的变形例的结构的一部分的框图；
[图20]是表示第一实施方式所涉及的接收装置的变形例的结构的框图；
[图21]是表示第二实施方式所涉及的接收装置的结构的框图；
[图22]是表示第二实施方式所涉及的时钟/数据再生部的结构的框图；
[图23]是表示第二实施方式所涉及的同步时钟生成部的结构的框图；
[图24]是表不从相位编码比较器输出的up_cmp信号和dn_cmp信号的定义的概念图； [图25]是表示由phase code_rx信号设定的相位变动的方向的概念图；
[图26]是表示第二实施方式所涉及的接收装置的变形例的结构的框图；
[图27]是表示第二实施方式所涉及的同步时钟生成部的变形例的结构的框图；
[图28]是表示第二实施方式所涉及的同步时钟生成部的变形例的结构的框图；
[图29]是表示第二实施方式所涉及的接收装置的变形例的结构的框图；
[图30]是表示第二实施方式所涉及的接收装置的变形例的结构的框图；
[图31]是表示第二实施方式所涉及的时钟/数据再生部的变形例的结构的框图。
【具体实施方式】
[0030]〈关于PON系统〉
图1是表示PON系统的结构的概念图。同图中所示的PON系统，例如使用在移动电话网络，并且具备基站控制装置(830、01^、多个0斯、多个基站(8了5)。
[0031]BSC经由移动电话的核心网络，连接于设置在电话局的交换机等的基准装置。OLT连接于BSC，并且多个(同图中为3个)0NU连接于0LT。在各ONU中连接有一个BTS。
[0032]在上述那样的PON系统中，例如，在从OLT侧向ONU侧发送数据信号时，数据信号从交换机等的基准装置经由核心网络到达BSC，之后，从BSC到达0LT。进而，数据信号从OLT到达多个0NU，之后，从各ONU发送到与该ONU对应的BTS。BTS与作为加入者侧装置的各个加入者的移动电话机(省略图示)之间，因为通过无线通信连接，所以伴随加入者即移动电话机的移动，依次变更与移动电话机无线连接的BTS。
[0033]本实施方式所涉及的接收装置，例如，是上述那样的PON系统的ONU具备的接收装置。在说明本实施方式所涉及的接收装置之前，首先，对与本实施方式所涉及的接收装置能比较的比较对象接收装置进行说明。
[0034]<关于比较对象接收装置>
图2是表示比较对象接收装置82的结构的框图。接收装置82具备:输入缓冲器12、取样器14、解串器16、相位检测器18、Up / Dn决定电路20、相位编码发生器22、多相时钟发生器24、相位合成器26。这些电路要素构成时钟/数据复原部(时钟/数据再生部)。时钟/数据复原部基于从OLT接收的接收数据信号，生成与该接收数据信号同步的接收时钟信号。进而，时钟/数据复原部，利于生成的接收时钟信号，从接收数据信号将数据(接收数据)进行再生。
[0035]多相时钟发生器24是以规定的频率f0生成相位分别不同的多相本地时钟信号的本地时钟源。另外，相位邻接的所有的2个本地时钟信号间的相位差为2 / NI (NI是本地时钟信号的数量)。多相本地时钟信号被提供给相位合成器26。
[0036]相位合成器26从多相本地时钟信号，生成包含具有由从相位编码发生器22提供的相位编码即phase code信号设定的相位的接收时钟信号的、多相取样时钟信号。相位邻接的所有的2个取样时钟信号间的相位差为2 π / Ν2 (Ν2是取样时钟数)。另外，相位合成器26中的相位偏移的分辨率为2 π / M (Μ是相位编码发生器22中的相位编码的步骤数)。多相取样时钟信号被提供给取样器14。
[0037]取样器14将经由输入缓冲器12提供的任意的相位的接收数据信号(串行)，以多相取样时钟信号的各个相位(缘)的定时进行取样。也就是说，从取样器14，按每一个I比特的接收数据信号的输入期间(1Π:1单位间隔)，输出与多相取样时钟信号的相数相当的数量的多相取样数据信号和具有由phase code信号设定的相位的接收时钟信号。多相取样数据信号被提供给解串器16。
[0038]解串器16将规定数的UI的期间的多相取样数据信号变换为并行数据，生成多比特/多相取样数据信号。多比特/多相取样数据信号被提供给相位检测器18。另外，从解串器16输出从取样器14提供的接收时钟信号和将通过该接收时钟信号对接收数据信号进行取样得到的取样数据信号变换为并行数据而得到的接收数据信号。
[0039]相位检测器18从规定数的Π的期间的多比特/多相取样数据信号的逻辑值的变化位置，检测接收数据信号的变迁缘定时。由此，相位检测器18能将接收数据信号的缘的定时与接收时钟信号的缘的定时进行比较。相位检测器18，基于该比较结果，生成作为相位信息(定时信号)的多比特up/dn信号，该相位信息表示为了将接收数据信号以正确的定时进行取样，相对接收数据信号的相位，将接收时钟信号(取样时钟信号)的相位应在哪个方向(up (变早)或dn (变迟))变动。多比特up/dn信号被提供给Up / Dn决定电路20。
[0040]接收数据信号是在OLT中利用频率Π的时钟信号生成的信号。该利用于接收数据信号的生成中的时钟信号的频率(以下，称为“接收时钟信号的频率”)fl，由标准来规定。虽然以与fi大致一致的方式设定本地时钟信号的频率f0，但在现实中，不能使其完全一致。即，在两者之间存在频率偏移(频率的误差)。为此，接收数据信号与由一个Phase code信号设定的接收时钟信号之间的相位关系，在起因于fO与fl之间的频率偏移的一方向(相位变迟的方向或变早的方向)随即偏离。为了消除该相位的偏离，有必要使Phase code信号变化，并使接收时钟信号的相位，在与两者之间的相位的偏离相反的一侧的方向定期地偏移。
[0041]图3 (A)示出取样时钟信号(接收时钟信号)的相位(同图的情况下，为取样时钟信号的上升缘的相位)处于接收数据信号的变迁间的中央的理想情况。这样，在取样时钟信号的相位处于接收数据信号的变迁间的中央的情况下，能从接收数据信号将数据最可靠地进行再生。
[0042]与此相对，在同图(B)中，取样时钟信号的相位处于比接收数据信号的变迁间的中央更早的位置。在接收数据信号的频率Π比本地时钟信号的频率fO低的情况下，在phasecode信号依旧固定的状态，接收数据信号的相位变迟，取样时钟信号的相位相对地变早。在这种情况下，如同图(B)的右方向箭头所示，有必要以在取样时钟信号的相位变迟的方向偏移的方式，来更新phase code信号。
[0043]另一方面，在同图(C)中，取样时钟信号的相位处于比接收数据信号的变迁间的中央更迟的位置。在接收数据信号的频率Π比本地时钟信号的频率f0高的情况下，在phasecode信号依旧固定的状态，接收数据信号的相位前进，取样时钟信号的相位相对地变迟。在这种情况下，如同图(C)的左方向箭头所示，有必要以在取样时钟信号的相位变早的方向偏移的方式，来更新phase code信号。
[0044]这样，通过以将对接收数据信号的取样时钟信号的相位保持为固定的方式使phase code信号变化，由取样时钟信号的缘的定时决定的频率fV离开本地时钟信号的频率f0，与接收数据信号的频率f I实质上一致。关于这样的使phase code信号变化的处理，在下面进行说明。
[0045]Up / Dn决定电路20基于多比特up/dn信号，生成表示应变更接收时钟信号的相位的方向的相位信息(定时信号)即up/dn信号。在此，多比特up/dn信号是，表示将基于经过最新的规定数的UI的期间比较了接收数据信号的缘的定时与接收时钟信号的缘的定时的结果的、接收时钟信号的相位应在哪个方向变动的相位信息。Up / Dn决定电路20，基于该多个Π的期间的相位信息，通过进行滤波处理，使up/dn信号的精度提高。在滤波处理的算法中，可采用多数表决投票方式、全场一致投票方式等。up/dn信号被提供给相位编码发生器22
相位编码发生器22，为了消除接收数据信号与接收时钟信号之间的相位的偏离，朝向由up/dn信号决定的方向，发生在预先决定的步骤变化的相位编码(相位设定信号)即phasecode信号。相位编码发生器22中的相位编码的I步骤(相位步骤)与相位合成器26中的相位偏移的分辨率一致。phase code信号被提供给相位合成器26。
[0046]相位合成器26，从多相本地时钟信号，生成包含由phase code信号设定的相位(由phase code信号特定的相位)的接收时钟信号的多相取样时钟信号。例如，当从Up /Dn决定电路20输出up信号时，以包含接收时钟信号的多相取样时钟信号的相位变早的方式来更新phase code信号。另外，当从Up / Dn决定电路20输出dn信号时，以包含接收时钟信号的多相取样时钟信号的相位变迟的方式来更新Phase code信号。
[0047]在接收装置82中，通过反复进行上述动作，将接收时钟信号的相位维持在接收数据信号的变迁间的中央。由此，接收时钟信号与接收数据信号同步，并且通过接收时钟信号以正确的定时能将接收数据信号进行取样。
[0048]关于通过phase code信号的更新，将接收时钟信号的相位与接收数据信号的相位的关系保持为固定的处理，进一步进行说明。
[0049]图4 (A)和(B)是表示以与接收数据信号的相位Φ I大致一致的方式，相位合成器26使取样时钟信号(接收时钟信号)的相位Φ I,变化的情况的曲线图。这些曲线图的纵轴为相位，横轴为时间。
[0050]同图(A)是本地时钟信号的频率fO比接收数据信号的频率fl故意低的情况的例。
[0051]同图中所示的直线状的曲线图表示接收数据信号的相位Φ I与时间t的关系。该曲线图的倾斜度表示接收数据信号的频率fl，且为频率fl = Δ相位/ Δ时间的关系。接收数据信号的相位Φ1，与时间成比例，将某一时间的接收数据信号的相位作为基准，随时间的经过变大。也就是说，为接收数据信号的相位Φ1 = Π * t的关系。
[0052]在本地时钟信号的频率fO比接收数据信号的频率fl故意低的情况下，随时间的经过,接收数据信号的相位Φ1比取样时钟信号的相位ΦΡ随机变早。为此，Up / Dn决定电路20，为了使取样时钟信号的相位Φ追随接收数据信号的相位Φ1,定期地生成up信号。接受到该up信号的供给的相位编码发生器22更新phase code信号，相位合成器26使取样时钟信号的相位Φ P定期地前进(UP)。
[0053]同图所示的阶梯状的曲线图表示取样时钟信号的相位Φ1'与时间t的关系。相位合成器26只能将取样时钟信号的相位Φ I'以相位偏移的分辨率的单位进行变更。因此，使取样时钟信号的相位Φ1,，按每一个规定的时间，仅前进相位偏移的分辨率的I单位相当的相位(UP)。
[0054]这样，在本地时钟信号的频率fO比接收数据信号的频率f I故意低的情况下，变为连续地执行UP。
[0055]在此，将phase code信号未被更新的情况的取样时钟信号的相位设为Φ0，将基于phase code信号的更新所导致的相位的变化设为Φρ?。这时,取样时钟信号的相位Φ I'是 Φ0 与 Φρ? 的合计，有 Φ I' = Φ0 + Φρ? = fO * t + (f 1-fO) * t 的关系。
[0056]接着，同图(B)是本地时钟信号的频率fO比接收数据信号的频率fl故意高的情况的例。
[0057]在这种情况下，随时间的经过，取样时钟信号的相位Φ1'比接收数据信号的相位Φ I随机变早。为此，Up / Dn决定电路20，为了使取样时钟信号的相位Φ1'追随接收数据信号的相位Φ1，定期地生成dn信号。接收到该dn信号的供给的相位编码发生器22更新phase code信号，相位合成器26使取样时钟信号的相位Φ定期地变迟(DOWN)。也就是说，使取样时钟信号的相位，按每一个规定的时间，仅变迟相位偏移的分辨率的I单位相当的相位(DOWN)。
[0058]这样，在本地时钟信号的频率fO比接收数据信号的频率Π故意高的情况下，变为连续地执行DOWN。
[0059]接着，图5 (A)是表示相对接收数据信号的相位Φ 1，相位合成器26使取样时钟信号(接收时钟信号)的相位变化的情况的曲线图，同图(B)是表示该情况的概念图。
[0060]同图(A)是本地时钟信号的频率fO与接收数据信号的频率fl大致相等的情况的例。
[0061]在这种情况下，如同图(B)所示，有接收数据信号的频率f I = fO + (fl-fO)的关系。但是，由于(fl-fO)的值不完全变为0，所以随时间的经过，接收数据信号的相位Φ1有时比取样时钟信号的相位变早，有时变迟。为此，Up / Dn决定电路20，为了使取样时钟信号的相位Φ1,追随接收数据信号的相位Φ1，生成up信号或dn信号。接受到该up / dn信号的供给的相位编码发生器22更新phase code信号，相位合成器26有时使取样时钟信号的相位前进(UP)，有时变迟(DOWN)。可是，相位合成器26，只能将取样时钟信号的相位，以相位偏移的分辨率的单位进行变更。为此，在(Π-fO)小的情况下，如图5 (A)所示，交互地生成up信号与dn信号。此外，还存在通过(fl-fO)的值，有时使取样时钟信号发相位ΦΡ连续地前进(UP)，有时变迟(DOWN)的情况。
[0062]这样，在比较对象接收装置82中，生成与接收数据信号同步的接收时钟信号。因为以与接收数据信号的相位的关系变为固定的方式控制该接收时钟信号的相位，所以当接收数据信号中存在相位变动(相位的波动)时，在接收时钟信号中也会产生相位变动。也就是说，能认为接收时钟信号的频率稳定性并没有那么高。
[0063]另一方面，在接收装置中，存在与接收数据信号同步的同步时钟信号，即相位变动少，也就是说频率稳定性高的同步时钟信号变为必需的情况。
[0064]例如，在前述的移动电话网络中，在构成PON系统的全部的装置，需要时刻以预定的规定精度一致。如前述那样，虽然伴随移动电话机的移动，要变更与移动电话机无线连接的BTS，但是，当在变更了 BTS的瞬间时刻变化时，移动电话机就不能正常动作。另外，BTS需要与ONU时刻一致，其结果，在PON系统的全部的装置，需要使时刻与规定的时刻timel—致。
[0065]为了在构成PON系统的全部的装置，使时刻一致，在PON系统中利用同步以太网(注册商标)的技术。现有的以太网(注册商标)是为了非同步的应用而开发的技术，在需要同步的应用中不容易利用。同步以太网(注册商标)是将以太网(注册商标)变更为需要同步的应用中也能使用的网络。
[0066]通过在PON系统中利用冋步以太网(注册商标)，就能在需要冋步的应用中，在全部的装置实现时刻同步。为了实现该时刻同步，需要使在全部的装置使用的时钟信号的频率以预定的规定精度与规定的频率freql—致。为此，对在同步以太网使用的接收装置要求生成具有与接收数据信号的频率一致的频率，并且频率稳定性高的同步时钟信号。
[0067]在比较对象接收装置82生成的接收时钟信号，因为是与接收数据信号同步的一种同步时钟信号的、频率稳定性并不那么高的信号，所以作为频率稳定性高的同步时钟信号来使用是困难的。
[0068]这里，在本实施方式中，对可生成与接收数据信号同步的、频率稳定性高的同步时钟信号的接收装置进行说明。
[0069]<同步时钟信号的要求规格>
在此，关于对在ONU所具备的接收装置中使用的同步时钟信号的要求规格进行说明。接收装置具备基于从OLT接收的接收数据信号，生成与该接收数据信号同步的3种类的同步时钟信号的SerDesC Serializer/De serializer:串化器/解串器)。如图6所不,SerDes生成接收时钟信号、外部用时钟信号以及发送时钟信号来作为同步时钟信号。接收时钟信号是用于将从OLT接收的接收数据信号进行取样的定时时钟。作为接收时钟信号的要求规格的一个有以下的要求规格。
[0070](Rl)抖动(jitter)的允许规格
抖动(jitter)的允许规格是规定OLT的数据信号(时钟信号)中包含的频率变动成分被允许的范围的规格。如果OLT的数据信号中包含的频率变动成分在允许范围内，则判断为接收数据信号是正常的。因此，即使接收数据信号是正常的，在接收时钟信号中也存在某一程度的频率变动成分。
[0071]接着，外部用时钟信号是用于在ONU与BTS之间收发同步以太网(注册商标)数据的定时时钟。在ONU的接收装置生成的外部用时钟信号被发送到BTS。在外部用时钟信号的要求规格中，包含以下的规格。
[0072](SI)频率
外部用时钟信号具有与从接收数据信号生成的接收时钟信号相同的频率。
[0073](S2)抖动/漂移(jitter/wander)的传输规格
在OLT的数据信号(0NU的接收数据信号)中包含频率变动成分。频率变动成分通过频域被分类成抖动(jitter)和漂移(wander)。例如,抖动(jitter)是IOHz以上的频率的变动成分，漂移(wander)是不足IOHz的频率的变动成分。
[0074]抖动/漂移的传输规格是规定从OLT经由ONU转送到BTS的外部用时钟信号中包含的频率变动成分的范围的规格。为了抑制该频率变动成分的范围，使外部用时钟信号的生成的线路中具备低通滤波器的特性。低通滤波器的截止频率，例如，设为1Hz。
[0075](S3)保持故障中的频率的正确性
为规定下面的要求规格S4中叙述的保持故障中的外部用时钟信号的频率的正确性。
[0076](S4)保持故障
保持故障是在判断为OLT的数据信号中发生怎样的异常，并且在ONU的内部从OLT的数据信号不能生成外部用时钟信号的的情况下进行的处理。ONU在OLT的数据信号为正常时，预先保持具有某一稳定的频率的OLT的数据信号的信息，在OLT的数据信号中发生了异常时，不从OLT接收的数据信号，而从ONU的内部中保持的OLT的数据信号的信息生成外部用时钟信号。
[0077]此外，接收时钟信号不符合外部用时钟信号的要求规格S2。为此，将接收时钟信号原样不动地作为外部用时钟信号来使用是困难的。
[0078]最后，发送时钟信号是用于从ONU朝向OLT将发送数据信号进行发送的定时时钟。在发送时钟信号的要求规格中，包含以下的规格。
[0079](Tl)频率
发送时钟信号与外部用时钟信号的要求规格SI相同，具有与从接收数据信号生成的接收时钟信号相同的频率。
[0080]( T2 )抖动的转送规格
抖动的转送规格是与外部用时钟信号的要求规格S2相同的规定。使发送时钟信号的生成的线路中也具有低通滤波器的特性。但是，该截止频率与用于满足S2的低通滤波器的截止频率不同，例如，设为IMHz。
[0081 ] 此外，外部用时钟信号的要求规格S2与发送时钟信号的要求规格T2不同。为此，发送时钟信号通过该频率稳定性，与外部用时钟信号共享是困难的。
[0082]<第一实施方式>
接下来，对第一实施方式所涉及的接收装置10进行详细地说明。本实施方式的接收装置10构成将由移动电话网络的交换机等的基准装置生成的接收数据信号从局端设备(OLT)接收的用户端设备(0NU)。进而，接收装置10对与基准装置同步动作的、移动电话机等的加入者侧装置，供给外部用时钟信号。
[0083]图7是表示接收装置10的结构的框图。同图所示的接收装置10是从接收数据信号生成外部用时钟信号的装置。接收装置10具备时钟/数据再生部IOa和同步时钟生成部10b。时钟/数据再生部IOa将接收数据信号进行接收，生成与该接收数据信号同步的接收时钟信号，同时利用该接收时钟信号从该接收数据信号将数据进行再生。同步时钟生成部IOb生成与接收数据同步的外部用时钟信号。外部用时钟信号的频率稳定性比接收时钟信号的频率稳定性变得更高。
[0084]图8是表示时钟/数据再生部IOa的结构的框图。图9是表示同步时钟生成部IOb的框图。如图8所示，时钟/数据再生部IOa具有与上述的比较对象接收装置82相同的结构。时钟/数据再生部IOa具备:上述的、输入缓冲器12 ;取样器14 ;解串器16 ;相位检测器18 ；Up / Dn决定电路20 ;相位编码发生器22 ;多相时钟发生器24以及相位合成器26。
[0085]同步时钟生成部10b，如图9所示，具备:Up / Dn累积电路28 ;多路复用器30 ;Up / Dn发生器32 ;相位编码发生器34 ;相位合成器36 ;判优器38 ；Up / Dn平均化电路40 ;锁定检测器42 ;活动监视器44以及保持故障控制器46。
[0086]在本实施方式中，多相时钟发生器24作为生成具有固定频率的多相本地时钟信号的本地时钟源而起作用。以后，有时将多相时钟发生器24称为“本地时钟源24”。另外，取样器14、解串器16、相位检测器18、Up / Dn决定电路20、相位编码发生器22以及相位合成器26构成从由本地时钟源24生成的多相本地时钟信号生成接收时钟信号的第一生成部 100。
[0087]在第一生成部100中，相位编码发生器22作为生成相位设定信号即phase code信号的相位设定电路而起作用。以后，有时将相位编码发生器22称为“相位设定电路22”。
[0088]相位合成器26作为从多相本地时钟信号，生成通过由相位设定电路22生成的相位设定信号(phase code信号)设定的相位的接收时钟信号的接收时钟信号生成器而起作用。
[0089]取样器14、解串器16、相位检测器18以及Up / Dn决定电路20构成基于将接收数据信号的缘的定时与接收时钟信号的缘的定时进行比较后的结果，生成表示应变更接收时钟信号的相位的方向的定时信号即up/dn_phs信号的定时信号生成电路101。
[0090]关于输入缓冲器12、取样器14、解串器16、相位检测器18、Up / Dn决定电路20、相位编码发生器22、多相时钟发生器24以及相位合成器26，由于以上述的对比较对象接收装置82的动作说明已进行了说明，所以，在此省略详细的说明。
[0091]Up / Dn决定电路20，进行与比较对象接收装置82的Up / Dn决定电路20相同的滤波处理，输出up/dn_phs信号。如图9所示，up/dn_phs信号被提供给同步时钟生成部IOb的Up / Dn累积电路28和判优器38。另外，从判优器38，输出与比较对象接收装置82中的up/dn信号相当的up/dn信号。该up/dn信号，如图8所示，被提供给时钟/数据再生部IOa的相位编码发生器22。
[0092]如以下说明的那样，接收装置10从包含频率成分和相位变动成分(相位变动)的二者的up/dn_phs信号，仅将频率成分进行分离，生成包含该频率成分的up/dn_frq信号。进而，接收装置10仅使用up/dn_frq信号中包含的、分离的频率成分生成外部用时钟信号。
[0093]在此，频率成分是表示本地时钟信号与接收数据信号之间的频率偏移的成分。换句话说，频率成分是用于补偿本地时钟信号的频率fO与接收数据信号的频率Π之间的频率偏移的成分。以后，有时将频率成分称为“频率偏移成分”。相位变动成分是表示接收数据信号的相位变动(抖动/漂移)的成分。换句话说，相位变动成分是用于在接收数据信号中包含的相位变动(抖动/漂移)中使取样时钟信号追随的成分。此外，在频率成分的分离结束之后，up/dn_phs信号只包含相位变动成分。
[0094]Up / Dn累积电路28保持累积了 up_phs信号的次数与dn_phs信号的次数的差分的累积值。Up / Dn累积电路28,当领取一次up_phs信号时使累积值+ I,当领取一次dn_phs /[目号时使累积值-1。Up / Dn累积电路28通过进行累积,去除up/dn_phs /[目号中包含的相位变动成分。累积值相当于本地时钟信号与接收数据信号之间的频率偏移。即，累积值收敛于几乎不包含相位差成分而包含频率成分(频率偏移成分)的固定值。Up / Dn累积电路28构成保持累积了由定时信号生成电路101生成的定时信号的累积值的累积电路。累积值经由多路复用器30作为accum信号被提供给Up / Dn发生器32，同时被提供给Up /Dn平均化电路40和锁定检测器42。
[0095]图10是表示accum信号与时间之间的关系的曲线图。该曲线图的纵轴为accum信号的值，横轴为时间。accum信号的值，如该曲线图中实线所示，随时间的经过变大，并且如虚线所示，收敛于固定的值。该收敛后的值相当于本地时钟信号与接收数据信号之间的频率偏移。更具体地说，收敛后的accum信号的值与频率偏移的值成比例。
[0096]up/dn_phs信号，在Up / Dn累积电路28的累积值收敛之前，包含频率成分和与接收数据信号中包含的抖动/漂移等相当的相位变动成分的二者。在累积值收敛之后，up/dn_phs信号变为大致仅包含相位变动成分的定时信号。在该状态下，在up/dn_phs信号中，up_phs信号的次数与dn_phs信号的次数的差分的累积值大致变为O。也就是说，在up/dn_phs信号中，up_phs信号的出现频度与dn_phs信号的出现频度大致变为相等。
[0097]接着，Up / Dn发生器32，从Up / Dn累积电路28经由多路复用器30将按每一个规定的固定时间供给的accum信号进行累积相加，并且按该累积相加值每一次超过阈值，生成up/dn_frq信号(定时信号)。up/dn_frq信号被提供给相位编码发生器34和判优器38。Up / Dn发生器32构成生成表示根据累积值应变更接收时钟信号的相位的方向的定时信号(up/dn_frq信号)的定时信号生成电路。以后,有时将Up / Dn发生器32称为“定时信号生成电路32”。Up / Dn发生器32，通过将accum信号进行累积相加，进一步去除up/dn_frq信号中包含的相位变动成分。
[0098]接着，判优器38将从Up / Dn决定电路20供给的up/dn_phs信号和从Up / Dn发生器32供给的up/dn_frq信号进行总计来生成up/dn信号。原则上，判优器38，当供给up_phs信号时输出up信号，当供给dn_phs信号时输出dn信号，当供给up_frq信号时输出up信号，当供给dn_frq信号时输出dn信号。但是，判优器38，在同时供给up_phs信号和up_frq信号的情况下,例如，生成连续的up信号。另外,判优器38,在同时供给dn_phs信号和dn_frq信号的情况下，例如，生成连续的dn信号。另外，判优器38，在同时供给up_phs信号和dn_frq信号的情况下以及同时供给dn_phs信号和up_frq信号的情况下,例如，不生成up信号也不生成dn信号。up/dn信号被提供给相位编码发生器22。也就是说，相位编码发生器22根据up/dn_phs信号和up/dn_frq信号的二者来更新phase code信号。
[0099]这样，在本实施方式中，Up / Dn累积电路28和Up / Dn发生器32构成从包含频率偏移成分和相位变动成分的up/dn_phs信号去除该相位变动成分，并生成包含该频率偏移成分的up/dn_frq信号的第二生成部110。
[0100]当向本实施方式的接收装置10的接收数据信号的输入开始时，就开始基于Up /Dn决定电路20的up/dn_phs信号的生成。但是，到Up / Dn累积电路28中的累积前进为止，不进行基于Up / Dn发生器32的up/dn_frq信号的生成。在该阶段，相位编码发生器22仅基于up/dn_phs信号，生成phase code。为了由该phase code设定的取样时钟信号的相位对接收数据信号的相位维持规定的关系，up/dn_phs信号有必要包含频率成分和相位变动成分的二者。即，在该阶段，本实施方式的up/dn_phs信号与比较对象接收装置82的up/dn决定电路20生成的up/dn信号对应。
[0101]在此，接收数据信号在平均地具有频率fI的同时，包含由规格允许的范围内的相位变动(抖动/漂移)。比较对象接收装置82生成的取样时钟信号，由于包含与接收数据信号的相位变动相当的相位变动，所以不满足外部用时钟信号所要求的抖动/漂移的转送规格。与此相对，本实施方式的接收装置10具备由UP / Dn累积电路28和Up / Dn发生器32构成的第二生成部110，通过该第二生成部110，进行频率成分与相位变动成分的分离。
[0102]当向本实施方式的接收装置10的接收数据信号的输入开始之后，随时间的经过，Up / Dn累积电路28中的up/dn_phs信号的累积前进。由此,开始基于Up / Dn发生器32的up/dn_frq信号的生成。如前述的那样,通过Up / Dn累积电路28中的up/dn_phs信号的累积和基于Up / Dn发生器32的accum信号的累积相加,去除up/dn_phs信号中包含的相位变动成分。为此，在up/dn_frq信号中大致仅包含频率成分。进而，相位编码发生器22，因为基于包含频率成分的up/dn_frq信号来更新phaSe_COde信号，所以接收数据信号的频率Π与取样时钟信号的频率H'变近，减少up/dn_phs信号中包含的频率成分。
[0103]进而，当Up / Dn累积电路28中的up/dn_phs信号的累积前进时，变为能仅以Up / Dn发生器32生成的up/dn_frq信号补偿本地时钟信号的频率fO与接收数据信号的频率f I之间的频率偏移的状态。在该状态下，由于取样时钟信号的频率fl'与接收数据信号的频率Π大致一致，所以相位检测器18仅生成为了补偿接收数据信号的相位变动所必需的up/dn信号。因此，Up / Dn决定电路20生成的up/dn_phs信号仅包含表示相位变动的信息。接收数据信号的相位变动，如果经过充分长的时间进行累积则变为O。为此，up/dn_phs信号的累积值(up_phs的次数与dn_phs的次数的差分的累积值)的变化就变为O。因此，如图10所示，accum信号保持收敛于固定的值的状态。
[0104]该收敛的值与本地时钟信号的频率fO与接收数据信号的频率Π之间的频率偏移对应。这样，在接收数据信号的输入开始时，up/dn_phs信号中混在一起而包含的频率成分和相位变动成分，通过接收装置10的动作被分离，生成仅包含频率成分的up/dn_frq信号和仅包含相位变动成分的up/dn_phs信号。判优器38,将该up/dn_frq信号和up/dn_phs信号进行总计，生成与从比较对象接收装置82的Up / Dn决定电路20输出的up/dn信号相当的up/dn信号。本实施方式的接收装置10使用该up/dn信号，生成与比较对象接收装置82相同的取样时钟信号。
[0105]本实施方式的接收装置10，在此基础上，利用大致仅包含频率成分的up/dn_frq信号，生成外部用时钟信号。相位编码发生器34，为了消除由接收数据信号的频率Π与本地时钟信号的频率fO之间的频率偏移导致的相位的偏离，朝向由up/dn_frq信号决定的方向，产生在预先决定的步骤变化的相位编码(相位设定信号)即phase code_frq信号。也就是说，相位编码发生器34,仅根据up/dn_frq信号来更新phase code_frq信号。相位编码发生器34构成生成相位设定信号(phase code_frq信号)的相位设定电路。phase code_frq信号被提供给相位合成器36。以后，有时将相位编码发生器34称为“相位设定电路34”。
[0106]相位合成器36基于从多相时钟发生器24供给的多相本地时钟信号，生成由phasecode_frq信号设定的相位的外部用时钟信号。相位合成器36构成从多相本地时钟信号生成通过由相位设定电路34生成的相位设定信号设定的相位的外部用时钟信号的同步时钟信号生成器。外部用时钟信号的频率H'，通过以与本地时钟信号的频率fO与接收数据信号的频率fl之间的频率偏移相当的频度来更新phase code_frq信号,与接收数据信号的频率Π实质上一致。
[0107]比较对象接收装置82基于包含频率成分和相位变动成分的二者的up/dn信号生成接收时钟信号。与此相对，接收装置10基于从Up / Dn决定电路20供给的up/dn_phs信号，仅将频率成分进行分离，生成up/dn_frq信号，并仅基于该up/dn_frq信号生成外部用时钟信号。由此，在接收装置10中，通过对比较对象接收装置82增加一点点修正，在本实施方式的接收装置10中追加固有的构成要素，能生成比接收时钟信号频率稳定性更高，且符合要求规格的同步时钟信号(外部用时钟信号)。
[0108]Up / Dn平均化电路40从Up / Dn累积电路28领取按每一个规定的固定时间供给的累积值，并计算规定数的累积值的平均值进行存储。Up / Dn平均化电路40作为存储Up / Dn累积电路28所保持的累积值(更详细而言，为累积值的平均值)的存储电路而起作用。在保持故障动作的期间，替代从Up / Dn累积电路28将累积值供给Up / Dn发生器32，而将累积值的平均值供给Up / Dn发生器32。
[0109]锁定检测器42监视从Up / Dn累积电路28按每一个规定的固定时间供给的累积值，当前次的累积值与本次的累积值的差(累积值的变化率)超过阈值时判定为接收数据信号已停止，并生成表示接收数据信号为无效数据的第一数据无效标志。
[0110]在具有固定频率的接收数据信号被输入的期间，Up / Dn累积电路28的累积值收敛于固定值，从该收敛值没有进行大的变动。因此，在累积值进行了大的变动的情况下，意味着在接收数据信号中发生了某些异常。锁定检测器42在累积值的变化率超过规定的阈值的情况下，判定为接收数据信号是异常的。
[0111]活动监视器44，例如，由以下的二个手段来检测接收数据信号已停止的情况。gp，活动监视器44在(I)检测出接收数据信号的状态变迁频度低于规定的阈值的情况，以及，
(2)接收数据信号中包含的相位变动成分多，且在规定的固定时间内，生成无效信号的频度超过规定的阈值的情况下，判定为接收数据信号已停止。活动监视器44，当判定为接收数据信号已停止时，生成表示接收数据信号是无效数据的第二数据无效标志。[0112]在接收数据信号的缘的定时与接收时钟信号的缘的定时的关系处于后述的数据无效区域(无效范围)时，无效信号是由相位检测器18生成的信号。
[0113]此外，虽然期望具备锁定检测器42和活动监视器44的二者，但至少具备一个也可。
[0114]保持故障控制器46，在基于第一和第二数据无效标志判定为接收数据信号为正常的情况下，以多路复用器30作为accum信号输出Up / Dn累积电路28的累积值并提供给Up / Dn发生器32的方式，来控制该多路复用器30。另一方面，保持故障控制器46，在基于第一和第二数据无效标志判定为接收数据信号为异常的情况下，以多路复用器30作为accum信号输出Up / Dn平均化电路40的累积值的平均值并提供给Up / Dn发生器32的方式，来控制该多路复用器30。
[0115]保持故障动作中,Up / Dn发生器32基于从Up / Dn平均化电路40供给的accum信号(累积值的平均值)生成up/dn_frq信号。由此，接收装置10，即使在接收数据信号中发生某些异常的情况下，也能基于在接收数据信号为正常的情况下取得的累积值的平均值，生成具有固定频率的外部用时钟信号。
[0116]上述的Up / Dn平均化电路40、锁定检测器42、活动监视器44以及保持故障控制器46构成数据信号停止判定部。数据信号停止判定部，当判定为接收数据信号已停止时，换句话说，当判定为接收装置10中不能接收正常的接收数据时，代替从Up / Dn累积电路28将累积值供给Up / Dn发生器32，而将作为存储电路而起作用的Up / Dn平均化电路所存储的累积值供给Up / Dn发生器32。
[0117]<关于Up / Dn发生器32的详细情况>
接下来，对Up / Dn发生器32进行说明。图11是表示Up / Dn累积电路28和Up /Dn发生器32的概念图。输入到Up / Dn累积电路28的Up_in信号和Dn_in信号，分别表示从Up / Dn决定电路20输出的up_phs信号和dn_phs信号。从Up / Dn累积电路28输出的Accum_val信号是表不除了 accum信号的符号的部分的信号，Accum_dir信号是表不Accum_val信号的符号的信号。从Up / Dn发生器32输出的Up_out信号和Dn_out信号分别表示up_frq信号和dn_frq信号。
[0118]图12是表示Up / Dn发生器32的结构的框图。同图中所示的Up / Dn发生器32具备:加法器48、寄存器50、溢出检测器52、Up发生器54、Dn发生器56。
[0119]在Up / Dn发生器32中，由加法器48和寄存器50构成的累积加法器200从Up /Dn累积电路28,以固定的时间间隔领取累积值即Accum_val信号。进而,根据Accum_dir信号,将Accum_val信号的值和从寄存器50输出的Gen_out信号的值,在加法器48相加或相减(Add / Sub)，反复进行将其结果保持在寄存器50。从寄存器50输出累积相加值即Gen_out信号。
[0120]在此,在accum信号为正的值的情况下,例如，Accum_dir信号的值变为I,在负的值的下情况，Accum_dir信号的值变为O。
[0121]累积加法器200,在Accum_dir信号的值为I的情况下，将Accum_val信号的值进行累积相加。之后，在ACCum_dir信号的值变迁到O的情况下，累积加法器200相对Gen_out信号累计相减Accum_val信号的值。进而，累积加法器200,当Gen_out信号变为负的值时，将该负的值当作正的值，这之后，将ACCum_val信号的值进行累积相加。[0122]当加法器48的输出信号变为预先设定的、累积相加值的最大值以上时，溢出检测器52输出表示累积加法器200已溢出的overflow信号。当输出overflow信号时,在Accum_dir信号为I的情况下，从Up发生器54输出Up_out信号，在Accum_dir信号为O的情况下，从Dn发生器56输出Dn_out信号。
[0123]另外，在累积加法器200中，当每一次加法器48的输出信号变为累积相加值的最大值以上时，从累积相加值即Gen_out信号的值，减去累积相加值的最大值。
[0124]在Accum_val信号的值小的情况下,直到输出overflow信号为止需要长时间。为此，如图13 (A)所示，输出Up/Dn_out信号的周期变长。其结果，外部用时钟信号的相位变化的速度变迟。
[0125]另一方面,在Accum_val信号的值大的情况下,在短时间输出overflow信号。为此，如同图(B)所示，输出Up/Dn_out信号的周期变短。其结果，外部用时钟信号的相位变化的速度变早。
[0126]在此，Accum_val信号的值是将从Up / Dn决定电路20输出的定时信号(以后，有时称为“第一定时信号”)即up/dn_phs信号累积后的accum信号的值。另外，up/dn_out信号是将从Up / Dn发生器32输出的定时信号(以后，有时称为“第二定时信号”)即up/dn_frq信号。因此，Up / Dn发生器32，以外部用时钟信号的相位按响应于累积了第一定时信号的值的速度进行变化的方式，生成第二定时信号。更具体地说，Up / Dn发生器32，以外部用时钟信号的相位按与累积了第一定时信号的值成比例的速度进行变化的方式，生成第二定时信号。
[0127]在此，进一步，如前述的那样，accum信号的值，在表示本地时钟信号与接收数据信号之间的频率偏移的值中，更具体地说,在与频率偏移成比例的值中饱和。因此，在accum信号的值饱和之后，外部用时钟信号的相位，以响应于频率偏移的速度，更具体地说，以与频率偏移成比例的速度进行变化。由此，只以仅包含用于补偿频率偏移的频率成分(表示频率偏移的频率偏移成分)的up/dn_frq信号，能补偿频率偏移。进而，通过只根据仅包含频率成分的第二定时信号即up/dn_frq信号,来更新相位设定信号即phase code_frq信号，能生成满足必要的规格的外部用时钟信号。
[0128]与此相对，在上述的专利文献3中，有如下的记载，即“当相位控制信号的累积数超过启动阈值时，根据累积数输出偏移控制信号”。该“累积数”有可能对应于本申请的accum信号的值，“偏移控制信号”有可能对应于本申请的第二定时信号。但是，专利文献3未公开外部用时钟信号的生成。另外，在专利文献3中，当累积数超过启动阈值时，基于计数器以固定的周期输出偏移控制信号。这样，假设，即使仅根据偏移控制信号生成由更新的相位设定信号设定了相位的时钟信号，也没有该时钟信号的相位以响应于累积数的速度进行变化的情况。另外，偏移控制信号没有变为仅包含频率成分的信号，因此，即使仅根据偏移控制信号生成由更新的相位设定信号设定了相位的时钟信号，也不能变为作为外部用时钟信号能利用的信号。
[0129]构成外部用时钟信号的生成的线路的电路，也就是说，Up / Dn累积电路28以及Up / Dn发生器32、定时信号生成电路101(取样器14、解串器16、相位检测器18以及Up /Dn决定电路20)以及相位编码发生器34构成抑制接收数据信号中包含的相位波动向外部用时钟信号传达的低通滤波器。其特性，为了将满足所要规格的外部用时钟信号的生成变为可能，有必要适当地设定。该低通滤波器的截止频率，例如设定为1Hz。
[0130]例如，当Up / Dn发生器32从Up / Dn累积电路28领取Accum_val信号的时间间隔变长时，低通滤波器的截止频率降低。当该时间间隔变短时，截止频率上升。另外，当Up / Dn发生器32的累积相加值的最大值变大时截止频率降低。当该最大值变小时，截止频率上升。
[0131]<关于Up / Dn平均化电路的详细情况>
接下来，对Up / Dn平均化电路40进行说明。图14是表示Up / Dn平均化电路40的概念图。从同图中所示的Up / Dn平均化电路40输出的Average_val信号是表示Accum_val信号的平均值的信号，Average_dir信号是表示Average_val信号的符号的信号。
[0132]图15是表示Up / Dn平均化电路40的结构的框图。同图中所示的Up / Dn平均化电路40具备从# O?# NMAX为止的多个累积加法器250。各累积加法器250由加法器58和寄存器60构成。在同图中，为了防止附图的繁琐，作为# N = O?NMAX，只代表性地不出一个累积加法器250。
[0133]Up / Dn平均化电路40的各个累积加法器250，根据Accum_dir信号，将规定数的Accum_val信号的值进行累积相加,输出该规定数的Accum_val信号的值的平均值即AVerage_Val#N信号。在本实施方式的情况下，通过累积相加值的比特偏移来得到平均值。例如，通过将累积相加值的比特在下位比特侧偏移5比特而得到32个ACCUm_val信号的值的平均值。
[0134]另外,从各个累积加法器250,根据Accum_dir信号,输出表示Average_val信号的符号的Average_dir信号。
[0135]Up / Dn平均化电路40具备多个累积加法器250并不是必须的。但是，当累积加法器250只有一个时，由于直到将规定数的ACCum_val信号的值进行累积相加为止需要长时间，所以也存在通过应用而变成问题的情况。
[0136]与此相对，如本实施方式那样，例如，在设置有与规定数相等的个数的累积加法器200(寄存器# O?寄存器# NMAX)的情况下，如图16所示，在多个累积加法器200中，通过将开始Accum_val信号的值的累积相加的定时一个一个地偏移，由该多个累积加法器200进行并行处理是可能的。由此，在从最初进行了规定数的累积相加的累积加法器200得到平均值之后，按每进行一次累积相加，就能从下一个的累积加法器200得到平均值。也就是说，按每进行规定数的累积相加，就能依次得到# N = O?NMAX为止的平均值。由此，即使在哪个定时发生保持故障的情况下，总是，将在即将发生之前为止进行累积相加而计算出的平均值，作为accum信号，能提供给Up / Dn发生器32。
[0137]<关于活动监视器的详细情况>
接下来，对活动监视器44进行说明。图17 (A)和(B)是表示取样时钟信号在接收数据信号中锁定的状态和未锁定的状态的概念图。
[0138]如前述那样，时钟/数据再生部10a，以取样时钟信号的上升缘位于接收数据信号的相位的变迁间的中央的方式，设定取样时钟信号的相位。为此，取样时钟信号(接收时钟信号)在接收数据信号中锁定的情况下，如同图(A)所示，接收数据信号的相位相对取样时钟信号的相位变为大致180°相反的一侧的位置。在同图所示的例的情况下，设取样时钟信号的相位为0°时，接收数据信号的相位变为180°附近。[0139]在接收数据信号中包含的相位变动成分多的情况下，也会发生接收数据信号的位从180°附近离开的情况。在这样的情况下，接收数据信号的相位位于180°附近的比率高。但是，当变为通过通信线路的异常等，不能正常地接收来自OLT的发送数据的状态时，变得不能使取样时钟信号在接收数据信号锁定。在这种情况下，如同图(B)所示，接收数据信号的相位随机地分布。活动监视器44，如同图(B)所示，在取样时钟信号的相位的附近，设定数据无效区域300。在同图的情况下，将取样时钟信号的相位的前后45°的相位范围作为数据无效区域300。进而，当接收数据信号的相位被包含在数据无效区域300内的频度超过规定的阈值时，活动监视器44判定为停止接收数据信号，即，判定为变为来自OLT的发送数据不能正常接收的状态。
[οπ?] 在现实中，接收数据信号并不是按每一个mi必须变迁。有时存在“I”或“O”的状态连续，并且规定的时间内的状态变迁的次数降低的情况。这里，在计算出上述的、接收数据信号的相位位于数据无效区域300的频度时，在规定数的变迁的期间中，计算出该变迁的相位位于数据无效区域300的“误差”的频度。
[0141]图18是表示接收数据信号的变迁数与其中的差错数的关系的曲线图。同图的纵轴为差错数，横轴为接收数据信号的变迁数。活动监视器44将规定数的信号变迁中的、接收数据信号的相位被包含在数据无效区域300中的差错的产生次数的上限值(阈值)进行设定。进而，活动监视器44，在与该上限值相比差错数多的情况下，判定为接收数据信号是无效数据。
[0142]例如，活动监视器44，在计算出72个信号变迁中的差错数的情况下，将差错数的上限值设定为9个。在这种情况下，活动监视器44，按72个信号变迁的每一个监视差错数，当差错数变为10个以上时，判定为接收数据是无效数据。
[0143]实际上，根据变迁数设定有多个上限值。例如，将72个、36个、18个、.的变迁的期间的差错的产生次数的上限值，分别设定为9个、5个、3个、.。连接这些全部的上限值的是图18中右往上的直线。活动监视器44将关于接收数据信号的差错数被包含在比该直线更上侧的区域中的该接收数据信号判定为无效数据。另一方面，活动监视器44将关于接收数据信号的差错数被包含在比直线更下侧的区域中的该接收数据信号判定为有效数据。
[0144]活动监视器44，在规定的固定时间，将接收数据是无效数据这样的判定继续时，判定接收数据信号已停止。
[0145]活动监视器44，在接收数据信号的状态变迁的频度低于规定的阈值时，也判断接收数据信号已停止。例如，在某种应用中，当接收数据信号72个连续不进行状态变迁是不可能的，活动监视器44，将接收数据信号在72Π的期间进行监视，在完全没有进行状态变迁时，判定为接收数据信号已停止。
[0146]此外，活动监视器44，只在检测出接收数据信号的状态变迁的频度低于规定的阈值的情况下，判定为接收数据信号已停止也可。另外，活动监视器44，只在接收数据信号的相位被包含在数据无效区域300内的频度超过规定的阈值的情况下，也就是说，只在相位检测器18生成无效信号的频度超过规定的阈值的情况下，判定为接收数据信号已停止也可。
[0147]如上所述，在本实施方式中，根据包含频率成分的、相位变动成分少的up/dn_frq信号，更新将外部用时钟信号的相位进行决定的phase COde_frq信号。因此，能抑制接收数据信号的相位变动给外部用时钟信号的频率带来的影响。因此，能生成频率稳定性高的外部用时钟信号。
[0148]<第一实施方式的各种变形例>
<第一变形例>
在上述的例中，从同步时钟生成部IOb的相位合成器36输出的时钟信号虽然作为发送给下游侧的装置即BTS的外部用时钟信号被使用，但作为与接收数据信号同步的其它的同步时钟信号使用也可。图19是从相位合成器36输出的时钟信号作为发送时钟信号被使用的情况的接收装置10的结构的一部分的图。
[0149]在图19所示的接收装置10的变形例中，设置有串化器172、输出缓冲器174。从相位合成器36输出的时钟信号，不仅作为外部用时钟信号被使用，而且作为发送时钟信号也被使用。串化器172将从移动电话器等的加入者侧装置供给的发送数据信号(并行)变换为串行数据，生成发送给OLT的发送数据信号(串行)。串化器172，与从相位合成器36输出的发送时钟信号同步进行动作。从串化器172输出的发送数据信号，经由输出缓冲器174发送到OLT。
[0150]在图19所示的接收装置10的变形例中，根据包含频率成分的、相位变动成分少的up/dn_frq信号,更新将发送时钟信号的相位进行决定的phase code_frq信号。因此，能抑制接收数据信号的相位变动给发送时钟信号的频率带来影响。因此，能生成频率稳定性高的发送时钟信号。
[0151]可是，本变形例所涉及的接收装置10不具备Up / Dn平均化电路40、锁定检测器42、保持故障控制器46、活动监视器44以及多路复用器30也可。这种情况下，从Up / Dn累积电路28输出的累积值被直接输入到Up / Dn发生器32。
[0152]<第二变形例>
图20是表示接收装置10的变形例即接收装置IOA的结构的框图。接收装置IOA具备时钟/数据再生部IOa和2个同步时钟生成部10b。
[0153]2个同步时钟生成部IOb的一个，与上述的图9所示的同步时钟生成部IOb相同，生成外部用时钟信号。2个同步时钟生成部IOb的另一个与上述的图19所示的同步时钟生成部IOb相同，生成发送时钟信号。在本变形例所涉及的接收装置10中，从时钟/数据再生部IOa的Up / Dn决定电路20输出的up/dn_phs信号分别输入到2个同步时钟生成部IOb的Up / Dn累积电路28。
[0154]另外，在接收装置IOA中，设置有上述的串化器172和输出缓冲器174。进而，由2个同步时钟生成部IOb的另一个生成的发送时钟信号被输入到串化器172。
[0155]这样，在接收装置IOA中，通过具有相同结构的2个同步时钟生成部10b，生成外部用时钟信号和发送时钟信号的二者。可是，在生成发送时钟信号的同步时钟生成部IOb中不设置Up / Dn平均化电路40、锁定检测器42、保持故障控制器46、活动监视器44以及多路复用器30也可。
[0156]<第二实施方式>
接下来，对第二实施方式所涉及的接收装置62进行说明。本实施方式的接收装置62构成从局端设备将接收数据信号进行接收的用户端设备。本实施方式的接收装置62也与第一实施方式的接收装置10相同，从接收数据信号生成频率稳定性高的同步时钟信号。具体地说，本实施方式的接收装置62从接收数据信号生成频率稳定性高的发送时钟信号。发送时钟信号是将生成发送到OLT的发送数据信号的电路要素的动作定时进行决定的时钟信号。发送时钟信号需要满足上述的抖动转送规格，与接收时钟信号相比较具有高的频率稳定性。
[0157]图21是表示第二实施方式所涉及的接收装置62的结构的框图。接收装置62具备时钟/数据再生部62a和同步时钟生成部62b。图22是表示时钟/数据再生部62a的框图。图23是主要表示同步时钟生成部62b的框图。
[0158]如图22所示，时钟/数据再生部62a具备与上述的比较对象接收装置82相同的结构。时钟/数据再生部62a具备:上述的、输入缓冲器12、取样器14、解串器16、相位检测器18、Up / Dn决定电路20、相位编码发生器22、多相时钟发生器24以及相位合成器26。
[0159]同步时钟生成部62b，如图23所示，具备:Up / Dn累积电路64、Up / Dn发生器66、相位编码发生器68、相位合成器70、判优器76、相位编码发生器78，相位编码比较器80。
[0160]另外，在本实施方式所涉及的接收装置62中，设置有串化器172和输出缓冲器174。这些构成ONU中的发送装置的一部分，利用由接收装置62生成的发送时钟信号，生成发送到OLT的发送数据。
[0161]在本实施方式中，与第一实施方式相同，多相时钟发生器24作为生成具有固定频率的多相本地时钟信号的本地时钟源而起作用。另外，取样器14、解串器16、相位检测器18、Up / Dn决定电路20、相位编码发生器22以及相位合成器26构成从由本地时钟源24生成的多相本地时钟信号生成接收时钟信号的第一生成部400。
[0162]在第一生成部400中，与第一实施方式相同，相位编码发生器22作为生成相位设定信号即phase code信号的相位设定电路而起作用。相位合成器26作为从多相本地时钟信号，生成通过由相位设定电路22生成的相位设定信号(phase code信号)设定的相位的接收时钟信号的接收时钟信号生成器而起作用。取样器14、解串器16、相位检测器18以及Up / Dn决定电路20构成基于将接收数据信号的缘的定时与接收时钟信号的缘的定时比较后的结果，生成表示应变更接收时钟信号的相位的方向的定时信号即up/dn信号的定时信号生成电路401。
[0163]关于输入缓冲器12、取样器14、解串器16、相位检测器18、Up / Dn决定电路20、相位编码发生器22、多相时钟发生器24以及相位合成器26，由于以对上述的比较对象接收装置82的动作说明进行了说明，所以在此省略详细的说明。
[0164]在接收装置62中，相位编码发生器22根据由Up / Dn决定电路20生成的up/dn信号来更新phase code_rx信号。
[0165]在本实施方式所涉及的接收装置62中，从相位编码发生器22输出的、接收时钟信号的相位编码即Phase code_rx信号被提供给同步时钟生成部62b的相位编码比较器80。
[0166]本实施方式所涉及的接收装置62的同步时钟生成部62b，从包含频率成分和相位差成分的Phase code_rx信号，生成具有符合发送时钟信号的要求规格的频率精度的发送时钟信号。
[0167]由同步时钟生成部62b生成的phase code_rep信号是复制了 phase code_rx信号的复制品相位编码信号，追随phase code_rx信号进行变化。相位编码比较器80将phasecode_rx信号与phase code_rep信号进行比较,并根据该比较结果产生up/dn_cmp信号。在该up/dn_cmp信号中，与phase code_rx信号相同,包含频率成分和相位差成分。相位编码比较器80构成基于将phase code_rx信号和phase code_rep信号比较后的结果,生成表示应更新phase code_rep信号的方向的up/dn_cmp信号(比较定时信号)的比较电路。
[0168]Up / Dn累积电路64、Up / Dn发生器66、相位编码发生器68以及相位合成器70分别与第一实施方式所涉及的接收装置10的Up / Dn累积电路28、Up / Dn发生器32、相位编码发生器34以及相位合成器36相当。
[0169]Up / Dn累积电路64保持累积了 up_cmp信号的次数与dn_cmp信号的次数的差分的累积值。Up / Dn累积电路64,当领取I次up_cmp信号时使累积值+ I,当领取I次dn_cmp信号时使累积值-1。Up / Dn累积电路64,通过进行累积,去除up/dn_cmp信号中包含的相位变动成分。累积值与本地时钟信号与接收数据信号之间的频率偏移相当。即，累积值收敛于几乎不包含相位差成分而包含频率成分(频率偏移成分)的固定值。作为累积值的accum信号被提供给Up / Dn发生器66。
[0170]Up / Dn发生器66具备累积加法器，从Up / Dn累积电路64以固定时间间隔领取accum信号(累积值)，并进行累积相加。Up / Dn发生器66，每当该累积相加值达到阈值时，就从累积相加值减去该最大值，同时生成up/dn_tx信号。Up / Dn发生器66,通过将accum信号进行累积相加，进一步去除up/dn_tx信号中包含的相位变动成分。up/dn_tx信号被提供给相位编码发生器68和判优器76。Up / Dn发生器66构成根据累积值生成表示应变更相位编码发生器78输出的相位设定信号即phase code_rep信号的方向的定时信号(up/dn_tx信号)的定时信号生成电路。以后,有时将Up / Dn发生器66称为“定时信号生成电路 66”。
[0171]相位编码发生器68，朝向由up/dn_tx信号决定的方向，产生在预先决定的步骤变化的相位编码即phase Code_tX信号。也就是说，相位编码发生器68，仅根据从定时信号生成电路66输出的定时信号即up/dn_tx信号,来更新phase code_tx信号。phase code_tx信号被提供给相位合成器70。
[0172]相位合成器70，基于从多相时钟发生器24供给的多相本地时钟信号，生成由phase Code_tX信号设定的相位的发送时钟信号。发送时钟信号的频率H'是与接收数据信号的频率Π实质上相等的频率。
[0173]串化器172将从移动电话机等的加入者侧装置供给的发送数据信号(并行)变换为串行数据，并生成发送给OLT的发送数据信号(串行)。串化器172与由同步时钟生成部62b生成的发送时钟同步地进行动作。来自串化器172的发送数据信号，经由输出缓冲器174发送给OLT。
[0174]判优器76，与第一实施方式所涉及的接收装置10的判优器38相同，将从相位编码比较器80供给的up/dn_cmp信号和从Up / Dn发生器66供给的up/dn_tx信号进行总计来生成up/dn_rep信号。up/dn_rep信号被提供给相位编码发生器78。
[0175]相位编码发生器78,朝向由up/dn_rep信号决定的方向，产生在预先决定的步骤变化的phase code_rep信号。也就是说,相位编码发生器78,根据up/dn_cmp信号与up/dn_tx信号的二者来更新phase code_rep信号。相位编码发生器78构成追随phase code_rx信号的更新而生成更新的phasecode_rep信号的相位设定电路。phase code_rep信号被提供给相位编码比较器80。
[0176]这样，在本实施方式中，Up / Dn累积电路64、Up / Dn发生器66、判优器76、相位编码发生器78以及相位编码比较器80构成从包含频率成分和相位变动成分的phaSe_COderx信号去除该相位变动成分，并生成包含该频率成分的up/dn_tx信号的第二生成部410。
[0177]在本实施方式的接收装置62中，当向相位编码比较器80的phase code_rx信号的输入开始时，开始up/dn_cmp信号的生成。但是，直到Up / Dn累积电路64中的累积前进为止，不进行基于Up / Dn发生器66的Up/dn_tx信号的生成。在该阶段，相位编码发生器78,仅基于up/dn_comp信号生成phase code_rep信号。该phase code_rep信号为了追随phase code_rx信号，up/dn_cmp信号有必要包含频率成分和相位变动成分的二者。
[0178]之后，随时间的经过，Up / Dn累积电路84中的up/dn_cmp信号的累积前进。由此，开始基于Up / Dn发生器66的up/dn_tx信号的生成。与第一实施方式相同,通过Up /Dn累积电路64中的up/dn_cmp信号的累积以及基于Up / Dn发生器66的accum信号的累积相加，去除up/dn_cmp信号中包含的相位变动成分。为此，up/dn_tx信号中大致仅包含频率成分。进而,通过时钟/数据再生部62a的动作,接收数据信号的频率Π与取样时钟信号的频率fl'变近，phase code_rx信号中包含的频率成分减少,据此，up/dn_rep信号中包含的频率成分减少。
[0179]进而，时钟/数据再生部62a中的、使接收数据信号的频率Π与取样时钟信号的频率fl' 一致的处理前进，当Up / Dn累积电路64中的up/dn_cmp信号的累积前进时,变为仅以Up / Dn发生器66生成的up/dn_tx信号能补偿本地时钟信号的频率fO与接收时钟信号的频率fV之间的频率偏移的状态。即，由于接收时钟信号的频率fl'与接收数据信号的频率fl实质上相等，所以变为仅以Up / Dn发生器66生成的up/dn_tx信号能补偿本地时钟信号的频率fO与接收数据信号的频率Π之间的频率偏移的状态。在该状态下，相位编码比较器80仅生成用于补偿接收数据信号的相位变动中需要的up/dn信号，up/dn_cmp信号仅包含相位变动的信息。接收数据信号的相位变动，如果经过充分长的时间进行累积则变为O。为此，up/dn_cmp信号的累积值的变化也变为O。因此，与第一实施方式相同，累积了 up/dn_cmp信号的accum信号的值保持收敛于固定的值的状态。
[0180]该收敛的值与本地时钟信号的频率fO与接收数据信号的频率Π之间的频率偏移对应。更具体地说，该收敛的值，与频率偏移成比例。Up / Dn发生器66以发送时钟信号的相位按与收敛的accum信号的值对应的速度,更具体地说,按与收敛的accum信号的值成比例的速度进行变化的方式，生成up/dn_tx信号。
[0181]这样,在接收装置62的同步时钟生成部62b中，将phase code_rx信号中包含的频率成分和相位变动成分进行分离，生成大致仅包含频率成分的up/dn_tx信号和大致仅包含相位变动成分的up/dn_cmp信号。
[0182]为了实现第一实施方式所涉及的接收装置10，需要将时钟/数据再生部的经过从比较对象接收装置82进行变更。与此相对，为了实现本实施方式的接收装置62，完全不需要将时钟/数据再生部的结构从比较对象接收装置82进行变更。为此，有以下的优点，即，在时钟/数据再生部已经以单体完成并存在的情况下，与此相对，在同步时钟生成部62b等的、本实施方式的接收装置62中仅追加固有的结构要素，与接收时钟信号相比较能生成频率稳定性高的同步时钟信号。[0183]<关于相位编码比较器的详细情况>
接下来，对相位编码比较器80进行说明。图24 (A)和(B)是分别表示从相位编码比较器80输出的up_cmp信号和dn_cmp信号的定义的概念图。
[0184]phase code_rep信号的值，以由phase code_rep信号设定的相位追随由phasecode_rx信号设定的相位进行变化的方式依次被变更。
[0185]例如,在同图(A)中，相对由phase code_rx信号设定的相位，由phase code_rep信号设定的相位迟，两者的相位的差为180°以下。在这种情况下，由phase code_rep信号设定的相位以左旋追随由phase code_rx信号设定的相位的方式在变早的方向进行变化，以此需要变更phase code_rep信号的值。因此,相位编码比较器80输出up_cmp信号=I。
[0186]与此相反,在同图(B)中，相对由phase code_rx信号设定的相位，由phase code_rep信号设定的相位早,两者的相位的差为180°以下。在这种情况下，由phase code_rep信号设定的相位以右旋追随由phase code_rx信号设定的相位的方式在变迟的方向进行变化，以此需要变更phase code_rep信号的值。因此,相位编码比较器80输出dn_cmp信号=I。
[0187]另外,在由phase code_rx信号设定的相位与由phase code_rep信号设定的相位一致的情况下，无需变更phase code_rep信号的值。在这种情况下,相位编码比较器80输出 up_cmp 信号=O、dn_cmp 信号=O。
[0188]此外,上述的是up/dn_cmp信号的定义的一例，也能定义为与上述相反。
[0189]接着，图25 (A)和(B)是分别表示由phase code_rx信号设定的相位变动的方向的概念图。由phase Code_rX信号设定的相位，也就是说，接收时钟信号的相位，以追随接收数据信号的相位的方式进行变化。同图(A)是由phase Code_rX信号设定的相位按左旋变动的情况，同图(B)是按右旋变动的情况。哪一种情况都是，由phase code_rep信号设定的相位以追随由phase code_rx信号设定的相位的方式进行变化。
[0190]构成发送时钟信号的生成的线路的电路，也就是说，定时信号生成电路401 (取样器14、解串器16、相位检测器18以及Up / Dn决定电路20)、相位编码发生器22、相位编码比较器80、Up / Dn累积电路64、Up / Dn发生器66以及相位编码发生器68构成抑制接收数据信号中包含的相位波动向发送时钟信号传达的低通滤波器。其特性，为了使满足所要的规格的发送时钟信号的生成成为可能，需要适当地进行设定。该低通滤波器的截止频率，例如设定为1MHz。由此，定时信号生成电路401、相位编码发生器22、相位编码比较器80、Up / Dn累积电路64、Up / Dn发生器66以及相位编码发生器68具有抑制接收数据信号中包含的相位波动中的IMHz以上的成分向发送时钟信号传达的低通滤波器特性。
[0191]与第一实施方式相同，为了使低通滤波器的截止频率变低，例如，使Up / Dn发生器66从Up / Dn累积电路64领取accum信号的时间间隔变长。或者，使Up / Dn发生器66的累积相加值的最大值变大。为了使截止频率变高，使Up / Dn发生器66从Up / Dn累积电路64领取accum信号的时间间隔变短,或者,使Up / Dn发生器66的累积相加值的最大值变小。
[0192]如上所述，在本实施方式中，根据包含频率偏移成分的、相位变动成分少的up/dn_tx信号，更新将发送时钟信号的相位进行决定的phase Code_tX信号。因此，能抑制接收数据信号的相位变动给发送时钟信号的频率带来的影响。因此，能输出频率稳定性高的发送时钟信号。
[0193]<第二实施方式的各种变形例>
<第一变形例>
图26是表示接收装置62的变形例即接收装置62A的结构的框图。接收装置62A是代替图21所示的接收装置62中的同步时钟生成部62b而具备同步时钟生成部62c的接收装置。
[0194]图27是表示同步时钟生成部62c的结构的图。同步时钟生成部62c相对同步时钟生成部62b，进一步设置了 Up / Dn平均化电路40、锁定检测器42、保持故障控制器46、活动监视器44以及多路复用器30。在同步时钟生成部62c中，由Up / Dn累积电路64生成的累积值输入到多路复用器30，多路复用器30的输出信号作为accum信号输入到Up /Dn发生器66。
[0195]具有这样的结构的接收装置62A，即使在接收数据信号中发生某些异常的情况下，也能基于在接收数据信号为正常的情况下取得的累积值的平均值，生成具有固定频率的外部用时钟信号。
此外，在接收装置62A与BTS之间使用同步以太网(注册商标)的情况下，如图28所示，从同步时钟生成部62c的相位合成器70输出的时钟信号，代替作为发送时钟信号来使用，而作为发送到BTS的外部用时钟信号来使用也可。在这种情况下，将上述的低通滤波器的截止频率例如设定为1Hz。由此，在接收装置62A中，定时信号生成电路401、相位编码发生器22、相位编码比较器80、Up / Dn累积电路64、Up / Dn发生器66以及相位编码发生器68具有抑制将接收数据信号中包含的相位波动中的IHz以上的成分向发送时钟信号传达的低通滤波器特性。
[0196]这样，在接收装置62A中，在从相位合成器70输出的时钟信号作为外部用时钟信号被使用的情况下，即使在接收数据信号中发生某些异常的情况下，也能基于在接收数据信号为正常的情况下取得的累积值的平均值，生成具有固定频率的外部用时钟信号。
[0197]<第二变形例>
图29是表示接收装置62的变形例即接收装置62B的结构的框图。接收装置62B具备时钟/数据再生部62a和2个同步时钟生成部62c。
[0198]2个同步时钟生成部62c的一个，如上述的图28所示，生成外部用时钟信号。2个同步时钟生成部62c的另一个，如上述的图27所示，生成发送时钟信号。在接收装置62B中，从时钟/数据再生部62a的相位编码发生器22输出的phase code_rx信号分别输入到2个同步时钟生成部62c的相位编码比较器80。
[0199]另外，在接收装置62B中，设置有上述的串化器172和输出缓冲器174。进而，由2个同步时钟生成部62c的另一个生成的发送时钟信号被输入到图27所示的串化器172。
[0200]这样，在接收装置62B中，通过具有相同结构的2个同步时钟生成部62c，生成外部用时钟信号和发送时钟信号的二者。可是，在生成发送时钟信号的同步时钟生成部62c中不设置Up / Dn平均化电路40、锁定检测器42、保持故障控制器46、活动监视器44以及多路复用器30也可。
[0201]<第三变形例>
图30是表示接收装置62的变形例即接收装置62C的结构的框图。接收装置62C具备时钟/数据再生部62a的变形例即时钟/数据再生部62aa、同步时钟生成部62c、第一实施方式中的同步时钟生成部10b。
[0202]图31是表示时钟/数据再生部62aa的结构的框图。在时钟/数据再生部62aa中，与时钟/数据再生部62a不同，Up/Dn决定电路20的输出信号不输入到相位编码发生器22。Up/Dn决定电路20的输出信号作为up/dn_phs信号，输出到时钟/数据再生部62aa的外部。另外，从相位编码发生器22输出的phase Code_rX信号，与时钟/数据再生部62a相同，输出到时钟/数据再生部62aa的外部。
[0203]在同步时钟生成部IOb中，从时钟/数据再生部62aa输出的up/dn_phs信号输入到Up/Dn累积电路28以及判优器38。同步时钟生成部10b，如图9所示，生成外部用时钟信号。
[0204]在同步时钟生成部62c中，从时钟/数据再生部62aa输出的phase code_rx信号输入到相位编码比较器80。同步时钟生成部62c，如图27所示，生成发送时钟信号。在接收装置62C中设置有串化器172和输出缓冲器174。由同步时钟生成部62c生成的发送时钟信号输入到串化器172。
[0205]在具有这样的结构的接收装置62C中，与接收装置62B不同，通过相互结构不同的同步时钟生成部10b、62c，生成外部用时钟信号和发送时钟信号的两者。同步时钟生成部IOb与同步时钟生成部62c相比较，因为具有简单的结构，所以接收装置62C比接收装置62B结构更简单。
[0206]可是，在生成发送时钟信号的同步时钟生成部62c中，设置Up / Dn平均化电路40、锁定检测器42、保持故障控制器46、活动监视器44以及多路复用器30也可。
[0207]另外，在接收装置62C中，如图19所示，由同步时钟生成部IOb生成发送时钟信号，如图28所示，由同步时钟生成部62c生成外部用时钟信号也可。
[0208]如上所述，虽然对接收装置进行了详细地说明，但上述的说明，在全部方面只是例示，并不是将该发明限定于此。另外，上述的各种变形例，在相互不矛盾的限度内可进行组合而适用。进而，未例示的无数的变形例可理解为不脱离该发明的范围能想到并得到。
[0209]附图标记说明
10、10A、62、62A、62B、62C 接收装置；
22、34、68、78相位编码发生器；
24多相时钟发生器；
26、36、70相位合成器；
28、64 Up /Dn累积电路；
30多路复用器；
32,66 Up / Dn 发生器；
40 Up /Dn平均化电路；
42锁定检测器；
44活动监视器；
46保持故障控制器；
80相位编码比较器；
100,400第一生成部；10U401定时信号生成电路；110,410第二生成部；
172串化器；
174输出缓冲器。
【权利要求】
1.一种接收装置，具备: 时钟/数据再生部，将接收数据信号进行接收，并生成与该接收数据信号同步的接收时钟信号，同时利用该接收时钟信号从该接收数据信号将数据进行再生；以及 同步时钟生成部，与所述接收数据信号进行同步，并与所述接收时钟信号进行比较，生成频率稳定性高的第一同步时钟信号， 所述时钟/数据再生部具有: 本地时钟源，生成具有固定频率的多相本地时钟信号；以及 第一生成部，从所述多相本地时钟信号生成所述接收时钟信号， 所述同步时钟生成部具有: 第一相位设定电路，生成第一相位设定信号； 第一同步时钟信号生成器，从所述多相本地时钟信号，生成通过所述第一相位设定信号设定的相位的所述第一同步时钟信号；以及 第二生成部，从包括表示所述多相本地时钟信号与所述接收数据信号之间的频率偏移的频率成分和表示该接收数据信号的相位变动的相位变动成分的第一信号(up/dn_phs、phase code_rx),去 除该相位变动成分，生成包括该频率成分的第二信号(up/dn_frq、up/dn_tx), 所述第一相位设定电路根据所述第二信号来更新所述第一相位设定信号。
2.根据权利要求1所述的接收装置，其中， 所述第一生成部具有: 第二相位设定电路，生成第二相位设定信号； 接收时钟信号生成器，从所述多相本地时钟信号，生成通过所述第二相位设定信号设定的相位的所述接收时钟信号；以及 第一定时信号生成电路，基于将所述接收数据信号的缘的定时与所述接收时钟信号的缘的定时比较后的结果，生成表示应变更该接收时钟信号的相位的方向的第一定时信号， 所述第二生成部具有: 第一累积电路，保持将作为所述第一信号的所述第一定时信号累积后的第一累积值；以及 第二定时信号生成电路，根据所述第一累积值，生成表示应变更所述接收时钟信号的相位的方向的、作为所述第二信号的第二定时信号， 所述第二相位设定电路根据所述第一定时信号和所述第二定时信号的二者，来更新所述第二相位设定信号， 所述第一相位设定电路仅根据所述第一定时信号和所述第二定时信号中的所述第二定时信号，来更新所述第一相位设定信号。
3.根据权利要求1所述的接收装置，其中， 所述第一生成部具有: 第二相位设定电路，生成第二相位设定信号； 接收时钟信号生成器，从所述多相本地时钟信号，生成通过所述第二相位设定信号设定的相位的所述接收时钟信号；以及第一定时信号生成电路，基于将所述接收数据信号的缘的定时与所述接收时钟信号的缘的定时比较后的结果，生成表示应变更该接收时钟信号的相位的方向的第一定时信号， 所述第二相位设定电路根据所述第一定时信号，来更新所述第二相位设定信号， 所述第二生成部具有: 第三相位设定电路，生成追随作为所述第一信号的所述第二相位设定信号(phasecode_rx)的更新而更新的第三相位设定信号； 比较电路，基于将所述第二相位设定信号与所述第三相位设定信号比较后的结果，生成表示应更新该 第三相位设定信号的方向的比较定时信号； 第一累积电路，保持将所述比较定时信号累积后的第一累积值；以及第二定时信号生成电路，根据所述第一累积值，生成表示应更新所述第三的相位设定信号的方向的、作为所述第二信号的第二定时信号(up/dn_tx)， 所述第三相位设定电路根据所述比较定时信号和所述第二定时信号的二者，来更新所述第三相位设定信号， 所述第一相位设定电路仅根据所述比较定时信号和所述第二定时信号中的所述第二定时信号，来更新所述第一相位设定信号。
4.根据权利要求2或权利要求3中所述的接收装置，其中， 所述第二定时信号生成电路，以所述第一同步时钟信号的相位按响应于所述第一累积值的速度进行变化的方式，来生成所述第二定时信号。
5.根据权利要求4所述的接收装置，其中， 所述第二定时信号生成电路包括:第一累积加法器，将所述第一累积值按固定的时间间隔进行领取，并将领取后的该第一累积值进行累积相加来生成第一累积相加值，每当该第一累积相加值达到第一规定值就从该第一累积相加值减去该第一规定值，同时生成所述第二定时信号。
6.根据权利要求2或权利要求3所述的接收装置，其中， 所述同步时钟生成部还具有: 存储电路，存储所述第一累积电路所保持的所述第一累积值；以及数据信号停止判定部，在判定为所述接收数据信号已停止时，替代从所述第一累积电路将所述第一累积值提供给所述第二定时信号生成电路，而将所述存储电路所存储的所述第一累积值提供给所述第二定时信号生成电路。
7.根据权利要求6所述的接收装置，其中， 所述数据信号停止判定部至少具有第一判定电路和第二判定电路中的一个，所述第一判定电路是当所述接收数据信号的状态变迁频度低于第一阈值时判定所述接收数据信号已停止的判定电路，所述第二判定电路是当所述第一累积值的变化率超过第二阈值时判定所述接收数据信号已停止的判定电路。
8.根据权利要求6所述的接收装置，其中， 当所述接收数据信号的缘的定时与所述接收时钟信号的缘的定时之间的关系处于无效范围时，所述第一定时信号生成电路，生成无效信号， 所述数据信号停止判定部具有第三判定电路，第三判定电路是当生成所述无效信号的频度超过第三阈值时判定所述接收数据信号已停止的判定电路。
9.根据权利要求2或权利要求3所述的接收装置，其中， 所述接收装置构成将基准装置所生成的所述接收数据信号从局端设备接收的用户端设备， 所述接收装置将所述第一同步时钟信号供给与所述基准装置同步动作的加入者侧装置。
10.根据权利要求2或权利要求3所述的接收装置，其中， 所述接收装置构成从局端设备接收所述接收数据信号的用户端设备， 所述接收装置还具备发送电路，所述发送电路是将基于所述第一同步时钟信号生成的发送数据信号发送到所述局端设备的电路。
11.根据权利要求3所述的接收装置，还具备: 第二累积电路，保持将所述第一定时信号累积后的第二累积值； 第三定时信号生成电路，根据所述第二累积值生成表示应变更所述接收时钟信号的相位的方向的第三定时信号； 第四相位设定电路，生成第四相位设定信号；以及 第二同步时钟信号生成器，从所述多相本地时钟信号，生成具有通过所述第四相位设定信号设定的相位的、与所述接收数据信号同步的第二同步时钟信号， 所述第二相位设定电路根据所述第一定时信号和所述第三定时信号的二者来更新所述第二相位设定信号， 所述第四相位设定电路仅根据所述第一定时信号和所述第三定时信号中的所述第三定时信号来更新所述第四相位设定信号。
12.根据权利要求11所述的接收装置，其中， 所述第三定时信号生成电路以所述第二同步时钟信号的相位按响应于所述第二累积值的速度进行变化的方式，生成所述第三定时信号。
13.根据权利要求12所述的接收装置，其中， 所述第三定时信号生成电路包括:第二累积加法器，将所述第二累积值按固定的时间间隔进行领取，并将领取后的该第二累积值进行累积相加而生成第二累积相加值，每当该第二累积相加值达到第二规定值就从该第二累积相加值减去该第二规定值，同时生成所述第二定时信号。
14.根据权利要求11~权利要求13中的任一项所述的接收装置，其中， 所述接收装置构成将基准装置所生成的所述接收数据信号从局端设备进行接收的用户端设备， 所述接收装置还具备发送电路，所述发送电路是将基于所述第一同步时钟信号生成的发送数据信号发送到所述局端设备的电路，同时将所述第二同步时钟信号供给与所述基准装置同步动作的加入者侧装置。
15.根据权利要求14所述的接收装置，其中， 所述第一定时信号生成电路、所述第二相位设定电路、所述比较电路、所述第一累积电路、所述第二定时信号生成电路以及所述第一相位设定电路具有:抑制所述接收数据信号所包含的相位波动中的第一截止频率(IMHz)以上的成分向所述第一同步时钟信号传达的第一低通滤波器特性， 所述第一定 时信号生成电路、所述第二累积电路、所述第三定时信号生成电路以及所述第四相位设定电路具有:抑制所述接收数据信号所包含的相位波动中的低于所述第一截止频率的第二截止频率(IHz)以上的成分向所述第二同步时钟信号传达的第二低通滤波器特性。
【文档编号】H04L7/00GK103684732SQ201310386944
【公开日】2014年3月26日 申请日期:2013年8月30日 优先权日:2012年8月30日
【发明者】吉山正之, 佐藤秀幸 申请人:株式会社巨晶片