一种视频监控系统的制作方法

文档序号:7771138
一种视频监控系统的制作方法
【专利摘要】本发明公开了一种视频监控系统。该监控系统包括:视频采集单元、与视频采集单元相连的解码单元、与解码单元相连的FPGA处理单元以及与FPGA处理单元相连的显示器。视频采集单元将采集到的第一视频信号发送至解码单元进行视频解码,得到第二视频信号。进而,FPGA处理单元按照预设的视频格式,对第二视频信号进行格式转换,从而得到第三视频信号,并通过显示器进行显示。相对于现有技术中采用普通的单片机对视频信号进行处理的方式,本发明采用FPGA处理单元对视频进行处理。由于FPGA处理单元相对应普通的单片机对视频信号的处理速度快、集成度高,因而本发明的视频监控系统的画质清晰,处理速度快。
【专利说明】一种视频监控系统
【技术领域】
[0001]本发明涉及视频图像领域,尤其是涉及一种视频监控系统。
【背景技术】
[0002]目前,公共秩序安全、生产安全、财产安全等越来越受到人们的重视,从而使以视频信息为特征的视频监控更为广泛的应用到各个行业。
[0003]现有的视频监控系统通常采用普通单片机作为视频处理器,由于普通单片机受到处理速度、集成度等因素的限制,目前的视频监控系统的监控画面存在画质模糊、视频处理速度慢等缺点,因而现有的视频监控系统不能满足人们对视频监控的要求。

【发明内容】

[0004]有鉴于此,本发明公开了一种视频监控系统,以提高视频的处理速度和视频的清晰度。
[0005]为实现上述目的,本发明提供如下技术方案:
[0006]一种视频监控系统,包括:采集第一视频信号的视频采集单元;
[0007]与所述视频采集单元相连的解码单元,所述解码单元,用于对采集单元输出的第一视频信号进行解码,得到第二视频信号;
[0008]与所述解码单元相连的FPGA处理单元,所述FPGA处理单元,用于将所述第二视频信号按照预设的视频格式进行转换,得到第三视频信号;
[0009]与所述FPGA处理单元相连,用于显示所述第三视频信号的显示器。
[0010]优选的,所述系统还包括:与所述FPGA处理单元相连,用于存储所述第三视频信号的存储器。
[0011]优选的,所述系统还包括:
[0012]与所述FPGA处理单元相连,用于控制所述FPGA处理单元将所述第三视频信号存入所述存储器的按键。
[0013]优选的,所述系统还包括:与所述FPGA处理单元相连,用于存储所述FPGA处理单元的程序变量和临时数据的数据缓存器。
[0014]优选的,所述解码单元采用型号为SAA7133H的视频解码芯片。
[0015]优选的,所述数据缓存器采用型号为IS61LV51216的双口 SRAM存储器。
[0016]优选的,所述显示器采用VGA显示器。
[0017]与现有技术相比,本发明公开了一种视频监控系统。该监控系统包括:视频采集单元、与视频采集单元相连的解码单元、与解码单元相连的FPGA处理单元以及与FPGA处理单元相连的显示器。视频采集单元将采集到的第一视频信号发送至解码单元进行视频解码,得到第二视频信号。进而,FPGA处理单元按照预设的视频格式,对第二视频信号进行格式转换,从而得到第三视频信号,在此,可以按照需求将该视频信号数据存储,或者通过显示器进行显示。相对于现有技术中采用普通的单片机对视频信号进行处理的方式,本发明采用FPGA处理单元对视频进行处理。由于FPGA处理单元相对应普通的单片机对视频信号的处理速度快、集成度高,因而本发明的视频监控系统的画质清晰,处理速度快。
【专利附图】

【附图说明】
[0018]为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
[0019]图1示出了本发明一种视频监控系统的一个实施例的结构示意图;
[0020]图2示出了本发明一种视频监控系统的另一个实施例的结构示意图。
【具体实施方式】
[0021]下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
[0022]参见图1示出了本发明一种视频监控系统的一个实施例的结构示意图。在本实施例中,该系统包括:视频采集单元1、与视频采集单元I相连的解码单元2、与解码单元2相连的FPGA处理单元3以及与FPGA处理单元3相连的显示器4。
[0023]在本实施例中,为了区分视频采集单元I采集到的视频信号、经过解码单元2处理过的视频信号以及FPGA处理单元3处理过的视频信号,将视频采集单元I采集的视频信号称为第一视频信号,经过解码单元处理后的视频信号称为第二视频信号,经过FPGA处理单元处理过的视频信号称为第三视频信号。
[0024]该系统对视频信号的处理过程如下:
[0025]视频采集单元I将采集到的第一视频信号发送至与视频采集单元I相连的解码单元2中。解码单元2接收视频采集单元I发送的第一视频信号,并对第一视频信号进行解码,得到第二视频信号。具体的,解码单元2将信号类型为模拟信号的第一视频信号经过解码处理后,转换为信号类型为数字信号的第二视频信号,比如:PAL制数字视频信号。进而,解码单元2将该第二视频信号发送时至FPGA处理单元3中。FPGA处理单元3接收第二视频信号并对第二视频信号进行格式转换,将第二视频信号转换为预设的视频格式,比如:VGA格式,从而得到第三视频信号。显示器4用于显示第三视频信号,从而方便操作人员对现场进行监控。
[0026]与现有技术相比,本发明公开了一种视频监控系统。该监控系统包括:视频采集单元、与视频采集单元相连的解码单元、与解码单元相连的FPGA处理单元以及与FPGA处理单元相连的显示器。视频采集单元将采集到的第一视频信号发送至解码单元进行视频解码,得到第二视频信号。进而,FPGA处理单元按照预设的视频格式,对第二视频信号进行格式转换,从而得到第三视频信号,并通过显示器进行显示。相对于现有技术中采用普通的单片机对视频信号进行处理的方式,本发明采用FPGA处理单元对视频进行处理。由于FPGA处理单元相对应普通的单片机对视频信号的处理速度快、集成度高,因而本发明的视频监控系统的画质清晰,处理速度快。
[0027]进一步,参见图2示出了本发明一种视频监控系统的另一个实施例的结构示意图。
[0028]与上一个实施例不同的是,在本实施例中该系统还包括:与FPGA处理单元3相连的存储器5、与FPGA处理单元3相连的按键6以及与FPGA处理单元3相连的数据缓存器7。
[0029]该存储器5,用于存储经过FPGA处理单元3处理过后的第三视频信号。同时,按键6,用于控制FPGA处理单元3将处理后的第三视频信号发送至存储器5中,以便存储器5对第三视频信号进行存储。
[0030]数据缓存器7,用于存储FPGA处理单元3在对第二视频信号进行处理过程中的程序数据和临时数据,其作用相当于内存条。可选的,该数据缓存器7可采用IS61LV51216的双口 SRAM存储器。
[0031]进一步,为了提高监控单元的画质,该显示器4可采用VGA显示器。
[0032]可选的,解码单元可选用SAA7133H的视频解码芯片。
[0033]对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
【权利要求】
1.一种视频监控系统,其特征在于,包括:采集第一视频信号的视频采集单元; 与所述视频采集单元相连的解码单元,所述解码单元,用于对采集单元输出的第一视频信号进行解码,得到第二视频信号; 与所述解码单元相连的FPGA处理单元,所述FPGA处理单元,用于将所述第二视频信号按照预设的视频格式进行转换,得到第三视频信号; 与所述FPGA处理单元相连,用于显示所述第三视频信号的显示器。
2.根据权利要求1所述的系统,其特征在于,所述系统还包括:与所述FPGA处理单元相连,用于存储所述第三视频信号的存储器。
3.根据权利要求2所述的系统,其特征在于,所述系统还包括: 与所述FPGA处理单元相连,用于控制所述FPGA处理单元将所述第三视频信号存入所述存储器的按键。
4.根据权利要求1所述的系统,其特征在于,所述系统还包括:与所述FPGA处理单元相连,用于存储所述FPGA处理单元的程序变量和临时数据的数据缓存器。
5.根据权利要求1所述的系统,其特征在于,所述解码单元采用型号为SAA7133H的视频解码芯片。
6.根据权利要求4所述的系统,其特征在于,所述数据缓存器采用型号为IS61LV51216的双口 SRAM存储器。
7.根据权利要求1所述的系统,其特征在于,所述显示器采用VGA显示器。
【文档编号】H04N7/18GK103475869SQ201310432587
【公开日】2013年12月25日 申请日期:2013年9月22日 优先权日:2013年9月22日
【发明者】吴军, 李腾, 袁峰, 李引, 唐年华, 伍小鹏, 袁敏夫, 马蓓蓓, 王臻 申请人:广州中国科学院软件应用技术研究所
再多了解一些
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1