一种高可靠低成本测控应答机载波跟踪环及其方法
【专利摘要】本发明公开了一种高可靠低成本测控应答机载波跟踪环及其方法。它包括下混频器、中频放大器和滤波器、自动控制增益放大器、检波器、电平转换器、第一模\数转换器、第二模\数转换器、第三模\数转换器、反熔丝FPGA、第一数\模转换器、第二数\模转换器、VCXO、分路器、第一频率合成器、第二频率合成器、第一缓冲级、第二缓冲级，高可靠低成本测控应答机载波跟踪方法包括上行载波跟踪、环路状态检测控制和频率合成器实时监测三个步骤。本发明利用数字电路和模拟电路相结合的方式，同时兼顾了数字电路的灵活性和模拟电路的可靠性，并且降低了成本。
【专利说明】一种高可靠低成本测控应答机载波跟踪环及其方法
【技术领域】
[0001]本发明涉及射频通信及数字信号处理领域，特别涉及一种高可靠低成本测控应答机载波跟踪环及其方法。
【背景技术】
[0002]由于卫星接收到的由地面测控站发射的信号和卫星自身的中心频率不能做到完全一致，同时卫星和地面测控站之间的相对运动以及卫星时钟与地面测控站时钟之间频率漂移等原因，会造成卫星接收到的由地面测控站发射的信号的载波频率和相位会随着时间的推移而变化，并且这些变化通常是不可预测的，因而信号跟踪环路需要以闭环反馈的形式周期性的连续运行，以达到卫星对接收到的由地面测控站发射的信号的载波持续跟踪和恢复，从而通过混频机制将卫星接收到的信号中的载波彻底剥离，解调出载波上调制的信肩、O
[0003]传统的模拟载波跟踪环调试困难，且实现时会极大地受限于运算放大器和电阻电容的实际特性，无法精确实现设计好的环路参数，同时对环路参数的更新也会变得繁杂而低效。而传统的数字载波跟踪环占用的数字资源规模非常大，会极大的消耗整个系统的可用资源，同时由于数字资源开销增大而被迫使用大容量的FPGA芯片，也极大的降低了卫星在轨运行的寿命和可靠性。
【发明内容】
[0004]本发明的目的是克服现有技术的不足，提供一种高可靠低成本测控应答机载波跟踪环及其方法。
[0005]高可靠低成本测控应答机载波跟踪环包括下混频器、中频放大器和滤波器、自动控制增益放大器、检波器、电平转换器、第一模\数转换器、第二模\数转换器、第三模\数转换器、反熔丝FPGA、第一数\模转换器、第二数\模转换器、VCX0、分路器、第一频率合成器、第二频率合成器、第一缓冲级、第二缓冲级，其中下混频器的输出端与中频放大器和滤波器的输入端连接，中频放大器和滤波器的输出端与自动控制增益放大器的第一输入端连接，自动控制增益放大器的输出端与检波器的第一输入端连接，检波器的输出端与电平转换器的输入端连接，电平转换器的输出端与第一模\数转换器的输入端连接，第一模\数转换器的输出端与反熔丝FPGA的第一输入端连接，第一频率合成器的第二输出端与第一缓冲级的输入端连接，第一缓冲级的输出端与第三模\数转换器的输入端连接，第三模\数转换器的输出端与反熔丝FPGA的第三输入端连接，第二频率合成器的第二输出端与第二缓冲级的输入端连接，第二缓冲级的输出端与第二模\数转换器的输入端连接，第二模\数转换器的输出端与反熔丝FPGA的第二输入端连接，反熔丝FPGA的第一输出端与第一数\模转换器的输入端连接，第一数\模转换器的输出端与自动控制增益放大器的第二输入端连接，反熔丝FPGA的第二输出端与第二数\模转换器的输入端连接，第二数\模转换器的输出端与VCXO的输入端连接，VCXO的输出端与分路器的输入端连接，分路器的输出端与第一频率合成器和第二频率合成器的输入端连接，第一频率合成器的第一输出端与下混频器的第二输入端连接，第二频率合成器的第一输出端与检波器的第二输入端连接；所述反熔丝FPGA内部完成数字信号去直流、环路滤波、信号检测、锁定检测、环路检测、VCXO控制电压生成、VGA模式控制、第一频率合成器状态监测和第二频率合成器状态监测的功能，反熔丝FPGA的第一输入端输入由第一模\数转换器采样的相位误差信号，相位误差信号经过去直流、环路滤波器、信号检测器、锁定检测器、环路检测器后生成VCXO控制电压信号，VCXO控制电压信号由反熔丝FPGA的第二输出端输出，经第二数\模转换器转换为模拟量输出给VCXOjVCXO在控制电压的作用下输出參考频率fMf，參考频率fMf经第一频率合成器和第二频率合成器倍频后输入下混频器和检波器构成载波跟踪环闭环系统，反熔丝FPGA的第一输出端输出VGA模式控制信号，VGA模式控制信号经第一数\模转换器转换为模拟量输出给自动控制増益放大器，从而控制自动控制増益放大器工作于自动调节增益的模式或受VGA模式控制信号控制增益的模式，反熔丝FPGA的第二输入端输入由第二模\数转换器采样的第二频率合成器状态监测量，反熔丝FPGA的第三输入端输入由第三模\数转换器采样的第ー频率合成器状态监测量，从而实时监测频率合成器的工作状态。
[0006]所述检波器为ニ极管双平衡无源检波器，ニ极管双平衡无源检波器由四只ニ极管组成环形通路。
[0007]高可靠低成本测控应答机载波跟踪方法的步骤如下:
[0008]I)上行信号由下混频器的第一输入端输入,与第一频率合成器输出的本振信号混频后产生中频信号，中频信号经中频放大器和滤波器、自动控制増益放大器处理，得到功率恒定的中频信号，功率恒定的中频信号在检波器中与第二频率合成器的输出信号进行鉴相处理，输出的相位误差信号经过电平转换器抬升电平后，由第一模\数转换器转换为数字量，输入反熔丝FPGA的第一输入端，在时钟的控制下，反熔丝FPGA对输入的相位误差信号进行去直流、环路滤波后生成VCXO的控制电压信号，VCXO控制电压信号由第二数\模转换器转换为模拟量输出给VCXO，VCXO在控制电压的作用下输出參考频率fMf，參考频率fMf信号经分路器进行分路，然后由第一频率合成器和第二频率合成器倍频后输入下混频器和检波器完成载波跟踪过程；
[0009]2)在时钟的控制下，反熔丝FPGA对去直流后的相位误差信号进行信号检测，当检测到的相位误差信号功率低于预设的阈值时，上行无载波信号输入或者载波跟踪环已经完成对上行载波信号的跟踪，通过环路检测器的进ー步判断，如果上行无载波信号输入，则对载波跟踪环进行开环，避免上行热噪声引起载波跟踪环中心频率漂移，当检测到的相位误差信号功率等于或高于预设的阈值时，上行有载波信号输入，对载波跟踪环进行闭环，开始对上行载波进行跟踪；
[0010]3)在时钟的控制下，反熔丝FPGA对第二模\数转换器和第三模\数转换器采样的第二频率合成器和第一频率合成器的状态监测信号进行实时监测，当载波跟踪环出现故障时，通过状态监测量快速有效地判断问题原因。
[0011]与现有技术相比，本发明具有以下有益的技术效果:
[0012]一、本发明占用FPGA资源量小，因此可以采用反熔丝FPGA,具有可靠性高、寿命长、实现成本低的优势；
[0013]ニ、本发明涉及的模块大部分使用模拟器件实现，具有空间环境可靠性高、节约数字资源开销的优势；
[0014]三、本发明使用信号检测、锁定检测和环路检测三个模块相结合的方式对环路进行检测、判决和控制，具有抗噪声能力强、判决结果可靠性高的优势；
[0015]四、本发明涉及的环路滤波器模块在反熔丝FPGA中实现，具有环路参数设置更准确、参数更新更灵活便捷的优势；
[0016]五、本发明对频率合成器进行实时监测，具有故障定位准确、快速和有效的优势。
【专利附图】
【附图说明】
[0017]图1是高可靠低成本测控应答机载波跟踪环的装置结构框图；
[0018]图2是本发明的检波器电路结构图；
[0019]图3是本发明的反熔丝FPGA内部载波跟踪实现框图；
[0020]图4是本发明的判决信号延迟示意图；
[0021 ] 图5是本发明的环路检测模块状态跳转图。
【具体实施方式】
[0022]如图1所示，高可靠低成本测控应答机载波跟踪环包括下混频器、中频放大器和滤波器、自动控制增益放大器、检波器、电平转换器、第一模\数转换器、第二模\数转换器、第三模\数转换器、反熔丝FPGA、第一数\模转换器、第二数\模转换器、VCX0、分路器、第一频率合成器、第二频率合成器、第一缓冲级、第二缓冲级，其中下混频器的输出端与中频放大器和滤波器的输入端连接，中频放大器和滤波器的输出端与自动控制增益放大器的第一输入端连接，自动控制增益放大器的输出端与检波器的第一输入端连接，检波器的输出端与电平转换器的输入端连接，电平转换器的输出端与第一模\数转换器的输入端连接，第一模\数转换器的输出端与反熔丝FPGA的第一输入端连接，第一频率合成器的第二输出端与第一缓冲级的输入端连接，第一缓冲级的输出端与第三模\数转换器的输入端连接，第三模\数转换器的输出端与反熔丝FPGA的第三输入端连接，第二频率合成器的第二输出端与第二缓冲级的输入端连接，第二缓冲级的输出端与第二模\数转换器的输入端连接，第二模\数转换器的输出端与反熔丝FPGA的第二输入端连接，反熔丝FPGA的第一输出端与第一数\模转换器的输入端连接，第一数\模转换器的输出端与自动控制增益放大器的第二输入端连接，反熔丝FPGA的第二输出端与第二数\模转换器的输入端连接，第二数\模转换器的输出端与VCXO的输入端连接，VCXO的输出端与分路器的输入端连接，分路器的输出端与第一频率合成器和第二频率合成器的输入端连接，第一频率合成器的第一输出端与下混频器的第二输入端连接，第二频率合成器的第一输出端与检波器的第二输入端连接；所述反熔丝FPGA内部完成数字信号去直流、环路滤波、信号检测、锁定检测、环路检测、VCXO控制电压生成、VGA模式控制、第一频率合成器状态监测和第二频率合成器状态监测的功能，反熔丝FPGA的第一输入端输入由第一模\数转换器采样的相位误差信号，相位误差信号经过去直流、环路滤波器、信号检测器、锁定检测器、环路检测器后生成VCXO控制电压信号，VCXO控制电压信号由反熔丝FPGA的第二输出端输出，经第二数\模转换器转换为模拟量输出给VCXO，VCXO在控制电压的作用下输出参考频率fMf，参考频率fMf经第一频率合成器和第二频率合成器倍频后输入下混频器和检波器构成载波跟踪环闭环系统，反熔丝FPGA的第一输出端输出VGA模式控制信号，VGA模式控制信号经第一数\模转换器转换为模拟量输出给自动控制増益放大器，从而控制自动控制増益放大器工作于自动调节增益的模式或受VGA模式控制信号控制增益的模式，反熔丝FPGA的第二输入端输入由第二模\数转换器采样的第二频率合成器状态监测量，反熔丝FPGA的第三输入端输入由第三模\数转换器采样的第一频率合成器状态监测量，从而实时监测频率合成器的工作状态。
[0023]如图2所示，检波器为ニ极管双平衡无源检波器，ニ极管双平衡无源检波器由四只性能一致的ニ极管组成环形通路。
[0024]高可靠低成本测控应答机载波跟踪方法的步骤如下:
[0025]I)上行信号由下混频器的第一输入端输入,与第一频率合成器输出的本振信号混频后产生中频信号，中频信号经中频放大器和滤波器、自动控制増益放大器处理，得到功率恒定的中频信号，功率恒定的中频信号在检波器中与第二频率合成器的输出信号进行鉴相处理，输出的相位误差信号经过电平转换器抬升电平后，由第一模\数转换器转换为数字量，输入反熔丝FPGA的第一输入端，在时钟的控制下，反熔丝FPGA对输入的相位误差信号进行去直流、环路滤波后生成VCXO的控制电压信号，VCXO控制电压信号由第二数\模转换器转换为模拟量输出给VCXO，VCXO在控制电压的作用下输出參考频率fMf，參考频率fMf信号经分路器进行分路，然后由第一频率合成器和第二频率合成器倍频后输入下混频器和检波器完成载波跟踪过程；
[0026]2)在时钟的控制下，反熔丝FPGA对去直流后的相位误差信号进行信号检测，当检测到的相位误差信号功率低于预设的阈值时，上行无载波信号输入或者载波跟踪环已经完成对上行载波信号的跟踪，通过环路检测器的进ー步判断，如果上行无载波信号输入，则对载波跟踪环进行开环，避免上行热噪声引起载波跟踪环中心频率漂移，当检测到的相位误差信号功率等于或高于预设的阈值吋，上行有载波信号输入，对载波跟踪环进行闭环，开始对上行载波进行跟踪；
[0027]ADC采样后的信号会由于电路中器件的非理想特性而含有直流分量，这个直流分量会影响环路特性，同时会降低信号检测模块的灵敏度，去直流模块对ADC采样后的信号进行预处理得到不含直流分量的信号Vinl，可以有效避免直流分量对环路特性和信号检测的影响；信号检测模块通过累加相位误差信号Vinl来检测中心频率附近fs/L带宽内的信号，L是累加点数；锁定检测模块通过累加环路滤波器输出的控制电压信号Vin2来检测环路是否已完成锁定，环路已锁定和未锁定时电路中能检测到的状态差别主要是环路滤波器的累加器是否停止累加，由累加器累加量造成的控制电压信号Vin2的变化速率远低于由地面信号扫描、多普勒频率、上行遥控信号和上行测距音信号等因素所帯来的控制电压信号Vin2的变化速率，因此通过合理设置检测带宽fs/M可以有效滤除这些干扰因素带来的影响，从而准确判断环路是否锁定，M是累加点数，输出判决结果flag2信号，flag2为Ibit标志信号；信号检测模块的判决器I输出flagl信号给环路检测模块的判决器3，锁定检测模块的判决器2输出flag2信号经延时T dルy后给环路检测模块的判决器3，判决器3输出环路控制信号flag3，flag3为Ibit标志信号；如图4所示，由于信号检测模块和锁定检测模块的延时不同，因此对环路同一时刻的状态进行判决后输出的flagl和flag2信号会存在相对延时，如果发生图4 Ca)所示情况，判决器3采用了 h时段内的flagl和flag2信号进行判決，就会产生对环路状态的误判，从而输出错误的环路控制信号flag3，导致环路开环，无法正常工作，为了避免出现这种混乱的状态，本发明采用对flag2进行延时处理的方法，延时设置为:
[0028]τ delay≥ I τ Sig dec- τ lock—dec I(丄)
[0029]式(I)中τ delay为设置的延时，τ sig dec为信号检测模块的延时，τ lcok dec为锁定检测模块的延时，判决器3采用flagl和经延时的flag2信号，就不会发生如图4 (a)所示的情况，从而保证环路正常工作；
[0030]3)在时钟的控制下，反熔丝FPGA对第二模\数转换器和第三模\数转换器采样的第二频率合成器和第一频率合成器的状态监测信号进行实时监测，当载波跟踪环出现故障时，通过状态监测量 快速有效地判断问题原因。
【权利要求】
1.一种高可靠低成本测控应答机载波跟踪环，其特征在于包括:下混频器、中频放大器和滤波器、自动控制増益放大器、检波器、电平转换器、第一模\数转换器、第二模\数转换器、第三模\数转换器、反熔丝FPGA、第一数\模转换器、第二数\模转换器、VCXO、分路器、第一频率合成器、第二频率合成器、第一缓冲级、第二缓冲级；其中下混频器的输出端与中频放大器和滤波器的输入端连接，中频放大器和滤波器的输出端与自动控制増益放大器的第一输入端连接，自动控制増益放大器的输出端与检波器的第一输入端连接，检波器的输出端与电平转换器的输入端连接，电平转换器的输出端与第一模\数转换器的输入端连接，第一模\数转换器的输出端与反熔丝FPGA的第一输入端连接，第一频率合成器的第二输出端与第一缓冲级的输入端连接，第一缓冲级的输出端与第三模\数转换器的输入端连接，第三模\数转换器的输出端与反熔丝FPGA的第三输入端连接，第二频率合成器的第二输出端与第二缓冲级的输入端连接，第二缓冲级的输出端与第二模\数转换器的输入端连接，第二模\数转换器的输出端与反熔丝FPGA的第二输入端连接，反熔丝FPGA的第一输出 端与第一数\模转换器的输入端连接，第一数\模转换器的输出端与自动控制増益放大器的第二输入端连接，反熔丝FPGA的第二输出端与第二数\模转换器的输入端连接，第二数\模转换器的输出端与VCXO的输入端连接，VCXO的输出端与分路器的输入端连接，分路器的输出端与第一频率合成器和第二频率合成器的输入端连接，第一频率合成器的第一输出端与下混频器的第二输入端连接，第二频率合成器的第一输出端与检波器的第二输入端连接；所述反熔丝FPGA内部完成数字信号去直流、环路滤波、信号检测、锁定检测、环路检测、VCXO控制电压生成、VGA模式控制、第一频率合成器状态监测和第二频率合成器状态监测的功能，反熔丝FPGA的第一输入端输入由第一模\数转换器采样的相位误差信号，相位误差信号经过去直流、环路滤波器、信号检测器、锁定检测器、环路检测器后生成VCXO控制电压信号，VCXO控制电压信号由反熔丝FPGA的第二输出端输出，经第二数\模转换器转换为模拟量输出给VCXO，VCXO在控制电压的作用下输出參考频率fMf，參考频率fMf经第一频率合成器和第二频率合成器倍频后输入下混频器和检波器构成载波跟踪环闭环系统，反熔丝FPGA的第一输出端输出VGA模式控制信号，VGA模式控制信号经第一数\模转换器转换为模拟量输出给自动控制増益放大器，从而控制自动控制増益放大器工作于自动调节增益的模式或受VGA模式控制信号控制增益的模式，反熔丝FPGA的第二输入端输入由第二模\数转换器采样的第二频率合成器状态监测量，反熔丝FPGA的第三输入端输入由第三模\数转换器采样的第一频率合成器状态监测量，从而实时监测频率合成器的工作状态。
2.根据权利要求1所述的ー种高可靠低成本测控应答机载波跟踪环，其特征在于所述的检波器为二极管双平衡无源检波器，二极管双平衡无源检波器由四只二极管组成环形通路。
3.ー种使用如权利要求1所述系统的高可靠低成本测控应答机载波跟踪方法，其特征在于它的步骤如下: I)上行信号由下混频器的第一输入端输入，与第一频率合成器输出的本振信号混频后产生中频信号，中频信号经中频放大器和滤波器、自动控制増益放大器处理，得到功率恒定的中频信号，功率恒定的中频信号在检波器中与第二频率合成器的输出信号进行鉴相处理，输出的相位误差信号经过电平转换器抬升电平后，由第一模\数转换器转换为数字量，输入反熔丝FPGA的第一输入端，在时钟的控制下，反熔丝FPGA对输入的相位误差信号进行去直流、环路滤波后生成VCXO的控制电压信号，VCXO控制电压信号由第二数\模转换器转换为模拟量输出给vcxo，VCXO在控制电压的作用下输出参考频率fMf，参考频率fMf信号经分路器进行分路，然后由第一频率合成器和第二频率合成器倍频后输入下混频器和检波器完成载波跟踪过程； 2)在时钟的控制下，反熔丝FPGA对去直流后的相位误差信号进行信号检测，当检测到的相位误差信号功率低于预设的阈值时，上行无载波信号输入或者载波跟踪环已经完成对上行载波信号的跟踪，通过环路检测器的进一步判断，如果上行无载波信号输入，则对载波跟踪环进行开环，避免上行热噪声引起载波跟踪环中心频率漂移，当检测到的相位误差信号功率等于或高于预设的阈值时，上行有载波信号输入，对载波跟踪环进行闭环，开始对上行载波进行跟踪； 3)在时钟的控制下，反熔丝FPGA对第二模\数转换器和第三模\数转换器采样的第二频率合成器和第一频率合成器的状态监测信号进行实时监测，当载波跟踪环出现故障时，通过状态监测量快速有效地判断问题原`因。
【文档编号】H04L27/00GK103581083SQ201310558213
【公开日】2014年2月12日 申请日期:2013年11月11日 优先权日:2013年11月11日
【发明者】李承一, 王春晖, 金仲和 申请人:浙江大学