一种14443接口bpsk副载波解调电路的制作方法
【专利摘要】本发明提供了一种14443接口PCD端物理层接收器的BPSK副载波解调电路。电路主要结构包括：模数转换器、副载波与位同步电路、匹配累加器、判决器。电路采用模数转换器对副载波信号进行采样，保留了信号的幅度信息，并在数字域利用匹配累加的方法提高了电路的抗干扰能力，提高了通信稳定性。
【专利说明】—种U443接口 BPSK副载波解调电路
【技术领域】:
[0001]本发明涉及14443接口 P⑶端物理层接收器的BPSK副载波解调技术，可用于非接触读写器芯片Type A212Kbps?848Kbps及Type B接收器。
【背景技术】:
[0002]在非接触智能卡领域，通信系统分为读写器(P⑶)和卡(PICC)两部分。PICC端通过负载调制返回的物理层信号，会不可避免的引入噪声和干扰，当这些信号经过PCD端射频载波解调、放大之后，会将噪声引入下一级的副载波解调电路。通常副载波的解调采用的方式是直接用比较器量化为逻辑I或O信号至数字域解调。
[0003]副载波信号经过比较器量化后直接在数字域进行解调，幅度微小的干扰将会被量化为与有用信号相同的高低电平，而副载波信号宽度的变化将导致很难从电平宽度上识别有用信号与干扰，提高了解调难度，降低了接收的抗干扰能力，从而导致通信易出错，通信效率降低。
[0004]本发明采用模数转换器对副载波信号进行采样，保留了信号的幅度信息，并在数字域利用匹配累加的方法提高了电路的抗干扰能力，提高了通信稳定性。
【发明内容】
:
[0005]本发明提供一种基于模数转换器的14443接口 BPSK副载波解调电路，电路主要结构包括:模数转换器、副载波与位同步电路、匹配累加器、判决器四部分。其特征在于，电路实现解调的方式如下:模数转换器将模拟的调制副载波信号转换为多位数字码值，并将其输出给副载波与位同步电路和匹配累加器；副载波与位同步电路根据模数转换器输出的多位数字码值产生副载波同步信号及位格信号，并将其输出给匹配累加器；匹配累加器根据副载波与位同步电路输出副载波同步信号及位格信号的每个位格区间内对模数转换器输出的多位数字码值进行匹配累加，在每个位格区间的末尾对匹配累加的结果进行复位，并将匹配累加的结果输出给判决器；判决器在每个位格区间的结尾处对匹配累加器复位前的数值进行一次判决，并将判决后的结果保持到下次判决结果生成时。判决器判决的结果即为解调后的数据。
[0006]本发明所公开的电路其优点在于，将模拟信号通过模数转换器转换为与模拟信号幅度相关的数字码值，而并非直接用比较器量化为数字I或O信号，保留了信号的幅度信息，使幅度较小的干扰与幅度较大的有用信号更易于区分，避免了单从信号宽度上识别信号，提高了通信的成功概率。
[0007]本发明所公开的电路其优点还在于，所述副载波与位同步电路能够产生与输入调制副载波信号同步的副载波同步信号及位格信号，从而使匹配累加器和判决器的动作与输入信号同步，最大限度的增大数据I信号和数据O信号的区分度，降低误码率。
[0008]本发明所公开的电路其优点还在于，通过匹配累加器的匹配累加动作，有用信号的幅度会朝相同的方向进行累加，而由于干扰具有随机性，其幅度累加的方向也具有随机性，从而使有用信号和干扰产生的累加结果易于区分，降低了误码率。
[0009]所述副载波与位同步电路其特征在于，其时钟源来自于本地时钟，并根据输入的调制副载波信号对应的多位数字码值的特征产生副载波同步信号及位格信号，所产生的副载波同步信号及位格信号均与调制副载波信号同步。
[0010]所述匹配累加器，其特征在于在每个位格区间内根据副载波同步信号的逻辑值对输入的调制副载波信号对应的多位数字码值进行匹配累加，并在每个位格区间的末尾对匹配累加的结果进行复位。
[0011]所述判决器，其特征在于在每个位格区间的结尾处在对匹配累加器复位前的数值进行一次判决，并将一次判决后的结果保持到下次判决结果生成时。
【专利附图】
【附图说明】:
[0012]图1表示基于模数转换器的14443接口 BPSK副载波解调电路结构
[0013]图2表示本发明的一种【具体实施方式】的波形或码值随时间变化的示意图
【具体实施方式】:
[0014]下面结合附图介绍电路工作的【具体实施方式】。
[0015]一种14443接口 BPSK副载波解调电路包括:模数转换器、副载波与位同步电路、匹配累加器、判决器；其中:模数转换器将模拟的调制副载波信号转换为多位数字码值，并将其输出给副载波与位同步电路和匹配累加器；副载波与位同步电路根据模数转换器输出的多位数字码值产生副载波同步信号及位格信号，并将其输出给匹配累加器；匹配累加器根据副载波与位同步电路输出副载波同步信号及位格信号的每个位格区间内对模数转换器输出的多位数字码值进行匹配累加，在每个位格区间的末尾对匹配累加的结果进行复位，并将匹配累加的结果输出给判决器；判决器在每个位格区间的结尾处对匹配累加器复位前的数值进行一次判决，并将判决后的结果保持到下次判决结果生成时。
[0016]图2中表不具有电压或码值随时间变化关系的七个图表。第一个图表表不输入模数转换器的模拟调制副载波信号电压随时间的变化；第二个图表表示模数转换器输出的数字码值大小随时间的变化；第三个图表表示副载波与位同步电路输出的副载波同步信号随时间的变化；第四个图表表示副载波与位同步电路输出的位格信号随时间的变化；第五个图表表不匹配累加器输出的码值随时间的变化；第六个图表表不判决器输出信号随时间的变化，同时也是电路输出的解调数据。
[0017]具体工作过程如下:副载波信号的直流点作为模数转换器工作范围及输出码值的中点R，设任意时刻副载波信号经过模数转换器转换后的码值为M ;数据信号到来之前会有多周期的未调制副载波信号作为前导码，电路可根据信号的过中点码值R的时刻来确定副载波同步信号的相位，通过多周期平均运算的方法，可屏蔽单周期的干扰，使副载波同步信号与调制副载波信号的同步性更加理想；位同步信号的产生根据第一个相位变化处的波形特征(如信号两次过中点的时间差增大)，来产生位格信号；匹配累加器在位格区间范围内对输入的采样信号的码值进行累加运算，设其初值为Qci,第η次累加后的值为Qn，运算规则是在副载波同步信号的低电平期间Qn+1 = Qn+(R_M)，副载波同步信号的高电平期间Qn+1 =Qn+ (M-R)，在每个位格结束时对Qn值复位到Qtl ;判决电路在Qn值复位前根据判决标准Qtl对Qn值进行判决，如果Qn > Qci,则输出1，反之输出0，判决结果保持到下次判决结果产生时，最后判决器输出的结果即为该电路解调输出的数据。
[0018]应当理解的是，本实施例仅供说明本发明之用，而非对本发明的限制。本领域技术人员在不偏离由所附权利要求限定的本发明范围条件下可以设计出多种可选实施方式，因此所有等同的技术方案也应该属于本发明的范畴。提及的单个元件或模块不排除存在多个这种元件或模块。
【权利要求】
1.一种14443接口 BPSK副载波解调电路，其特征在于包括:模数转换器、副载波与位同步电路、匹配累加器、判决器；其中:模数转换器将模拟的调制副载波信号转换为多位数字码值，并将其输出给副载波与位同步电路和匹配累加器；副载波与位同步电路根据模数转换器输出的多位数字码值产生副载波同步信号及位格信号，并将其输出给匹配累加器；匹配累加器根据副载波与位同步电路输出副载波同步信号及位格信号的每个位格区间内对模数转换器输出的多位数字码值进行匹配累加，在每个位格区间的末尾对匹配累加的结果进行复位，并将匹配累加的结果输出给判决器；判决器在每个位格区间的结尾处对匹配累加器复位前的数值进行一次判决，并将判决后的结果保持到下次判决结果生成时。
2.如权利要求1所述的电路，其特征在于所述模数转换器对BPSK副载波信号进行采样，量化为多位数字码值。
3.如权利要求1所述的电路，其特征在于所述副载波与位同步电路时钟源来自于本地时钟。
4.如权利要求1所述的电路，其特征在于所述副载波与位同步电路根据输入的调制副载波信号对应的多位数字码值的特征产生副载波同步信号及位格信号。
5.如权利要求1或4所述的电路，其特征在于所述副载波与位同步电路所产生的副载波同步信号及位格信号均与调制副载波信号同步。
6.如权利要求1所述的电路，其特征在于所述匹配累加器在每个位格区间内根据副载波同步信号的逻辑值对输入的调制副载波信号对应的多位数字码值进行匹配累加。
7.如权利要求1或6所述的电路，其特征在于所述匹配累加器在每个位格区间的末尾对匹配累加的结果进行复位。
8.如权利要求1所述的电路，其特征在于所述判决器在每个位格区间的结尾处在对匹配累加器复位前的数值进行一次判决。
9.如权利要求1或8所述的电路，其特征在于所述判决器一次判决后的结果保持到下次判决结果生成时。
【文档编号】H04L27/22GK103647738SQ201310636706
【公开日】2014年3月19日 申请日期:2013年12月3日 优先权日:2013年12月3日
【发明者】马利远, 高慧 申请人:北京中电华大电子设计有限责任公司