混合网络接入系统的制作方法
【专利摘要】本发明公开了一种混合网络接入系统，该混合网络接入包括：混合网络光纤通路，用于传输以太网或POS网络的光纤信号；光电转换模块，用于转换混合网络光纤通路传输的光纤信号，促使光纤信号转换为串行差分电信号；通路选择模块，用于在FPGA的控制下，接收串行差分电信号，并根据串行差分电信号的网络类型和流量大小，选择对应的信号通路传输串行差分电信号；时钟提供模块，用于在FPGA的控制下，根据串行差分电信号的网络类型和流量大小，为通路选择模块和FPGA提供对应的时钟频率；FPGA还用于接收信号通路传输的串行差分电信号，并对串行差分电信号进行处理，促使串行差分电信号能够被网络层识别。
【专利说明】混合网络接入系统
【技术领域】
[0001]本发明涉及通信工程【技术领域】，具体来说，涉及一种混合网络接入系统。
【背景技术】
[0002]目前，现有的混合网络接入普遍是在同一种网络类型下实现的，例如，专利申请号为CNOl 132600.X，专利名称为混合速率通信网络中的通路的专利中提出的复用0C3/0C12至0C48的混合速率网络的接入方法，此方法仅用于POS网络；或者专利申请号201110383717.5，名称为一种混合网络接入系统的专利中提出了用两个可编程晶振实现千兆和万兆两种以太网络接入的方法，此方法仅用于以太网。但很少或几乎没有在物理上实现不同网络类型的混合网络接入，即使实现了不同网络类型的混合网络接入，也需要很多的物理器件来支持。
[0003]针对目前相关技术中缺乏不同网络类型的混合网络接入技术，导致网络接入手段不能够满足实际应用需求的问题，目前尚未提出有效的解决方案。
【发明内容】
[0004]针对目前相关技术中缺乏不同网络类型的混合网络接入技术，导致网络接入手段不能够满足实际应用需求的问题，本发明提出一种混合网络接入系统，能够实现以太网与POS网络的混合网络接入，提高了混合网络接入的多样性，促使混合网络接入能够更好的满足实际应用的需求。
[0005]本发明的技术方案是这样实现的:
[0006]根据本发明的一个方面，提供了一种混合网络接入系统，该混合网络为以太网和POS网络组成的混合网络。
[0007]该混合网络接入系统包括:
[0008]混合网络光纤通路，用于传输以太网或POS网络的光纤信号；
[0009]光电转换模块，用于转换混合网络光纤通路传输的光纤信号，促使光纤信号转换为串行差分电信号；
[0010]通路选择模块，用于在FPGA的控制下，接收串行差分电信号，并根据串行差分电信号的网络类型和流量大小，选择对应的信号通路传输串行差分电信号；
[0011]时钟提供模块，用于在FPGA的控制下，根据串行差分电信号的网络类型和流量大小，为通路选择模块和FPGA提供对应的时钟频率；
[0012]FPGA还用于接收信号通路传输的串行差分电信号，并对串行差分电信号进行处理，促使串行差分电信号能够被网络层识别。
[0013]此外，时钟提供模块还用于在串行差分电信号的网络类型和流量大小提供的时钟频率为倍数的情况下，提供该倍数关系中最大的时钟频率。
[0014]并且，FPGA还用于接收倍数关系中最大的时钟频率，并对该时钟频率进行分频处理，促使分频后的时钟频率满足FPGA的工作需求。[0015]其中，通路选择模块包括第一选择模块，用于根据串行差分电信号的网络类型，为串行差分电信号选择对应的第一信号通路，并根据串行差分电信号的流量大小，在第一信号通路中为串行差分电信号选择对应的第二信号通路；万兆Serdes模块，用于在第二信号通路为高速信号通路的情况下，对第二信号通路中的串行差分电信号进行串并转换处理，促使处理后的信号能够被FPGA识别；第二选择模块，用于根据时钟提供模块提供的时钟频率，为万兆Serdes模块选择对应的时钟频率。
[0016]其中，FPGA包括控制模块，用于控制通路选择模块，根据串行差分电信号的网络类型和流量大小，选择对应的信号通路传输串行差分电信号，并且还用于控制时钟提供模块，根据串行差分电信号的网络类型和流量大小，为通路选择模块和时钟处理模块提供对应的时钟频率；时钟处理模块，用于接收时钟提供模块提供的时钟频率，并将接收的时钟频率传输至信号处理模块；信号处理模块，用于接收串行差分电信号和时钟频率，并串行差分电信号进行处理，促使串行差分电信号能够被网络层识别。
[0017]此外，时钟处理模块还用于在时钟提供模块提供的时钟频率为倍数关系中最大的时钟频率的情况下，对倍数关系中最大的时钟频率进行分频处理。
[0018]可选的，时钟提供模块包括以下至少之一:可编程晶振、定频晶振。
[0019]可选的，以太网和POS网络组成的混合网络包括:由GE、10GE、2.5GP0S和10GP0S组成的混合网络。
[0020]本发明通过光电转换模块将以太网或POS网络的光纤信号转换为串行差分电信号，并通过FPGA对光电转换模块转换得到的串行差分电信号进行处理，得到能够被网络层识别的统一接入信号，从而实现了以太网与POS网络的跨网络混合的接入，解决了现有技术中缺乏不同网络类型的混合网络接入的问题，提高了混合网络接入的多样性，使得混合网络接入能够更好的满足实际应用的需求。
[0021]此外，本发明还通过时钟提供模块在串行差分电信号的网络类型和流量大小为倍数关系的情况下，提供该倍数关系中最大的时钟频率，并通过FPGA对最大的时钟频率进行分频处理，使得分频后的时钟频率满足工作的需求，从而避免了对于每个时钟频率都需要提供对应的时钟提供模块的麻烦，实现了利用较少的物理器件实现多种不同网络类型的混合网络接入，大大的降低了设备的投入成本。
【专利附图】
【附图说明】
[0022]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0023]图1是根据本发明实施例的混合网络接入系统的原理框图；
[0024]图2是根据本发明实施例的用于进行GE、10GE、2.5GP0S和10GP0S的混合网络接入系统的结构示意图；
[0025]图3是根据本发明实施例的用于进行GE、10GE、2.5GP0S和10GP0S的混合网络接入系统的通路选择模块的结构示意图。【具体实施方式】
[0026]下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
[0027]根据本发明的实施例，提供了一种混合网络接入系统，该混合网络为以太网和POS网络组成的混合网络。
[0028]如图1所示，根据本发明实施例的混合网络接入系统包括:
[0029]混合网络光纤通路11，用于传输以太网或POS网络的光纤信号；
[0030]光电转换模块12，用于转换混合网络光纤通路传输的光纤信号，促使光纤信号转换为串行差分电信号；
[0031]通路选择模块13，用于在FPGA的控制下，接收串行差分电信号，并根据串行差分电信号的网络类型和流量大小，选择对应的信号通路传输串行差分电信号；
[0032]时钟提供模块14，用于在FPGA的控制下，根据串行差分电信号的网络类型和流量大小，为通路选择模块和FPGA提供对应的时钟频率；
[0033]FPGA15还用于接收信号通路传输的串行差分电信号，并对串行差分电信号进行处理，促使串行差分电信号能够被网络层识别。
[0034]此外，时钟提供模块14还用于在串行差分电信号的网络类型和流量大小提供的时钟频率为倍数的情况下，提供该倍数关系中最大的时钟频率。
[0035]并且，FPGA15还用于接收倍数关系中最大的时钟频率，并对该时钟频率进行分频处理，促使分频后的时钟频率满足FPGA的工作需求。
[0036]其中，通路选择模块13包括第一选择模块(未不出),用于根据串行差分电信号的网络类型，为串行差分电信号选择对应的第一信号通路，并根据串行差分电信号的流量大小，在第一信号通路中为串行差分电信号选择对应的第二信号通路；万兆Serdes模块(未示出)，用于在第二信号通路为高速信号通路的情况下，对第二信号通路中的串行差分电信号进行串并转换处理，促使处理后的信号能够被FPGA识别；第二选择模块(未示出)，用于根据时钟提供模块提供的时钟频率，为万兆Serdes模块选择对应的时钟频率。
[0037]其中，FPGA15包括控制模块(未示出)，用于控制通路选择模块，根据串行差分电信号的网络类型和流量大小，选择对应的信号通路传输串行差分电信号，并且还用于控制时钟提供模块，根据串行差分电信号的网络类型和流量大小，为通路选择模块和时钟处理模块提供对应的时钟频率；时钟处理模块(未示出)，用于接收时钟提供模块提供的时钟频率，并将接收的时钟频率传输至信号处理模块；信号处理模块(未示出)，用于接收串行差分电信号和时钟频率，并串行差分电信号进行处理，促使串行差分电信号能够被网络层识别。
[0038]此外，时钟处理模块还用于在时钟提供模块提供的时钟频率为倍数关系中最大的时钟频率的情况下，对倍数关系中最大的时钟频率进行分频处理。
[0039]可选的，时钟提供模块14包括以下至少之一:可编程晶振、定频晶振。
[0040]可选的，以太网和POS网络组成的混合网络包括:由GE、10GE、2.5GP0S和10GP0S组成的混合网络。
[0041]以下就以GE、10GE、2.5GP0S和10GP0S组成的混合网络为例，对本发明的上述技术方案进行详细说明
[0042]图2是用于进行GE、10GE、2.5GP0S和10GP0S的混合网络接入系统的结构示意图；从图2中可以看出，该系统主要由3个可编程晶振(可编程晶振1、可编程晶振2、可编程晶振3 )、通路选择模块、时钟处理模块、主控模块组成。
[0043]其中，3个可编程晶振均采用完全相同的晶振芯片，每个晶振可提供4种时钟频率，分别为GE时钟、IOGE时钟、2.5GP0S时钟、10GP0S时钟，其中的2.5GP0S时钟和10GP0S时钟存在倍数关系，以上所述4种时钟，不能同时使用，即每个晶振在同一时刻仅能提供上述4种时钟频率中的一种；
[0044]其中，通路选择模块则是对每个输入的差分信号选择进入低速通路(GE、2.5GP0S)还是高速通路(10GE、10GP0S)，如果进入高速通路，则差分信号就进入万兆Serdes模块，否则直接输出；
[0045]其中，时钟处理模块则是由于采用了 3个晶振，当实现的4个通路出现4种不同输入时，由于存在时钟频率的倍数关系，本模块根据输入的10GP0S参考时钟，输出2.5GP0S和10GP0S两种时钟供使用；
[0046]其中，主控模块则是根据实际通路的信号速率，控制通路选择模块中选择器的选择逻辑，并控制可编程晶振输出的时钟频率，同时控制时钟处理模块的使能与否。
[0047]在实际实施时，每个可编程晶振具有4种时钟频率，且每次使用时仅能输出一种时钟频率，所以晶振的使用数量需要根据实际的网络接入组合进行选择，此选择逻辑由FPGA根据实际情况实现并通过IIC总线来控制可编程晶振。当4个通路的网络接入是相同模式时(例如4个GE输入)，则仅需要I个可编程晶振，输出一种固定的时钟频率即可为4个通路提供参考时钟，其他2个可编程晶振可不使用；当4个通路的网络有两种模式接入时(例如3个GE接入，I个10GP0S接入)，则仅需要2个可编程晶振，各自输出一种固定的时钟频率，为两种数据通路提供参考时钟，其他I个可编程晶振不使用；当4个通路的网络有三种模式接入时(例如2个GE接入，I个IOGE接入，I个10GP0S接入)，需要3个可编程晶振，各自输出一种固定的时钟频率，为三种数据通路提供参考时钟；当所有4个通路的网络接入模式都不相同时(即每个网口分别实现GE，10GE,2.5GP0S, 10GP0S)，需要3个可编程晶振，其中的2个可编程晶振分别输出给GE和IOGE的参考时钟，另一个可编程晶振配置成10GP0S所需的时钟频率，输出给FPGA内部的时钟处理模块，由时钟处理模块对此时钟频率进行分频处理，产生2.5GP0S和10GP0S所需的两种参考时钟频率。以上处理方法可以实现最大64种组合模式的接入。
[0048]图3是用于进行GE、10GE、2.5GP0S和10GP0S的混合网络接入系统的通路选择模块的结构示意图；从图3中可以看出，通路选择模块包括4个通路的选择器和2个双路Serdes芯片(可支持4路万兆信号输入)，4个通路的接入可以是GE、10GE、2.5GP0S、10GP0S中的任意一种；选择器的功能是根据当前通路的速率是高速(10GEU0GP0S)还是低速(GE、
2.5GP0S)选择将数据通路信号接到Serdes还是直接与FPGA连接，如果是高速信号则需要接到Serdes芯片，而如果是低速信号则直接接到FPGA，另外选择器还选择每个Serdes所需的参考时钟是IOGE还是10GP0S ;每个Serdes的参考时钟源由可编程晶振提供，如果出现需要3个可编程晶振提供4种时钟的情况时，10GP0S的参考时钟由FPGA的时钟管理模块提供。[0049]综上所述，借助于本发明的上述技术方案，在FPGA的主控模块的控制下，通过FPGA中对应的控制器将光电转化模块转化得到的串行差分电信号，根据其网络类型和流量大小进行转化处理，得到能被网络层识别的统一接入信号，实现了以太网与POS网的跨网络混合速率接入，解决了现有技术中缺乏不同网络类型的混合网络接入的问题，提高了混合网络接入的多样性，使得混合网络接入能够更好的满足实际应用的需求。
[0050]此外，本发明还通过时钟提供模块在串行差分电信号的网络类型和流量大小为倍数关系的情况下，提供该倍数关系中最大的时钟频率，并通过FPGA对最大的时钟频率进行分频处理，使得分频后的时钟频率满足工作的需求，从而避免了对于每个时钟频率都需要提供对应的时钟提供模块的麻烦，实现了利用较少的物理器件实现多种不同网络类型的混合网络接入，大大的降低了设备的投入成本。
[0051]以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
【权利要求】
1.一种混合网络接入系统，其特征在于，所述混合网络为以太网和POS网络组成的混合网络，所述混合网络接入系统包括: 混合网络光纤通路，用于传输以太网或POS网络的光纤信号； 光电转换模块，用于转换所述混合网络光纤通路传输的所述光纤信号，促使所述光纤信号转换为串行差分电信号； 通路选择模块，用于在现场可编程阵列FPGA的控制下，接收所述串行差分电信号，并根据所述串行差分电信号的网络类型和流量大小，选择对应的信号通路传输所述串行差分电信号； 时钟提供模块，用于在所述FPGA的控制下，根据所述串行差分电信号的网络类型和流量大小，为所述通路选择模块和所述FPGA提供对应的时钟频率； 所述FPGA还用于接收所述信号通路传输的所述串行差分电信号，并对所述串行差分电信号进行处理，促使所述串行差分电信号能够被网络层识别。
2.根据权利要求1所述的混合网络接入系统，其特征在于，所述时钟提供模块还用于在所述串行差分电信号的网络类型和流量大小提供的时钟频率为倍数的情况下，提供该倍数关系中最大的时钟频率； 并且，所述FPGA还用于接收所述倍数关系中最大的时钟频率，并对该时钟频率进行分频处理，促使分频后的时钟频率满足所述FPGA的工作需求。
3.根据权利要求1所述的混合网络接入系统，其特征在于，所述通路选择模块包括: 第一选择模块，用于根据所述串行差分电信号的网络类型，为所述串行差分电信号选择对应的第一信号通路，并根据所述串行差分电信号的流量大小，在所述第一信号通路中为所述串行差分电信号选择对应的第二信号通路； 万兆Serdes模块，用于在所述第二信号通路为高速信号通路的情况下，对所述第二信号通路中的串行差分电信号进行串并转换处理，促使处理后的信号能够被所述FPGA识别；第二选择模块，用于根据所述时钟提供模块提供的时钟频率，为所述万兆Serdes模块选择对应的时钟频率。
4.根据权利要求2所述的混合网络接入系统，其特征在于，所述FPGA包括: 控制模块，用于控制所述通路选择模块，根据所述串行差分电信号的网络类型和流量大小，选择对应的信号通路传输所述串行差分电信号，并且还用于控制所述时钟提供模块，根据所述串行差分电信号的网络类型和流量大小，为所述通路选择模块和所述时钟处理模块提供对应的时钟频率； 时钟处理模块，用于接收所述时钟提供模块提供的所述时钟频率，并将接收的所述时钟频率传输至信号处理模块； 信号处理模块，用于接收所述串行差分电信号和所述时钟频率，并对所述串行差分电信号进行处理，促使所述串行差分电信号能够被网络层识别。
5.根据权利要求4所述的混合网络接入系统，其特征在于，所述时钟处理模块还用于在所述时钟提供模块提供的时钟频率为所述倍数关系中最大的时钟频率的情况下，对所述倍数关系中最大的时钟频率进行分频处理。
6.根据权利要求1至5中任意一项所述的混合网络接入系统，其特征在于，所述时钟提供模块包括以下至少之一:可编程晶振、定频晶振。
7.根据权利要求1至5中任意一项所述的混合网络接入系统，其特征在于，所述以太网和POS网络组成的混合网络`包括:由GE、10GE、2.5GP0S和10GP0S组成的混合网络。
【文档编号】H04L12/28GK103634175SQ201310638280
【公开日】2014年3月12日 申请日期:2013年12月2日 优先权日:2013年12月2日
【发明者】张英文 申请人:曙光信息产业(北京)有限公司