专利名称：一种基于波分复用技术的RapidIO协议透传装置的制作方法
技术领域：
本实用新型涉及一种数据传输装置，特别涉及一种基于波分复用技术的RapidIO协议透传装置。
背景技术：
RapidIO是一种高性能、低引脚数、基于数据包交换的互联体系结构，是为满足现在和未来高性能嵌入式系统而设计的一种开放式互连技术标准。目前，RapidIO主要应用于嵌入式系统内部互连，支持芯片到芯片、板到板间的通讯，可作为嵌入式设备的背板连接。RapidIO具有协议栈简单，软件开销低，互连双方可对等地发起传输等优点，但是RapidIO传输距离一般不能超过I米；即使有扩展链路支持，但是在高速传输状态下链路的稳定程度很难得到保障，这在一定程度上限制了 RapidIO在大型嵌入式系统和设备传输体系中的应用。基于光纤通信技术的数据传输架构可有效避免信息传输过程中的电磁干扰、射频干扰，相比传统的电传输网络更适合于高速信息传输环境。同时，光传输相较电传输在速率、成本、体积、重量、功耗、可靠性等方面也拥有巨大的优势，是高速通信底层网络的首选方案。如何能够结合光纤通信技术克 服RapidIO传输距离短、高速传输状态下链路的稳定程度差的缺陷，使得RapidIO能够应用于大型嵌入式系统和设备传输体系中，是当前需要解决的问题。
实用新型内容本实用新型所要解决的技术问题是如何通过稳定可靠的光纤链路扩展RapidIO传输技术。本实用新型提出了一种基于波分复用技术的RapidIO协议透传装置，其包括传输节点Ul、传输节点U2、RapidIO链接L1、RapidIO链接L2，其特征在于:该装置还包括光分插节点U3、光分插节点U4以及光纤链路，其中，传输节点Ul与光分插节点U3之间通过RapidIO链接LI连接，传输节点U2与光分插节点U4之间通过RapidIO链接L2连接，光分插节点U3与光分插节点U4之间通过光纤链路连接。所述的RapidIO协议透传装置，其中，光分插节点U3包括FPGA、FPGA子卡、光分插节点U3内部的RocketIO通道，其中，FPGA子卡集成了 8路光模块S_0P，FPGA子卡通过光分插节点U3内部的RocketIO通道与FPGA互连，FPGA包括8个GTP/GTX模块，每个GTP/GTX模块分别与FPGA子卡的一路光模块相对应。所述的RapidIO协议透传装置，其中，[0017]FPGA还包括RapidIO接口逻辑，RapidIO接口逻辑通过4通道RapidIO与传输节点Ul互连。所述的RapidIO协议透传装置，其中，光分插节点U4与光分插节点U3结构相同。所述的RapidIO协议透传装置，其中，与传输节点Ul互连的4通道RapidIO的RapidIO速率设置为3.125Gbps。所述的RapidIO协议透传装置，其中，光纤链路优选为单模光纤，米用16波粗波分方式传输。本实用新型通过在需要通过RapidIO进行数据传输的两个传输节点之间添加光分插节点和光纤链路，在光传输中应用波分复用技术和同步机制实现高速RapidIO协议的透传，扩展了 RapidIO的传输距离和应用范围。
图1为本实用新型的RapidIO协议透传装置结构示意图；图2为本实用新型的光分插节点结构示意图。
具体实施方式
下面将结合本实用新型的附图，对本实用新型的技术方案进行清楚、完整地描述。
图1为本实用新型的RapidIO协议透传装置结构示意图。RapidIO协议透传装置包括传输节点Ul、传输节点U2、RapidIO链接L1、RapidIO链接L2，该装置还包括光分插节点U3、光分插节点U4以及光纤链路L3，其中，传输节点Ul与光分插节点U3之间通过RapidIO链接LI连接，传输节点U2与光分插节点U4之间通过RapidIO链接L2连接，光分插节点U3与光分插节点U4之间通过光纤链路L3连接。其中，光分插节点U3与光分插节点U4结构相同。光纤链路L3优选为单模光纤，采用目前非常成熟的16波粗波分方式传输。图1所示的RapidIO协议透传装置实现了 RapidIO协议的透明传输。目前，RapidIO1.X 标准支持的信号速率为 1.25Gbps、2.5Gbps、3.125Gbps ;主流的串行RapidIO为4个全双工口，理论上最大传输速率将达到3.125GbpsX4 = 12.5Gbps。为保证RapidIO的顺利透传，对底层扩展链路的传输速率及误码率都提出了较高要求。图1所示的RapidIO协议透传装置中，每个光分插节点采用OADM(Optical Add-DropMultiplexer,光分插复用器件)实现波长分配及波分复用/解复用，单纤传输容量可达
2.5GbpsX 16 = 40Gbps,可以很好地实现高速数据传输。图2为本实用新型的光分插节点结构示意图。光分插节点包括FPGA、FPGA子卡(FPGAMezzanine Card, FMC)、光分插节点内部的RocketIO通道，其中，FPGA子卡集成了 8路光模块S_0P，FPGA子卡通过光分插节点内部的RocketIO通道与FPGA互连，FPGA包括8个GTP/GTX模块，每个GTP/GTX模块分别与FPGA子卡的一路光模块相对应，通过Channel (通道)绑定技术将GTP (Gigabit Transceiver with low Power,高速收发器)模块绑定成一个一致的并行通道。每个GTP模块的速率设计为3.125Gbps。FPGA还包括RapidIO接口逻辑，RapidIO接口逻辑通过4通道RapidIO与传输节点互连，RapidIO速率设置为3.125Gbps。本实用新型的一个实施例中，发送端传输节点连接的光分插节点所包含的FPGA的RapidIO接口逻辑，用于接收来自发送端传输节点的数据分组，解析出数据流，重新封装成数据帧，进行一系列编解码处理，使得数据适合在光信道中高效传输，并将数据发送至光模块进行电光转换，经由光纤链路传输到对应接收端传输节点。FPGA对光纤通道的高速数据进行串并转换处理，发送和接收进行缓冲，实现时钟恢复和产生功能。FPGA中的数据处理逻辑对光纤数据进行8B/10B编码和解码和CRC校检，负责Channel绑定和时钟修复的弹性缓冲。接收端传输节点连接的光分插节点恢复来自光纤的上层应用数据流，使用串行RapidIO协议对其进行重新分组，发送 到接收端传输节点的CPU处理单元，从而最终实现RapidIO的透传。
权利要求1.一种基于波分复用技术的Rapidio协议透传装置，其包括传输节点U1、传输节点U2、RapidIO链接L1、RapidIO链接L2，其特征在于: 该装置还包括光分插节点U3、光分插节点U4以及光纤链路，其中， 传输节点Ul与光分插节点U3之间通过RapidIO链接LI连接， 传输节点U2与光分插节点U4之间通过RapidIO链接L2连接， 光分插节点U3与光分插节点U4之间通过光纤链路连接。
2.根据权利要求1所述的RapidIO协议透传装置，其中， 光分插节点U3包括FPGA、FPGA子卡、光分插节点U3内部的RocketIO通道，其中，FPGA子卡集成了 8路光模块S_0P，FPGA子卡通过光分插节点U3内部的RocketIO通道与FPGA互连， FPGA包括8个GTP/GTX模块，每个GTP/GTX模块分别与FPGA子卡的一路光模块相对应。
3.根据权利要求2所述的RapidIO协议透传装置，其中， FPGA还包括RapidIO接口逻辑，RapidIO接口逻辑通过4通道RapidIO与传输节点Ul互连。
4.根据权利要求3所述的RapidIO协议透传装置，其中， 光分插节点U4与光分插节点U3结构相同。
5.根据权利要求3所述的RapidIO协议透传装置，其中， 与传输节点Ul互连的4通道RapidIO的RapidIO速率设置为3.125Gbps。
6.根据权利要求1所述的RapidIO协议透传装置，其中， 光纤链路优选为单模光纤，采用16波粗波分方式传输。
专利摘要本实用新型提出了一种基于波分复用技术的RapidIO协议透传装置，其包括传输节点U1、传输节点U2、RapidIO链接L1、RapidIO链接L2，其特征在于该装置还包括光分插节点U3、光分插节点U4以及光纤链路，其中，传输节点U1与光分插节点U3之间通过RapidIO链接L1连接，传输节点U2与光分插节点U4之间通过RapidIO链接L2连接，光分插节点U3与光分插节点U4之间通过光纤链路连接。通过在需要通过RapidIO进行数据传输的两个传输节点之间添加光分插节点和光纤链路，在光传输中应用波分复用技术和同步机制实现高速RapidIO协议的透传，扩展了RapidIO的传输距离和应用范围。
文档编号H04B10/25GK203149560SQ20132014904
公开日2013年8月21日 申请日期2013年3月29日 优先权日2013年3月29日
发明者张涛, 王金波 申请人:中国科学院空间应用工程与技术中心