一种双频数字微功率直放站的制作方法
【专利摘要】本实用新型公开了一种双频数字微功率直放站，包括第一天线和第二天线，所述第一天线依次连接有第一双工器、第一双向通信链路、第二双工器和第一内外置天线，所述第二天线依次连接有第三双工器、第二双向通信链路、第四双工器和第二内外置天线，所述第一双向通信链路与第二双向通信链路连接。本实用新型包括第一双向通信链路和第二双向通信链路，只需要一个双频数字微功率直放站就能实现单频或双频集成的功能且成本低，具有集成度高、造价低、易于安装和灵活性好的优点。本实用新型可广泛应用于通信领域。
【专利说明】一种双频数字微功率直放站
【技术领域】
[0001]本实用新型涉及通信领域，尤其是一种双频数字微功率直放站。
【背景技术】
[0002]模拟信号在传输过程中很难和叠加的噪声分离，故噪声也会随着有用信号的传输和放大而进行传输和放大，严重影响了通信的质量。传统的直放站通常为模拟放大设备，采用模拟信号进行通信传输，使得很多数据业务无法顺利进行。因此，传统的模拟通信方式已不能满足大众的需求。随着各种通信业务需求的增加，数字通信设备正向着小型化、智能化和高速大容量的方向发展，并逐渐取代模拟通信设备成为主流的通信设备。而各移动运营商对于数字微功率直放站的需求也逐渐增加。
[0003]然而，传统的移动网络优化系统大多数采用单频数字微功率直放站的方式，只能对单频段的信号进行接收、放大以及发送，以达到网络拓展覆盖的目的；而对于双频网络优化系统则需要两个分立的微功率直放站(即两个处于不同频段的微功率直放站)才能达到网络拓展覆盖的目的。因此，现有的双频数字微功率直放站存在着集成度低、造价高、安装麻烦和灵活性差的缺点。
实用新型内容
[0004]为了解决上述技术问题，本实用新型的目的是:提供一种集成度高、造价低、易于安装和灵活性好的双频数字微功率直放站。
[0005]本实用新型解决其技术问题所采用的技术方案是:一种双频数字微功率直放站，包括第一天线和第二天线，所述第一天线依次连接有第一双工器、第一双向通信链路、第二双工器和第一内外置天线，所述第二天线依次连接有第三双工器、第二双向通信链路、第四双工器和第二内外置天线，所述第一双向通信链路与第二双向通信链路连接。
[0006]进一步，所述第一双向通信链路包括第一上行链路和第一下行链路，所述第一上行链路的输入端与第一双工器的上行端连接，所述第一上行链路的输出端与第二双工器的上行端连接，所述第一下行链路的输入端与第二双工器的下行端连接，所述第一下行链路的输出端与第一双工器的下行端连接，所述第一下行链路和第一上行链路均与第二双向通信链路连接。
[0007]进一步，所述第一上行链路包括第一低噪声放大器，所述第一低噪声放大器的输入端与第一双工器的上行端连接，所述第一低噪声放大器的输出端依次连接有第一变频器、第一模数转换器、第一现场可编程门阵列、第一数模转换器、第二变频器和第一功率放大器，所述第一功率放大器的输出端与第二双工器的上行端连接；所述第一下行链路包括第二低噪声放大器、第二数模转换器和第二功率放大器，所述第二低噪声放大器的输入端与第二双工器的下行端连接，所述第二低噪声放大器的输出端依次通过第二变频器、第一模数转换器、第一现场可编程门阵列、第二数模转换器、第一变频器进而与第二功率放大器的输入端连接，所述第二功率放大器的输出端与第一双工器的下行端连接；所述第一现场可编程门阵列与第二双向通信链路连接。
[0008]进一步，所述第二双向通信链路包括第二上行链路和第二下行链路，所述第二上行链路的输入端与第三双工器的上行端连接，所述第二上行链路的输出端与第四双工器的上行端连接，所述第二下行链路的输入端与第四双工器的下行端连接，所述第二下行链路的输出端与第三双工器的下行端连接，所述第二上行链路和第二下行链路均与第一现场可编程门阵列连接。
[0009]进一步，所述第二上行链路包括第三低噪声放大器，所述第三低噪声放大器的输入端与第三双工器的上行端连接，所述第三低噪声放大器的输出端依次连接有第三变频器、第二模数转换器、第二现场可编程门阵列、第三数模转换器、第三变频器和第三功率放大器，所述第三功率放大器的输出端与第四双工器的上行端连接；所述第二下行链路包括第四低噪声放大器、第四数模转换器、第四变频器和第四功率放大器，所述第四低噪声放大器的输入端与第四双工器的下行端连接，所述第四低噪声放大器的输出端依次通过第四变频器、第二模数转换器、第二现场可编程门阵列、第四数模转换器和第四变频器进而与第四功率放大器的输入端连接，所述第四功率放大器的输出端与第三双工器的下行端连接，所述第二现场可编程门阵列与第一现场可编程门阵列连接。
[0010]进一步，还包括监控模块，所述监控模块包括ARM9处理器、液晶显示屏、外部通信及控制接口、存储器和通信单元，所述ARM9处理器分别与存储器和外部通信及控制接口连接，所述ARM9处理器的输出端与液晶显示屏的输入端连接，所述ARM9处理器通过通信单元进而与第一双向通信链路连接，所述ARM9处理器通过通信单元进而与第二双向通信链路连接。
[0011]进一步，还包括电源模块，所述电源模块分别为第一双向通信链路、监控模块和第二双向通信链路供电。
[0012]进一步，还包括时钟芯片，所述时钟芯片分别为第一双向通信链路和第二双向通信链路提供时钟信号。
[0013]进一步，还包括第一输出功率测试口和第二输出功率测试口，所述第一输出功率测试口与第一双工器连接，所述第二输出功率测试口与第三双工器连接。
[0014]进一步,所述第一双向通信链路为CDMA双向通信链路,所述第二双向通信链路为PCS双向通信链路。
[0015]本实用新型的有益效果是:包括第一双向通信链路和第二双向通信链路，只需要一个双频数字微功率直放站就能实现单频或双频集成的功能且成本低，具有集成度高、造价低、易于安装和灵活性好的优点。进一步，第一双向通信链路和第二双向通信链路中模数转换器、现场可编程门阵列和变频器均采用双向通道，减小了双频数字微功率直放站的体积，进一步降低了成本。进一步，监控模块设有液晶显示屏和外部通讯及控制接口，可随时获取双频数字微功率直放站的工作状态，并在特殊应用的情况下对双频数字微功率直放站进行设置，功能更加全面。
【专利附图】
【附图说明】
[0016]下面结合说明书附图和实施例对本实用新型作进一步说明。
[0017]图1为本实用新型一种双频数字微功率直放站的结构框图；[0018]图2为本实用新型第一双向通信链路的结构框图；
[0019]图3为本实用新型第一上行链路和第二下行链路的结构框图；
[0020]图4为本实用新型第二双向通信链路的结构框图；
[0021]图5为本实用新型第二上行链路和第二下行链路的结构框图；
[0022]图6为本实用新型监控模块的结构框图；
[0023]图7为本实用新型电源模块的连接关系图；
[0024]图8为本实用新型时钟芯片的连接关系图；
[0025]图9为本实用新型第一输出功率测试口和第二输出功率测试口的连接关系图。【具体实施方式】
[0026]参照图1，一种双频数字微功率直放站，包括第一天线和第二天线，所述第一天线依次连接有第一双工器、第一双向通信链路、第二双工器和第一内外置天线，所述第二天线依次连接有第三双工器、第二双向通信链路、第四双工器和第二内外置天线，所述第一双向通信链路与第二双向通信链路连接。
[0027]其中，第一天线和第二天线，用于发送或接收上行通信链路信号。第一双工器、第二双工器、第三双工器和第四双工器，均为双向的收-发式双工器。第一双向通信链路和第二双向通信链路，均可为GSM、CDMA和PCS等系统的通信链路。第一内外置天线和第二内外置天线，用于发送上行通信链路或接收下行通信链路的信号。第一内外置天线和第二内外置天线均包括外置天线和内置天线，可根据用户实际需要进行灵活选取。
[0028]参照图2，进一步作为优选的实施方式，所述第一双向通信链路包括第一上行链路和第一下行链路，所述第一上行链路的输入端与第一双工器的上行端连接，所述第一上行链路的输出端与第二双工器的上行端连接，所述第一下行链路的输入端与第二双工器的下行端连接，所述第一下行链路的输出端与第一双工器的下行端连接，所述第一下行链路和第一上行链路均与第二双向通信链路连接。
[0029]其中，第一上行链路和第一下行链路用于对接收或发送的信号进行放大、混频、采样、数字处理和干扰消除等处理。
[0030]参照图3,进一步作为优选的实施方式,所述第一上行链路包括第一低噪声放大器，所述第一低噪声放大器的输入端与第一双工器的上行端连接，所述第一低噪声放大器的输出端依次连接有第一变频器、第一模数转换器、第一现场可编程门阵列、第一数模转换器、第二变频器和第一功率放大器，所述第一功率放大器的输出端与第二双工器的上行端连接；所述第一下行链路包括第二低噪声放大器、第二数模转换器和第二功率放大器，所述第二低噪声放大器的输入端与第二双工器的下行端连接，所述第二低噪声放大器的输出端依次通过第二变频器、第一模数转换器、第一现场可编程门阵列、第二数模转换器、第一变频器进而与第二功率放大器的输入端连接，所述第二功率放大器的输出端与第一双工器的下行端连接；所述第一现场可编程门阵列与第二双向通信链路连接。
[0031]其中，第一变频器、第一模数转换器、第一现场可编程门阵列和第二变频器均包括在第一上行链路和第一下行链路中，是第一上行链路和第一下行链路共有的组成部分。
[0032]第一现场可编程门阵列FPGAI的IO 口在内部分为6个BANK (BANKO?BANK5)，本实用新型的FPGAl采用的芯片型号是XC6SLX100T-3FG676C，FPGAl的管脚数为676个，为676脚的BGA封装。为考虑PCB布局布线的方便性，本实用新型的数据口只用到FPGAl的最外3层的IO 口(ΒΑΝΚ0?BANK2)，其中BANKO分配给第一上行链路的数据总线，BANKl分配给第一数模转换器的数据总线，BANK2分配给第一下行链路的数据总线。FPGAl在对信号进行数字处理的同时，也可以进行干扰消除处理，可有效地消除回波信号。
[0033]第一上行链路的工作过程如下:
[0034]从第一天线接收的上行信号经过第一双工器进行杂波滤除后进入第一低噪声放大器。
[0035]接着，经过第一低噪声放大器的信号经过第一变频器后输出给第一数模转换器，由第一数模转换器进行采样。
[0036]再接着，采样后的信号传输给第一现场可编程门阵列进行数字处理和干扰消除处理。
[0037]然后，经过数字处理和干扰消除处理后的信号输出至第一数模转换器进行数模转换处理。
[0038]最后，数模转换处理后的信号依次经过第二变频器进行变频和第一功率放大器进行放大后，由第二双工器发送给第一内外置天线。
[0039]第一下行链路的工作过程与第一上行链路的工作过程类似，不同之处仅在于下行信号由第一内外置天线接收，并经过放大、变频混频、采样、数字处理和干扰消除等处理后返回给第一天线。
[0040]参照图4，进一步作为优选的实施方式，所述第二双向通信链路包括第二上行链路和第二下行链路，所述第二上行链路的输入端与第三双工器的上行端连接，所述第二上行链路的输出端与第四双工器的上行端连接，所述第二下行链路的输入端与第四双工器的下行端连接，所述第二下行链路的输出端与第三双工器的下行端连接，所述第二上行链路和第二下行链路均与第一现场可编程门阵列连接。
[0041]其中，第二双向通信链路与第一双向通信链路是对称的。第二上行链路和第二下行链路，与第一下行链路和第一上行链路的功能类似。不同之处在于，为了节省成本，第二上行链路均采用第三变频器进行上变频和下变频，第二下行链路均采用第四变频器进行上变频和下变频。
[0042]参照图5，进一步作为优选的实施方式，所述第二上行链路包括第三低噪声放大器，所述第三低噪声放大器的输入端与第三双工器的上行端连接，所述第三低噪声放大器的输出端依次连接有第三变频器、第二模数转换器、第二现场可编程门阵列、第三数模转换器、第三变频器和第三功率放大器，所述第三功率放大器的输出端与第四双工器的上行端连接；所述第二下行链路包括第四低噪声放大器、第四数模转换器、第四变频器和第四功率放大器，所述第四低噪声放大器的输入端与第四双工器的下行端连接，所述第四低噪声放大器的输出端依次通过第四变频器、第二模数转换器、第二现场可编程门阵列、第四数模转换器和第四变频器进而与第四功率放大器的输入端连接，所述第四功率放大器的输出端与第三双工器的下行端连接，所述第二现场可编程门阵列与第一现场可编程门阵列连接。
[0043]其中，第二模数转换器和第二现场可编程门阵列均包括在第二上行链路与第一下行链路当中，是第二上行链路与第一下行链路共有的组成部分。
[0044]第二上行链路与第一上行链路的工作过程类似，第二下行链路和第一下行链路的工作过程类似。
[0045]参照图6，进一步作为优选的实施方式，还包括监控模块，所述监控模块包括ARM9处理器、液晶显示屏、外部通信及控制接口、存储器和通信单元，所述ARM9处理器分别与存储器和外部通信及控制接口连接，所述ARM9处理器的输出端与液晶显示屏的输入端连接，所述ARM9处理器通过通信单元进而与第一双向通信链路连接，所述ARM9处理器通过通信单元进而与第二双向通信链路连接。
[0046]其中，监控模块负责对第一双向通信链路和第二双向通信链路的工作状态进行监控。
[0047]外部通信及控制接口，用于用户在特殊应用的情况下对双频数字微功率直放站进行设置。
[0048]参照图7，进一步作为优选的实施方式，还包括电源模块，所述电源模块分别为第一双向通信链路、监控模块和第二双向通信链路供电。
[0049]参照图8，进一步作为优选的实施方式，还包括时钟芯片，所述时钟芯片分别为第一双向通信链路和第二双向通信链路提供时钟信号。
[0050]时钟芯片为本实用新型的各模块提供系统时钟，其采用的芯片型号为AD9516。
[0051]参照图9，进一步作为优选的实施方式，还包括第一输出功率测试口和第二输出功率测试口，所述第一输出功率测试口与第一双工器连接，所述第二输出功率测试口与第三双工器连接。
[0052]其中，第一输出功率测试口和第二输出功率测试口用于对本实用新型的输出功率进行测试，以方便用户对本实用新型的直放站是否有故障进行分析。
[0053]进一步作为优选的实施方式，所述第一双向通信链路为CDMA双向通信链路，所述第二双向通信链路为PCS双向通信链路。
[0054]以上是对本实用新型的较佳实施进行了具体说明，但本实用新型创造并不限于所述实施例，熟悉本领域的技术人员在不违背本实用新型精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。
【权利要求】
1.一种双频数字微功率直放站，其特征在于:包括第一天线和第二天线，所述第一天线依次连接有第一双工器、第一双向通信链路、第二双工器和第一内外置天线，所述第二天线依次连接有第三双工器、第二双向通信链路、第四双工器和第二内外置天线，所述第一双向通信链路与第二双向通信链路连接。
2.根据权利要求1所述的一种双频数字微功率直放站，其特征在于: 所述第一双向通信链路包括第一上行链路和第一下行链路，所述第一上行链路的输入端与第一双工器的上行端连接，所述第一上行链路的输出端与第二双工器的上行端连接，所述第一下行链路的输入端与第二双工器的下行端连接，所述第一下行链路的输出端与第一双工器的下行端连接，所述第一下行链路和第一上行链路均与第二双向通信链路连接。
3.根据权利要求2所述的一种双频数字微功率直放站，其特征在于: 所述第一上行链路包括第一低噪声放大器，所述第一低噪声放大器的输入端与第一双工器的上行端连接，所述第一低噪声放大器的输出端依次连接有第一变频器、第一模数转换器、第一现场可编程门阵列、第一数模转换器、第二变频器和第一功率放大器，所述第一功率放大器的输出端与第二双工器的上行端连接；所述第一下行链路包括第二低噪声放大器、第二数模转换器和第二功率放大器，所述第二低噪声放大器的输入端与第二双工器的下行端连接，所述第二低噪声放大器的输出端依次通过第二变频器、第一模数转换器、第一现场可编程门阵列、第二数模转换器、第一变频器进而与第二功率放大器的输入端连接，所述第二功率放大器的输出端与第一双工器的下行端连接；所述第一现场可编程门阵列与第二双向通信链路连接。
4.根据权利要求3所述的一种双频数字微功率直放站，其特征在于:所述第二双向通信链路包括第二上行链路和第二下行链路，所述第二上行链路的输入端与第三双工器的上行端连接，所述第二上行链路的输出端与第四双工器的上行端连接，所述第二下行链路的输入端与第四双工器的下行端连接，所述第二下行链路的输出端与第三双工器的下行端连接，所述第二上行链路和第二下行链路均与第一现场可编程门阵列连接。
5.根据权利要求4所述的一种双频数字微功率直放站，其特征在于:所述第二上行链路包括第三低噪声放大器，所述第三低噪声放大器的输入端与第三双工器的上行端连接，所述第三低噪声放大器的输出端依次连接有第三变频器、第二模数转换器、第二现场可编程门阵列、第三数模转换器、第三变频器和第三功率放大器，所述第三功率放大器的输出端与第四双工器的上行端连接；所述第二下行链路包括第四低噪声放大器、第四数模转换器、第四变频器和第四功率放大器，所述第四低噪声放大器的输入端与第四双工器的下行端连接，所述第四低噪声放大器的输出端依次通过第四变频器、第二模数转换器、第二现场可编程门阵列、第四数模转换器和第四变频器进而与第四功率放大器的输入端连接，所述第四功率放大器的输出端与第三双工器的下行端连接，所述第二现场可编程门阵列与第一现场可编程门阵列连接。
6.根据权利要求1所述的一种双频数字微功率直放站，其特征在于:还包括监控模块，所述监控模块包括ARM9处理器、液晶显示屏、外部通信及控制接口、存储器和通信单元，所述ARM9处理器分别与存储器和外部通信及控制接口连接，所述ARM9处理器的输出端与液晶显示屏的输入端连接，所述ARM9处理器通过通信单元进而与第一双向通信链路连接，所述ARM9处理器通过通信单元进而与第二双向通信链路连接。
7.根据权利要求6所述的一种双频数字微功率直放站，其特征在于:还包括电源模块，所述电源模块分别为第一双向通信链路、监控模块和第二双向通信链路供电。
8.根据权利要求1所述的一种双频数字微功率直放站，其特征在于:还包括时钟芯片，所述时钟芯片分别为第一双向通信链路和第二双向通信链路提供时钟信号。
9.根据权利要求1-7任一项所述的一种双频数字微功率直放站，其特征在于:还包括第一输出功率测试口和第二输出功率测试口，所述第一输出功率测试口与第一双工器连接，所述第二输出功率测试口与第三双工器连接。
10.根据权利要求1-7任一项所述的一种双频数字微功率直放站，其特征在于:所述第一双向通信链路为CDMA双向通 信链路，所述第二双向通信链路为PCS双向通信链路。
【文档编号】H04B7/15GK203377879SQ201320378317
【公开日】2014年1月1日 申请日期:2013年6月27日 优先权日:2013年6月27日
【发明者】郝禄国, 杨建坡, 杜凌, 曾文彬, 余嘉池, 张小霞 申请人:奥维通信股份有限公司