具有时钟同步功能的fc网络端口仿真卡的制作方法
【专利摘要】本实用新型公开了具有时钟同步功能的FC网络端口仿真卡，包括寄存器F1、寄存器F2、寄存器F3、寄存器F4、寄存器F5、与门A1和与门A2，所述的寄存器F1的正输出端Q1与寄存器F2的触发端D2连接；所述的寄存器F2的正输出端Q2与寄存器F3的触发端D3连接；所述的寄存器F3的触发端D3和正输出端Q3均连接在与门A1的输入端；所述的寄存器F4的正输出端Q4和寄存器F5的触发端D5连接；所述的与门A1的输出端和与门A2的输入端均连接在寄存器F5的使能端CE上。本实用新型通过上述原理，支持多个监控卡的时钟同步，为机载网络综合通信提供可靠的依据和可供参考的重要数据。
【专利说明】具有时钟同步功能的FC网络端口仿真卡
【技术领域】
[0001]本实用新型涉及网络端口领域，具体涉及具有时钟同步功能的FC网络端口仿真卡。
【背景技术】
[0002]FC网络双端口仿真卡用于根据FC协议的定义，实现数据通信。具体包括将来自用户软件的数据封装成FC帧，根据发送协议要求，发送到FC网络中；WFC网络接收本端口的FC帧，解析出用户数据，提交到用户软件。在双端口通信中，系统要求两个独立的双端口，能独立的进行数据通信，能够分别一个网络设备。由于FC仿真卡采用一个PCIE接口传输两个端口的数据，需要进行两个端口的数据区分。单端口通信时双向数据带宽发送速率160MB/s，接收180M/S ;双端口通信时各端口双向数据带宽发送速率120MB/S，接收速率160MB/s。另外，现在的FC网络双端口仿真卡全网时钟不同步，会造成一些特殊的故障，如数据和信息丢失，信息逻辑混乱，不能为机载网络综合通信提供可靠的依据和可供参考的重要数据。
实用新型内容
[0003]本实用新型克服了现有技术的不足，提供具有时钟同步功能的FC网络端口仿真卡，支持多个监控卡的时钟同步，为机载网络综合通信提供可靠的依据和可供参考的重要数据。
[0004]为解决上述的技术问题，本实用新型采用以下技术方案:具有时钟同步功能的FC网络端口仿真卡，包括寄存器F1、寄存器F2、寄存器F3、寄存器F4、寄存器F5、与门Al和与门A2，所述的寄存器Fl的正输出端Ql与寄存器F2的触发端D2连接；所述的寄存器F2的正输出端Q2与寄存器F3的触发端D3连接；所述的寄存器F3的触发端D3和正输出端Q3均连接在与门Al的输入端；所述的寄存器F4的正输出端Q4和寄存器F5的触发端D5连接；所述的与门Al的输出端和与门A2的输入端均连接在寄存器F5的使能端CE上；所述的寄存器F2、寄存器F3和寄存器F5的时钟信号端连接在一起，寄存器F1、与门A2的输入端和寄存器F4的时钟信号端连接在一起；所述的与门A2的输出端连接寄存器Fl的复位端CLK。
[0005]所述的寄存器F2、寄存器F3和寄存器F5的时钟信号端均连接本地时钟。
[0006]所述的寄存器F1、与门A2的输入端和寄存器F4的时钟信号端均连接异步时钟。
[0007]所述的寄存器F4的触发端连接输入信号终端。
[0008]所述的寄存器Fl的触发端Dl与电源连接。
[0009]与现有技术相比，本实用新型的有益效果是:
[0010]1、本实用新型的FC网络双端口仿真卡具有同步时钟功能，实现对存储在磁盘阵列上的FC数据帧进行检索、处理和实时显示，可为机载网络综合通信设计提供可靠的依据和可供参考的重要数据。
[0011]2、本实用新型支持多个监控卡的时钟同步，最大支持四块监控卡的协同操作。【专利附图】
【附图说明】
[0012]图1为本实用新型的原理图。
【具体实施方式】
[0013]下面结合附图对本实用新型作进一步阐述，本实用新型的实施例不限于此。
[0014]实施例:
[0015]如图1所示，本实用新型包括寄存器Fl、寄存器F2、寄存器F3、寄存器F4、寄存器F5、与门Al和与门A2，与门A2的输出端连接寄存器Fl的复位端CLK，寄存器F4的触发端连接输入信号终端，寄存器Fl的触发端Dl与电源连接。本实施例的寄存器Fl的正输出端Ql与寄存器F2的触发端D2连接；寄存器F2的正输出端Q2与寄存器F3的触发端D3连接；寄存器F3的触发端D3和正输出端Q3均连接在与门Al的输入端；寄存器F4的正输出端Q4和寄存器F5的触发端D5连接。本实施例的与门Al的输出端和与门A2的输入端均连接在寄存器F5的使能端CE上。本实施例的寄存器F2、寄存器F3和寄存器F5的时钟信号端连接在一起，存器F2、寄存器F3和寄存器F5的时钟信号端均连接本地时钟。寄存器F1、与门A2的输入端和寄存器F4的时钟信号端连接在一起，寄寄存器F1、与门A2的输入端和寄存器F4的时钟信号端均连接异步时钟。
[0016]该FC网络双端口仿真卡具有同步时钟功能，实现对存储在磁盘阵列上的FC数据帧进行检索、处理和实时显示，可为机载网络综合通信设计提供可靠的依据和可供参考的重要数据。其中的输入信号终端接收的是中央处理器输出的数据。
[0017]如上所述便可实现该实用新型。
【权利要求】
1.具有时钟同步功能的FC网络端口仿真卡，其特征在于:包括寄存器F1、寄存器F2、寄存器F3、寄存器F4、寄存器F5、与门Al和与门A2，所述的寄存器Fl的正输出端Ql与寄存器F2的触发端D2连接；所述的寄存器F2的正输出端Q2与寄存器F3的触发端D3连接；所述的寄存器F3的触发端D3和正输出端Q3均连接在与门Al的输入端；所述的寄存器F4的正输出端Q4和寄存器F5的触发端D5连接；所述的与门Al的输出端和与门A2的输入端均连接在寄存器F5的使能端CE上；所述的寄存器F2、寄存器F3和寄存器F5的时钟信号端连接在一起，寄存器F1、与门A2的输入端和寄存器F4的时钟信号端连接在一起；所述的与门A2的输出端连接寄存器Fl的复位端CLK。
2.根据权利要求1所述的具有时钟同步功能的FC网络端口仿真卡，其特征在于:所述的寄存器F2、寄存器F3和寄存器F5的时钟信号端均连接本地时钟。
3.根据权利要求1所述的具有时钟同步功能的FC网络端口仿真卡，其特征在于:所述的寄存器F1、与门A2的输入端和寄存器F4的时钟信号端均连接异步时钟。
4.根据权利要求1所述的具有时钟同步功能的FC网络端口仿真卡，其特征在于:所述的寄存器F4的触发端连接输入信号终端。
5.根据权利要求1-4任意一项所述的具有时钟同步功能的FC网络端口仿真卡，其特征在于:所述的寄存器Fl的触发端Dl与电源连接。
【文档编号】H04L12/935GK203399138SQ201320510888
【公开日】2014年1月15日 申请日期:2013年8月21日 优先权日:2013年8月21日
【发明者】胡钢, 邱昆 申请人:成都成电光信科技有限责任公司