一种快速插入告警帧的掉电告警实现方法
【专利摘要】本发明公开了一种快速插入告警帧的掉电告警实现方法，该方法包括：通过现场可编程门阵列FPGA实时接收掉电检测电路的输出信号；当所述FPGA接收到掉电检测电路输出的掉电告警信号时，切断光模块之外其他耗电模块的正常供电，并抢占系统业务处理模块到光模块之间的正常业务流通道，确保在供电时间内通过所述光模块掉电告警帧向外发送。通过采用本发明公开的方法，确保设备在掉电这种致命故障下能时时、准确、成功发送掉电告警帧，降低对储能电路成本的需求。
【专利说明】一种快速插入告警帧的掉电告警实现方法
【技术领域】
[0001] 本发明涉及通信【技术领域】，尤其涉及一种快速插入告警帧的掉电告警实现方法。
【背景技术】
[0002] 随着运营承载网络由传统的SDH(同步数字体系）技术向分组交换技术的过渡，以 分组标签交换为核心的分组承载网已经大规模应用。在分组承载网下，产生了分组接入终 端设备。在运营商的网络中，对网络设备可管理和维护性能有较高的性能要求，要求具备较 高的可远程管理能力，要求能对设备的运行状态进行时时的监控，当设备掉电时能在网管 上查到相应的告警（俗称掉电告警），便于快速的定位网络故障，快速的恢复网络畅通。分 组终端接入设备的掉电告警要求采用二种方式，一种是基于IEEE802. 3ah协议0ΑΜ中致命 事件上报告警（俗称以太网二层掉电告警）；另一种是基于SNMP TRAP的告警上报机制（俗 称以太网三层掉电告警）。两种方式的核心都是接入设备检测到掉电后发送以太网报文将 告警信息发送出去。
[0003] 接入设备为实现自身的以太网（二层或三层）掉电告警，传统的解决方案如图1 所示，设备内置掉电检测电路，中央处理器（CPU)检测到掉电检测电路发送的掉电告警信 号后组织掉电告警以太网报文，然后将告警报文发送到分组业务处理模块，告警报文在分 组业务处理模块（SWITCH)要经过排队、存储和转发后经过接口模块从物理端口（PHY)发送 出去。
[0004] 众所周知，上述几个器件（CPU、SWITCH、PHY)功耗都比较大，小型设备的典型功率 (P)在40W左右。当设备电源异常时，CPU模块通过轮询或者中断检测到电路发送的掉电告 警信号，然后组织掉电告警帧，告警帧通过SWITCH通道排队、存储和转发后经过PHY驱动光 接口发送出去，一般情况下发送告警帧需要的时间（t)高达15ms，为保证发帧成功率，我们 按连发5帧计算发送时间（t)为75ms。若按照电路正常工作时的输入电压（U1)为5V，能 够正常工作的最低输入电压（U2)为3. 3V计算，在传统电路中，需要储能电容C(C = 2Pt/ (U12-U22))达到0. 4F，需要用法拉电容才能满足设计要求，因而造成设备成本较高。
【发明内容】
[0005] 本发明的目的是提供一种快速插入告警帧的掉电告警实现方法，确保设备在掉电 这种致命故障下能时时、准确、成功发送掉电告警帧，降低对储能电路成本的需求。
[0006] 本发明的目的是通过以下技术方案实现的：
[0007] -种快速插入告警帧的掉电告警实现方法，该方法包括：
[0008] 通过现场可编程门阵列FPGA实时接收掉电检测电路的输出信号；
[0009] 当所述FPGA接收到掉电检测电路输出的掉电告警信号时，切断光模块之外其他 耗电模块的正常供电，并抢占系统业务处理模块到光模块之间的正常业务流通道，确保在 供电时间内通过所述光模块将掉电告警帧向外发送。
[0010] 由上述本发明提供的技术方案可以看出，基于FPGA劫持光发送通道快速插入告 警帧的掉电告警实现方法性能可靠，使用范围非常广泛，确保设备在掉电这种致命故障下 能时时、准确、成功发送掉电告警帧，降低对储能电路成本的需求。
【专利附图】
【附图说明】
[0011] 为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用 的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本 领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他 附图。
[0012] 图1为本发明【背景技术】提供的传统掉电告警解决方案的示意图；
[0013] 图2为本发明实施例提供的一种快速插入告警帧的掉电告警实现方法的示意图；
[0014] 图3为本发明实施例提供的FPGA所实现功能的示意图。
【具体实施方式】
[0015] 下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整 地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本 发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施 例，都属于本发明的保护范围。
[0016] 实施例
[0017] 本发明实施例提供一种快速插入告警帧的掉电告警实现方法，该方法包括：
[0018] 通过FPGA(现场可编程门阵列）实时接收掉电检测电路的输出信号；
[0019] 当所述FPGA接收到掉电检测电路输出的掉电告警信号时，切断光模块之外其他 耗电模块的正常供电，并抢占系统业务处理模块到光模块之间的正常业务流通道，确保在 供电时间内通过所述光模块将掉电告警帧向外发送。
[0020] 进一步的，所述当所述FPGA接收到掉电检测电路输出的掉电告警信号时，切断光 模块之外其他耗电模块的正常供电包括：所述当所述FPGA接收到掉电检测电路输出的掉 电告警信号时，向电源开关电路发出控制信号，切断电源模块给光模块之外其他耗电模块 的正常供电。
[0021] 进一步的，该方法还包括：当所述FPGA接收到掉电检测电路输出的掉电告警信号 时，在其内部缓存掉电告警帧。
[0022] 本发明实施例提供的FPGA劫持光发送通道快速插入告警帧的掉电告警的实现方 法，在FPGA检测到掉电这种致命错误发生时，切断设备大功率模块供电，抢占光通道，及时 快速发送掉电告警帧。本发明降低了设备对储能的要求，从而降低了掉电检测电路部分的 硬件成本（所用FPGA通常同时完成其他系统功能，因此不需要额外增加成本）
[0023] 为了便于理解，下面结合附图2-3做进一步说明。
[0024] 如图2所示，FPGA连接光接口发送模块和系统分组业务处理模块，且信号输入端、 控制信号输出端分别对应的与掉电检测电路、电源开关电路相连。
[0025] 在检测到掉电检测电路输出掉电信号正常时，该FPGA保证系统分组业务处理模 块到光接口发送模块之间业务流的正常发送。
[0026] 当检测到掉电检测电路输出掉电信号正常时（检测到掉电检测电路输出掉电告 警），FPGA切断CPU、PHY、SWITCH等高耗能元器件的电源，保证FPGA、光模块正常供电时间。 FPGA、光模块所需要的功率（P)仅需要2W左右。同时，FPGA抢占正常业务流通道，迅速组织 掉电告警帧的发送。FPGA发帧时间很快，按照25M时钟和最小包长64字节计算，需要发帧 时间（t)为0. 006ms，我们同样按照需要连发5帧计算发帧时间（t)为0.03ms。同样按照电 路正常工作时的输入电压（U1)为5V，能够正常工作的最低输入电压（U2)为3. 3V计算，本 发明中正常储能电容C(C = 2PV(U12-U22))只需要9uF就能满足电路上的设计要求。实 用中，电源去耦电容远大于9uF，因此无需为掉电检测增加专门的储能电路。
[0027] 具体来说，本发明实施例中FPGA主要实现如下功能（参见图3):
[0028] 1) FPGA接收掉电检测电路输出信号，实时判断设备电源工作状态。
[0029] 2) FPGA连接光接口发送模块和系统分组业务处理模块。在检测到掉电检测电路 输出掉电信号正常时，保证系统分组业务处理模块到光接口发送模块之间业务流的正常发 送。
[0030] 3)FPGA连接电源开关电路，灵活控制电源开关电路，在设备掉电检测电路输出正 常时，保证相关连接模块的正常电源供电。当检测到掉电检测电路输出掉电告警时，及时 控制切断电源模块给设备大功率耗电模块的正常供电，使设备进入低功耗省电模式，保证 FPGA和光模块的供电时间。
[0031] 4)在检测到掉电检测电路输出掉电告警时，FPGA内部缓存掉电告警帧。
[0032] 5)FPGA在检测到掉电检测电路输出电源告警时，立即切断并抢占系统业务处理模 块到光模块之间的正常业务流通道，并在供电时间内实时发送缓存中的掉电告警报文。
[0033] 本发明实施例中，基于FPGA劫持光发送通道快速插入告警帧的掉电告警实现方 法性能可靠，使用范围非常广泛，确保设备在掉电这种致命故障下能时时、准确、成功发送 掉电告警帧，降低对储能电路成本的需求。
[〇〇34] 以上所述，仅为本发明较佳的【具体实施方式】，但本发明的保护范围并不局限于此， 任何熟悉本【技术领域】的技术人员在本发明披露的技术范围内，可轻易想到的变化或替换， 都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求书的保护范 围为准。
【权利要求】
1. 一种快速插入告警帧的掉电告警实现方法，其特征在于，该方法包括： 通过现场可编程门阵列FPGA实时接收掉电检测电路的输出信号； 当所述FPGA接收到掉电检测电路输出的掉电告警信号时，切断光模块之外其他耗电 模块的正常供电，并抢占系统业务处理模块到光模块之间的正常业务流通道，确保在供电 时间内通过所述光模块将掉电告警帧向外发送。
2. 根据权利要求1所述的方法，其特征在于，所述当所述FPGA接收到掉电检测电路输 出的掉电告警信号时，切断光模块之外其他耗电模块的正常供电包括： 所述当所述FPGA接收到掉电检测电路输出的掉电告警信号时，向电源开关电路发出 控制信号，切断电源模块给光模块之外其他耗电模块的正常供电。
3. 根据权利要求1所述的方法，其特征在于，该方法还包括： 当所述FPGA接收到掉电检测电路输出的掉电告警信号时，在其内部缓存掉电告警帧。
【文档编号】H04B10/077GK104104434SQ201410356223
【公开日】2014年10月15日 申请日期:2014年7月24日 优先权日:2014年7月24日
【发明者】何娟, 阮方, 杨兵, 孙明海 申请人:北京华环电子股份有限公司