一种天文用ccd相机的数据传输电路的制作方法
【专利摘要】本实用新型涉及一种天文用CCD相机的数据传输电路。本实用新型包括外部输入CCD模拟信号端、CCD信号处理电路、电阻网络、缓冲电路、FPGA器件、数据总线；所述外部输入CCD模拟信号端与CCD信号处理电路的输入端连接，CCD信号处理电路的输出端通过电阻网络分别与缓冲电路和FPGA器件相连，缓冲电路分别与CCD信号处理电路、FPGA器件和数据总线相连，FPGA器件和数据总线连接。本实用新型提供了两个可选择性控制的数据传输通道，使CCD图像数据可以直接输出，也可以经过FPGA后输出，尤其适用于要求进行图像数据实时处理的天文用CCD成像系统。
【专利说明】—种天文用CCD相机的数据传输电路
【技术领域】
[0001]本实用新型涉及一种天文用CCD相机的数据传输电路，尤其是涉及一种能用于天文观测的CCD相机数据通路可二选一的传输电路。
【背景技术】
[0002]CO) (Charge Coupled Device),即电荷f禹合元件,是一种能够将光学影像转化为电信号，用耦合方式传输电荷量的半导体图像传感器器件，从上世纪70年代以来，作为光学图像的电子传感器，被广泛应用于各类光电成像系统中。在公安、国防、医疗影像和天文观测等各个部门，都有各种不同种类和不同级别的CCD器件。由于CCD是光电成像器件，要使其正常工作，需要一个优良的外围电路与系统来支持它的电气运行。在科学研究应用中，特别是在夜间天文观测用的CCD相机系统中，对成像性能的要求十分苛刻。因此，其数据传输电路的好坏，直接影响整个CCD成像系统的性能，它是整个相机电路中十分重要的一部分。不同相机的数据传输电路不尽相同，即使对于相同的CCD器件，随着现代半导体产品的更新和电子技术的发展，其数据传输电路在实现的技术方案上也会不断有一些新的发展和革新。
【发明内容】
[0003]本实用新型要解决的问题是:提供了一种天文用CCD相机的数据传输电路，使CCD图像数据可以直接输出，也可以经过FPGA后输出，尤其适用于要求进行图像数据实时处理的天文用C⑶成像系统。
[0004]本实用新型技术方案是:一种天文用CCD相机的数据传输电路，包括外部输入CCD模拟信号端1、(XD信号处理电路2、电阻网络3、缓冲电路4、FPGA器件5、数据总线6 ;所述外部输入C⑶模拟信号端I与CXD信号处理电路2的输入端连接，CXD信号处理电路2的输出端通过电阻网络3分别与缓冲电路4和FPGA器件5相连，缓冲电路4分别与CCD信号处理电路2、FPGA器件5和数据总线6相连，FPGA器件5和数据总线6连接。
[0005]所述CCD信号处理电路2为Analog Devices器件公司生产的AD9845B，CCD信号处理电路的数字信号输出为12位，AD9845B的12位数字输出信号通过三个排阻分别与缓冲器和FPGA的输入引脚相连。
[0006]所述电阻网络3包括三个RN0805封装、33欧姆的排阻，三个排阻的输入与CXD信号处理电路2的数字信号输出连接，三个排阻的输出分别与缓冲电路4中的数据缓冲器、FPGA器件5连接。
[0007]所述缓冲电路4包括缓冲器U3、U4，缓冲器U3、U4为两片74AC541SC，缓冲器U4的第6引脚通过电阻R7与地相连，对应的第14脚浮空，其中缓冲器U3、U4的12个I/O端口用于CXD图像数据的缓冲，3个I/O端口完成CXD信号处理器AD9845B初始化数据的缓冲。
[0008]所述FPGA器件5为ALTERA公司生产的EP3C16Q240C8N，FPGA器件5通过数据缓冲器74AC541SC的3个I/O端口和CCD信号处理器AD9845B的三线串行数字接口 SL、SCK和SDATA相连接。
[0009]本实用新型的工作过程是:FPGA6首先输出AD9845B初始化要求的3线SPI信号，这3个信号通过缓冲器U4对AD9845B进行工作寄存器的设置，将其置于标准的CXD工作模式。然后，6通过数据总线6跟上位机通讯，并根据上位机的指令，选择数据传输通道。当选择数据经过FPGA6再传给数据总线6时，FPGA6输出一个高电平信号，将D2CL置成高电平，致使缓冲器U3的控制信号Gl、G2和U4的控制信号Gl变成高电平，这将关闭缓冲器U3两组共8位传输通道和U4的第一组的4位传输通道，即关闭数据直接传送至数据总线6的通道，从而使AD9845B的12位数字输出信号通过排阻传至FPGA的FIFO中。同理，当选择数据不经过FPGA时，FPGA输出一个低电平信号，将D2CL置成低电平，致使缓冲器U3的控制信号Gl、G2和U4的控制信号Gl变成低电平，这将打开缓冲器U3两组共8位传输通道和U4的第一组的4位传输通道，从而使数据直接传送至数据总线6。
[0010]本实用新型的有益效果是:此传输电路提供了两个可选择性控制的数据传输通道，使CCD图像数据可以直接输出，也可以经过FPGA后输出，尤其适用于要求进行图像数据实时处理的天文用CXD成像系统。
【专利附图】
【附图说明】
[0011]图1是本实用新型数据传输电路框图；
[0012]图2是本实用新型CXD信号处理器及其周边电路图。
[0013]图1中各标号为:1_外部输入CXD模拟信号端，2-C⑶信号处理电路，3-电阻网络，4-缓冲电路，5-FPGA器件，6-数据总线。
【具体实施方式】
[0014]下面结合附图和具体实施例，对本实用新型作进一步说明。
[0015]实施例1:如图1-2所示，一种天文用CXD相机的数据传输电路，包括外部输入CXD模拟信号端1、(XD信号处理电路2、电阻网络3、缓冲电路4、FPGA器件5、数据总线6 ;所述外部输入C⑶模拟信号端I与CXD信号处理电路2的输入端连接，CXD信号处理电路2的输出端通过电阻网络3分别与缓冲电路4和FPGA器件5相连，缓冲电路4分别与CCD信号处理电路2、FPGA器件5和数据总线6相连，FPGA器件5和数据总线6连接。
[0016]实施例2:如图1-2所示，一种天文用CXD相机的数据传输电路，包括外部输入CXD模拟信号端1、(XD信号处理电路2、电阻网络3、缓冲电路4、FPGA器件5、数据总线6 ;所述外部输入C⑶模拟信号端I与CXD信号处理电路2的输入端连接，CXD信号处理电路2的输出端通过电阻网络3分别与缓冲电路4和FPGA器件5相连，缓冲电路4分别与CCD信号处理电路2、FPGA器件5和数据总线6相连，FPGA器件5和数据总线6连接。
[0017]所述CCD信号处理电路2为Analog Devices器件公司生产的AD9845B。
[0018]所述电阻网络3包括三个RN0805封装、33欧姆的排阻，三个排阻的输入与CXD信号处理电路2的数字信号输出连接，三个排阻的输出分别与缓冲电路4中的数据缓冲器、FPGA器件5连接。
[0019]所述缓冲电路4包括缓冲器U3、U4，缓冲器U3、U4为两片74AC541SC，缓冲器U4的第6引脚通过电阻R7与地相连，对应的第14脚浮空。[0020]所述FPGA器件5为ALTERA公司生产的EP3C16Q240C8N，FPGA器件5通过数据缓冲器74AC541SC的3个I/O端口和CCD信号处理器AD9845B的三线串行数字接口 SL、SCK和SDATA相连接。
[0021]上面结合附图对本实用新型的具体实施例作了详细说明，但是本实用新型并不限于上述实施例，在本领域普通技术人员所具备的知识范围内，还可以在不脱离本实用新型宗旨的前提下作出各种变化。
【权利要求】
1.一种天文用CCD相机的数据传输电路,其特征在于:包括外部输入CCD模拟信号端(1)、00)信号处理电路(2)、电阻网络(3)、缓冲电路(4)4?64器件(5)、数据总线(6);所述外部输入C⑶模拟信号端(I)与CXD信号处理电路(2)的输入端连接，CXD信号处理电路(2)的输出端通过电阻网络(3)分别与缓冲电路(4)和FPGA器件(5)相连，缓冲电路(4)分别与CXD信号处理电路(2 )、FPGA器件(5 )和数据总线(6 )相连，FPGA器件(5 )和数据总线(6)连接。
2.根据权利要求1所述的天文用CCD相机的数据传输电路，其特征在于:所述CCD信号处理电路(2)为Analog Devices器件公司生产的AD9845B。
3.根据权利要求1所述的天文用CCD相机的数据传输电路，其特征在于:所述电阻网络(3)包括三个RN0805封装、33欧姆的排阻，三个排阻的输入与CXD信号处理电路(2)的数字信号输出连接，三个排阻的输出分别与缓冲电路(4)中的数据缓冲器、FPGA器件(5)连接。
4.根据权利要求1所述的天文用CCD相机的数据传输电路，其特征在于:所述缓冲电路(4)包括缓冲器U3、U4，缓冲器U3、U4为两片74AC541SC，缓冲器U4的第6引脚通过电阻R7与地相连，对应的第14脚浮空。
5.根据权利要求1所述的天文用CCD相机的数据传输电路，其特征在于:所述FPGA器件(5)为ALTERA公司生产的EP3C16Q240C8N，FPGA器件(5)通过数据缓冲器74AC541SC的3个I/O端口和CXD信号处理器AD9845B的三线串行数字接口 SL、SCK和SDATA相连接。
【文档编号】H04N5/372GK203747908SQ201420018052
【公开日】2014年7月30日 申请日期:2014年1月13日 优先权日:2014年1月13日
【发明者】李彬华, 李达伦, 晏佳 申请人:昆明理工大学