工业以太网交换的制造方法
【专利摘要】本实用新型公开了一种工业以太网交换机，包括：依次连接的多个本地接口、一交换芯片、带宽整合装置、一光模块、以及一上联接口；其中，带宽整合装置与交换芯片通过多条第一数据总线实现电连接，带宽整合装置与光模块通过一条第二数据总线实现电连接，以及，第二数据总线的数据带宽大于等于多条第一数据总线的数据带宽之和。本实用新型的交换机在发送数据时，通过带宽整合装置接收多个本地接口的数据，并将其整合后汇聚为一路发送至光模块，并通过上联接口发出；接收数据时，通过带宽整合装置接收上联接口的数据，并将其分解后生成的多路数据分别发送至各个本地接口。从而通过单根光纤和单个光模块便可满足带宽需求，大大节省了成本。
【专利说明】工业以太网交换机
【技术领域】
[0001]本实用新型涉及通信设备【技术领域】，尤其涉及一种工业以太网交换机。
【背景技术】
[0002]工业以太网交换机，即应用于工业控制领域的以太网交换机设备。由于以太网采用透明而统一的TCP/IP协议，开放性好，已经成为工业控制领域的主要通信标准。工业以太网交换机能适应低温高温、抗电磁干扰强、防盐雾、抗震性强，广泛应用于各个领域中，如工业控制自动化系统、道路交通控制自动化系统、楼宇自动控制系统等等。
[0003]现有技术中，常用的工业以太网交换机的结构示意图如图1所示:交换机包括多个100Base-T接口，两个与上传光接口相连接的1.25Gbps光模块，以及连接于多个100Base-T接口与光模块之间的交换芯片。其中，交换芯片与1.25Gbps光模块通过1000M以太网信号线连接。
[0004]本地的网络业务通过多个100Base-T接口接入，然后通过交换芯片传至光模块，并通过1.25Gbps的光模块汇聚本地的电接口业务进行上传。
[0005]现有技术中，上传光接口的带宽一般是1.25Gbps。工业以太网交换机的网络带宽一般在2.5Gbps以下。当本地的网络业务量小于1.25Gbps时，采用单根光纤就可以实现上传。但是，当本地的网络业务量在1.25Gbps?2.5Gbps之间时，例如本地电接口的业务是16*100Base-T，就需要2个1.25Gbps光模块以及两根光纤进行上传，此种方案的成本很高。
[0006]所以，现在需要一种低成本、单根光纤传输高带宽的解决方案，以满足工业以太网交换机的应用。
【发明内容】
[0007]有鉴于此，本实用新型提出一种工业以太网交换机，以解决现有技术中存在的问题。
[0008]为达到上述目的，本实用新型实施例的技术方案是这样实现的:
[0009]一种工业以太网交换机，包括:多个本地接口、一交换芯片、带宽整合装置、一光模块、以及一上联接口 ；
[0010]所述交换芯片与所述多个本地接口电连接，所述光模块与所述上联接口电连接，所述带宽整合装置电连接在所述交换芯片与所述光模块之间；
[0011]其中，所述带宽整合装置与所述交换芯片通过多条第一数据总线实现电连接，所述带宽整合装置与所述光模块通过一条第二数据总线实现电连接，以及，所述第二数据总线的数据带宽大于等于所述多条第一数据总线的数据带宽之和。
[0012]优选地，所述带宽整合装置包括:
[0013]分别通过多个所述第一数据总线与所述交换芯片电连接的多个单路解码电路；
[0014]与所述多个单路解码电路电连接的一整合编码电路；
[0015]以及，与所述整合编码电路电连接的一并串转换电路，且所述并串转换电路通过所述第二数据总线与所述光模块连接。
[0016]优选地，所述带宽整合装置包括:
[0017]通过一条所述第二数据总线与所述光模块电连接的串并转换电路；
[0018]与所述串并转换电路连接的一分解解码电路；
[0019]以及，与所述分解解码电路电连接的多个单路编码电路，且多个所述单路编码电路分别通过多个所述第一数据总线与所述交换芯片电连接。
[0020]优选地，所述第一数据总线的数据带宽为1.25G所述第二数据总线的数据带宽为
2.5G，所述光模块的传输速率为2.5Gbps。
[0021]优选地，所述单路解码电路为两个；所述单路编码电路为两个。
[0022]优选地，所述本地接口为100M接口，所述上联接口为1000M接口。
[0023]优选地，所述交换机还包括CPU，所述CPU与所述交换芯片连接。
[0024]本实用新型的交换机，在发送数据时，通过带宽整合装置接收多个本地接口的数据，并将其整合后汇聚为一路发送至光模块，并通过上联接口发出；接收数据时，通过带宽整合装置接收上联接口的数据，并将其分解后生成的多路数据分别发送至各个本地接口。本实施例的交换机通过数据的整合和分解，从而通过单根光纤和单个光模块便可满足工业以太网的带宽需求，相比于【背景技术】中提及的技术方案，大大节省了成本。
[0025]本实用新型中的交换机与现有技术中的交换机相比，通过硬件的添加、以及硬件连接关系的改变，来改变了交换机的硬件结构，从而实现技术方案的改进。
【专利附图】
【附图说明】
[0026]图1为现有技术中的工业以太网交换机的结构示意图；
[0027]图2为本实用新型实施例中的工业以太网交换机的结构示意图；
[0028]图3为本实用新型实施例中的工业以太网交换机中的带宽整合装置的发送模块结构示意图；
[0029]图4为本实用新型实施例中的工业以太网交换机中的带宽整合装置的接收模块结构示意图。
【具体实施方式】
[0030]为了使本实用新型的目的、技术方案及优点更加清楚明白，以下通过具体实施例并参见附图，对本实用新型进行详细说明。
[0031]现有技术中，光模块的带宽一般有1.25Gbps、2.5Gbps和1Gbps三种。为了解决现有技术中单个1.25Gbps光模块和单根光纤不能满足工业以太网交换机的需求，而1Gbps光模块的成本高且造成资源浪费，本实用新型提供一种工业以太网交换机，如图2所示，包括:多个本地接口、一交换芯片、带宽整合装置、一光模块、以及一上联接口 ；
[0032]所述交换芯片与所述多个本地接口电连接，所述光模块与所述上联接口电连接，所述带宽整合装置电连接在所述交换芯片与所述光模块之间；
[0033]其中，所述带宽整合装置与所述交换芯片通过多条第一数据总线实现电连接，所述带宽整合装置与所述光模块通过一条第二数据总线实现电连接，以及，所述第二数据总线的数据带宽大于等于所述多条第一数据总线的数据带宽之和。
[0034]为了实现数据的发送，本实施例中的带宽整合装置包括:
[0035]分别通过多个所述第一数据总线与所述交换芯片电连接的多个单路解码电路；
[0036]与所述多个单路解码电路电连接的一整合编码电路；
[0037]以及，与所述整合编码电路电连接的一并串转换电路，且所述并串转换电路通过所述第二数据总线与所述光模块连接。
[0038]为了实现数据的接收，本实施例中的带宽整合装置包括:
[0039]通过一条所述第二数据总线与所述光模块电连接的串并转换电路；
[0040]与所述串并转换电路连接的一分解解码电路；
[0041]以及，与所述分解解码电路电连接的多个单路编码电路，且多个所述单路编码电路分别通过多个所述第一数据总线与所述交换芯片电连接。
[0042]本实施例中，选择带宽整合装置为现场可编程门阵列FPGA芯片，光模块为
2.5Gbps光模块，所述第一数据总线的数据带宽为1.25G，所述第二数据总线的数据带宽为
2.5G。
[0043]其中，本实施例中的本地接口为100M接口，上联接口为1000M接口(均为现有技术中的交换机的标准规格的接口)。
[0044]其中，交换芯片为交换机的现有器件，其设置于本地接口和上联接口之间，以保证本地接口和上联接口不同格式的数据可以通过交换机进行传输。对于其具体的工作过程，本领域技术人员可以根据现有公开的技术资料而得知，本实用新型便不再赘述。
[0045]交换机还包括CPU，所述CPU与所述交换芯片连接。
[0046]鉴于工业以太网交换机的网络带宽一般在2.5Gbps以下，那么本实施例中，只需要两条第一数据总线即可满足需求。对于数据在FPGA芯片中的编码和解码的过程，下文会进行详细的介绍。
[0047]所述FPGA芯片通过第二数据总线Serdes与所述2.5Gbps光模块连接，且通过两条并联的第一数据总线lOOOBase-χ与所述交换芯片连接。本实施例中，第一数据总线lOOOBase-x为1000M串行数据总线，第二数据总线Serdes为2.5Gbps数据总线。该两种数据线均为业内标准数据总线，实际使用时完全可根据现有的技术标准进行数据线的选择。需要解释的是，第一数据总线lOOOBase-x传输的数据带宽为1.25G，其包含有20%的冗余，所以其传输的有效带宽为1000M。同样，第二数据总线Serdes传输的数据带宽为2.5G，其包含有20%的冗余，所以其传输的有效带宽为2000M。
[0048]通过本实施例的交换机，当网络业务量为1.25Gbps?2.5Gbps之间时，在发送数据时，通过FPGA芯片接收多个本地接口的数据，并将其整合后汇聚为一路发送至2.5Gbps光模块，并通过上联接口发出；接收数据时，通过FPGA芯片接收上联接口的数据，并将其分解后生成的多路数据分别发送至各个本地接口。本实施例的交换机通过数据的整合和分解，当网络业务量在2.5Gbps之内时，均可实现数据的接收和发送，从而通过单根光纤和单个光模块便可满足工业以太网的需求，相比于【背景技术】中提及的技术方案，大大节省了成本。
[0049]本实用新型中的交换机与现有技术中的交换机相比，通过硬件的添加、以及硬件连接关系的改变，来改变了交换机的硬件结构，从而实现技术方案的改进。本实施例的关注点也在于交换机硬件架构的改变，伴随着硬件架构的改变，其软件层面也会有相应的改变，但是此软件层面的改变并非本实用新型的发明点所在。
[0050]为了更详尽地说明本实施例中带宽整合装置中的数据传输，以下对FPGA芯片的硬件结构进行说明。
[0051]FPGA芯片包括发送电路(参见图3)和接收电路(参见图4)。
[0052]其中，参见图3，所述发送电路包括依次连接的第一 8位/10位解码电路(即单路解码电路)、第一 8位/10位编码电路(即整合编码电路)和并串转换电路；所述第一 8位/10位解码电路为两个，且两个所述第一 8位/10位解码电路均与所述交换芯片通过所述第一数据总线lOOOBase-x连接；所述并串转换电路与所述2.5Gbps光模块通过所述第二数据总线Serdes连接。
[0053]第一 8位/10位解码电路与所述第一 8位/10位编码电路通过8位并行数据线连接；所述第一 8位/10位编码电路与所述并串转换电路通过10位并行数据线连接。本实施例中，为了满足工业以太网交换机的需求(网络业务量在2.5Gbps之内)，8位并行数据线优选为8路数据线，每路数据线的带宽为125M ;10位并行数据线优选为20路数据线，每路数据线的带宽为125M。
[0054]其中，第一 8位/10位解码电路的作用是将第一数据总线lOOOBase-x传送过来的10位数据解码为8位数据，并发送至第一 8位/10位编码电路。此解码过程也是为了去掉冗余，即将第一数据总线lOOOBase-x传送的数据(1.25G)中的有效数据(1000M)解码出。第一 8位/10位编码电路的作用是将8位数据(两路1000M)编码为10位数据(2.5G)，并经由20路的并行数据线发送至并串转换电路，也即加入冗余。
[0055]在发送数据时，本地接口的数据传至交换芯片；两根第一数据总线lOOOBase-x接收交换机发送的10位数据，并分别传至两个第一 8位/10位解码电路；第一 8位/10位解码电路将10位数据(数据带宽为1.25G)解码为8位数据(带宽为1G)后，经由8位并行数据线(8*125M)共同传至第一 8位/10位编码电路；第一 8位/10位编码电路将两路8位并行数据编码为一路10位并行数据(20*125M)，然后经10位并行数据线传至并串转换电路；并串转换电路将并行数据转换为串行数据(2.5G)后，经由第二数据总线Serdes发出至
2.5Gbps光模块；2.5Gbps光模块将此串行数据经由上联接口发出，完成数据的发送。通过本实施例中的发送电路，本FPGA芯片可以完成最大速率为2.5Gbps的数据的发送。
[0056]参见图4，所述接收电路包括依次连接的串并转换电路、第二 8位/10位解码电路(即分解解码电路)和两个第二 8位/10位编码电路(即单路编码电路)，且所述串并转换电路与所述2.5Gbps光模块通过所述第二数据总线Serdes连接，两个所述第二 8位/10位编码电路均与所述交换芯片通过所述第一数据总线lOOOBase-x连接。
[0057]第二 8位/10位解码电路与所述第二 8位/10位编码电路通过8位并行数据线连接；所述第二 8位/10位编码电路与所述串并转换电路通过10位并行数据线连接。本实施例中，为了满足工业以太网交换机的需求(网络业务量在2.5Gbps之内)，8位并行数据线优选为8路数据线，每路数据线的带宽为125M ；10位优选为20路数据线，每路数据线的带宽为125M。
[0058]其中，第二 8位/10位解码电路的作用是去掉冗余，即通过20路的并行数据线接收串并转换电路发送过来的10位并行数据(20*125M)，并解码为两路8位并行数据(8*125M)，然后将该数据分别通过8路的并行数据线发送至两个第二 8位/10位编码电路。第二 8位/10位编码电路的作用是加入冗余，即将8位并行数据(8*125M)编码为10位串行数据(1.25G)，并经由第一数据总线lOOOBase-x发送至交换芯片。
[0059]在接收数据时，上联接口接收的串行数据传至2.5Gbps光模块；2.5Gbps光模块将此串行数据经由第二数据总线Serdes传至FPGA芯片的串并转换电路；串并转换电路将此串行数据转换为并行数据，并通过20路的并行数据线传至第二 8位/10位解码电路；第二8位/10位解码电路将该一路10位并行数据(20*125M)去掉冗余后转换为两路8位并行数据(8*125M)，然后通过两个8路并行数据线分别传至两个第二 8位/10位编码电路；第二 8位/10位编码电路将该并行的8位数据(8*125M)加入冗余后转换为串行的10位数据(1.25G)，并通过第一数据总线lOOOBase-x传至交换芯片；交换芯片将此10位串行数据发送至本地接口，完成数据的接收。通过本实施例中的接收电路,本FPGA芯片可以完成最大速率为2.5Gbps的数据的接收。
[0060]本实施例中，8位/10位解码电路和8位/10位编码电路对数据的编码和解码均为本领域的公知技术，本实用新型的发明点在于通过设置该FPGA芯片来实现单根光纤对
2.5Gbps带宽数据的传输，即，利用FPGA发送电路和接收电路的具体结构来实现本实施例的技术效果，而对于8位数据和10位数据之间的具体转换过程，并非本实用新型的发明点所在，本实施例便不再讨论。
[0061]以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型保护的范围之内。
【权利要求】
1.一种工业以太网交换机，其特征在于，包括:多个本地接口、一交换芯片、带宽整合装置、一光模块、以及一上联接口 ； 所述交换芯片与所述多个本地接口电连接，所述光模块与所述上联接口电连接，所述带宽整合装置电连接在所述交换芯片与所述光模块之间； 其中，所述带宽整合装置与所述交换芯片通过多条第一数据总线实现电连接，所述带宽整合装置与所述光模块通过一条第二数据总线实现电连接，以及，所述第二数据总线的数据带宽大于等于所述多条第一数据总线的数据带宽之和。
2.根据权利要求1所述的工业以太网交换机，其特征在于，所述带宽整合装置包括: 分别通过多个所述第一数据总线与所述交换芯片电连接的多个单路解码电路； 与所述多个单路解码电路电连接的一整合编码电路； 以及，与所述整合编码电路电连接的一并串转换电路，且所述并串转换电路通过所述第二数据总线与所述光模块连接。
3.根据权利要求2所述的工业以太网交换机，其特征在于，所述带宽整合装置包括: 通过一条所述第二数据总线与所述光模块电连接的串并转换电路； 与所述串并转换电路连接的一分解解码电路； 以及，与所述分解解码电路电连接的多个单路编码电路，且多个所述单路编码电路分别通过多个所述第一数据总线与所述交换芯片电连接。
4.根据权利要求3所述的工业以太网交换机，其特征在于，所述第一数据总线的数据带宽为1.25G，所述第二数据总线的数据带宽为2.5G，所述光模块的传输速率为2.5Gbps。
5.根据权利要求4所述的工业以太网交换机，其特征在于，所述单路解码电路为两个；所述单路编码电路为两个。
6.根据权利要求1所述的工业以太网交换机，其特征在于，所述本地接口为10M接口，所述上联接口为1000M接口。
7.根据权利要求1所述的工业以太网交换机，其特征在于，所述交换机还包括CPU，所述CPU与所述交换芯片连接。
【文档编号】H04L12/931GK203984453SQ201420388909
【公开日】2014年12月3日 申请日期:2014年7月15日 优先权日:2014年7月15日
【发明者】王喜光 申请人:北京蛙视通信技术股份有限公司