用于具有小输出毛刺的数字步进衰减器的装置和方法与流程

本发明的实施例涉及电子系统，并且具体地涉及射频(RF)电子。

背景技术：

数字步进衰减器(DSA)可以用于衰减射频(RF)输入信号，以产生具有期望的增益和/或功率的衰减的RF信号。此后，衰减的RF信号可以用于各种目的。例如，衰减的RF信号可以用作RF系统中的滤波器、调制器和/或放大器的输入。

DSA可以包括在无线设备中以实现与宽频率范围相关联的RF信号的数字地控制的衰减。DSA也可以包括在其它RF系统中，诸如基站。存在对于用于RF系统中的改进的DSA的需求。

技术实现要素：

在某些实施例中，本公开涉及一种数字步进衰减器，其包括射频(RF)输入端子、RF输出端子、衰减控制电路和多个衰减级。衰减控制电路被配置为产生可操作以控制RF输入端子和RF输出端子之间的衰减量的多个开关控制信号，并且多个开关控制信号包括第一开关控制信号。多个衰减级被配置为接收多个开关控制信号，并且多个衰减级在RF输入端子和RF输出端子之间级联布置。多个衰减级包括第一衰减级，该第一衰减级包括在开关控制输入处接收第一开关控制信号的第一开关电路。第一开关电路包括第一场效应晶体管(FET)开关、电连接在第一FET开关的栅极和开关控制输入之间的第一栅极电阻器、第一脉冲产生电路和第一栅极电阻器旁路开关。第一脉冲产生电路被配置为响应于第一开关控制信号的转变产生可操作用于接通第一栅极电阻器旁路开关并旁路第一栅极电阻器的脉冲。

在一些实施例中，第一栅极电阻器旁路开关电连接在开关控制输入和第一FET开关的栅极之间，并且第一脉冲产生电路被配置为响应于所述第一开关控制信号的上升沿，产生第一脉冲信号以接通第一栅极电阻器旁路开关。

根据各种实施例，第一开关电路还包括电连接在第一FET开关的栅极和第一电压之间的第二栅极电阻器旁路开关，并且第一脉冲产生电路被配置为响应所述第一开关控制信号的下降沿，产生第二脉冲信号以接通第二栅极电阻器旁路开关。

在多个实施例中，第一栅极电阻器旁路开关包括以级联方式布置的多个p型场效应晶体管(PFET)，并且第二栅极电阻器旁路开关包括多个以级联方式布置的n型场效应晶体管(NFET)。

在若干实施例中，第一衰减级还包括级输入、级输出、以及电连接在第一衰减级的衰减路径中的级输入与级输出之间的衰减电路，并且第一开关电路电连接在所述级输入和所述级输出之间的所述第一衰减级的旁路路径中。

在一些实施例中，数字步进衰减器进一步包括电连接在第一FET开关的漏极和第一电压之间的毛刺(glitch)减小开关，并且第一脉冲产生电路被配置为响应于第一开关控制信号的下降沿产生脉冲信号以接通毛刺减小开关。

根据某些实施例，数字步进衰减器还包括在级输入和级输出之间与第一开关电路串联电连接的第二开关电路。

在各种实施例中，数字步进衰减器还包括在级输入和级输出之间与第一开关电路和第二开关电路串联电连接的相位补偿电感器。

根据一些实施例，第二开关电路包括第二FET开关、电连接在第二FET开关的栅极和开关控制输入之间的第二栅极电阻器、第二栅极电阻器旁路开关以及第二脉冲产生电路，该第二脉冲产生电路被配置为响应于所述第一开关控制信号的转变接通所述第二栅极电阻器旁路开关以旁路所述第二栅极电阻器。

在某些实施例中，本公开涉及一种数字步进衰减的方法。该方法包括接收射频(RF)输入信号作为到数字步进衰减器的输入，并将该RF输入信号提供给数字步进衰减器的第一衰减级。第一衰减级包括第一开关电路。该方法还包括基于使用开关控制信号接通或关断第一开关电路来控制由第一衰减级提供的衰减量。第一开关电路包括接收开关控制信号的开关控制输入、场效应晶体管(FET)开关以及电连接在FET开关的栅极和开关控制输入之间的栅极电阻器。该方法还包括响应于开关控制信号的转变使用脉冲产生电路产生第一脉冲信号，以及使用第一脉冲信号通过第一栅极电阻器旁路开关来旁路栅极电阻器。

在一些实施例中，该方法还包括使用脉冲产生电路和第一栅极电阻器旁路开关来抑制数字步进衰减器的输出处的毛刺。

在各种实施例中，响应于开关控制信号的转变而产生第一脉冲信号包括响应于开关控制信号的上升沿接通第一栅极电阻器旁路开关，第一栅极电阻器旁路开关电连接在开关控制输入和FET开关的栅极。

在多个实施例中，该方法还包括响应于开关控制信号的下降沿使用脉冲产生电路产生第二脉冲信号，以及使用第二脉冲信号通过第二栅极电阻器旁路开关来旁路栅极电阻器。第二栅极电阻器旁路开关电连接在FET开关的栅极和第一电压之间。

根据一些实施例，该方法还包括响应于开关控制信号的下降沿使用脉冲产生电路产生第三脉冲信号，以及使用第三脉冲信号接通毛刺减小开关，该毛刺减小开关电连接在FET开关的漏极和所述第一电压之间。

在一些实施例中，控制由第一衰减级提供的衰减量包括在第一衰减级的旁路模式中接通第一开关电路，并且在第一衰减级的衰减模式中关断第一开关电路。

在各种实施例中，该方法还包括使用第一开关电路的相位补偿电感器来补偿旁路模式和衰减模式之间的第一衰减级的相位差。

在某些实施例中，本公开涉及用于数字步进衰减器的开关电路。开关电路包括开关输入、开关输出、开关控制输入、场效应管(FET)开关，其中该场效应管(FET)开关包括电连接到开关输入的源极、电连接到开关输出的漏极、和栅极。开关电路还包括电连接在开关控制输入和FET开关的栅极之间的栅极电阻器、与栅极电阻器并联电连接的第一栅极电阻器旁路开关以及脉冲产生电路，其中该脉冲产生电路被配置为响应于开关控制信号的转变产生可操作为接通第一栅极电阻器并且旁路栅极电阻器的脉冲。

在各种实施例中，第一栅极电阻器旁路开关电连接在开关控制输入和FET开关的栅极之间。脉冲产生电路被配置为响应于开关控制信号的上升沿产生第一脉冲信号以接通第一栅极电阻器旁路开关。

在多个实施例中，开关电路还包括电连接在FET开关的栅极和第一电压之间的第二栅极电阻器旁路开关。脉冲产生电路被配置为响应于开关控制信号的下降沿而产生第二脉冲信号以接通第二栅极电阻器旁路开关。

在一些实施例中，第一栅极电阻器旁路开关包括以级联方式布置的多个p型场效应晶体管(PFET)，并且第二栅极电阻器旁路开关包括以级联方式布置的多个n型场效应晶体管(NFET)。

在某些实施例中，本公开涉及数字可控的衰减级。数字可控的衰减级包括级输入、级输出、第一开关控制输入、衰减电路、分流开关电路和第一旁路开关电路。衰减电路包括电连接到级输入的第一端子、电连接到级输出的第二端子、和第三端子。分流开关电路电连接在衰减电路的第三端子和第一电压之间。第一旁路开关电路电连接在级输入和级输出之间，并被配置为从第一开关控制输入接收开关控制信号。第一旁路开关电路包括场效应晶体管(FET)开关、电连接在FET开关的栅极和第一开关控制输入之间的栅极电阻器、第一栅极电阻器旁路开关和被配置为响应于所述开关控制信号的转变接通第一栅极电阻器旁路开关以旁路所述栅极电阻器的脉冲产生电路。

根据各种实施例，第一栅极电阻器旁路开关电连接在开关控制输入与FET开关的栅极之间，并且脉冲产生电路被配置为响应于开关控制信号的上升沿而产生第一脉冲信号以接通第一栅极电阻器旁路开关。

在一些实施例中，数字可控的衰减级还包括电连接在FET开关的栅极和第一电压之间的第二栅极电阻器旁路开关，并且脉冲产生电路还被配置为响应所述开关控制信号的下降沿，产生第二脉冲信号以接通第二栅极电阻器旁路开关。

在多个实施例中，第一栅极电阻器旁路开关包括以级联方式布置的多个p型场效应晶体管(PFET)，并且第二栅极电阻器旁路开关包括以级联方式布置的多个n型场效应晶体管(NFET)。

根据各种实施例，数字可控的衰减级还包括电连接在FET开关的漏极和第一电压之间的毛刺减小开关，并且脉冲产生电路还被配置为响应于开关控制信号的下降沿，产生脉冲信号以接通毛刺减小开关。

在多个实施例中，数字可控的衰减级还包括在级输入和级输出之间与第一旁路开关电路串联电连接的第二旁路开关电路。

在一些实施例中，数字可控的衰减级还包括电连接在第一和第二串联开关电路之间的相位补偿电感器。

根据真实的实施例，数字可控的衰减级还包括第二开关控制输入，并且分流开关电路被配置为在第二开关控制输入上接收开关控制信号的反相版本。

在某些实施例中，本公开涉及数字可控的衰减级。数字可控衰减级包括级输入、级输出、开关控制输入、衰减电路、分流开关电路和旁路开关电路。衰减电路包括电连接到级输入的第一端子、电连接到级输出的第二端子、和第三端子。分流开关电路电连接在衰减电路的第三端子和第一电压之间，并且被配置为从开关控制输入接收开关控制信号。旁路开关电路电连接在级输入和级输出之间。分流开关电路包括FET开关、电连接在FET开关的栅极和开关控制输入之间的栅极电阻器、栅极电阻器旁路开关以及脉冲产生电路，该脉冲产生电路被配置为响应于开关控制信号的转变接通栅极电阻器旁路开关以旁路栅极电阻器。

附图说明

图1是数字步进衰减器(DSA)的一个示例的示意图。

图2是可以包括图1的一个或多个DSA的无线设备的一个示例的示意图。

图3是可以包括图1的一个或多个DSA的基站的一个示例的示意图。

图4A是DSA的一个实施例的示意图。

图4B是用于图4A的DSA的开关电路的一个实施例的示意图。

图5是DSA级的一个实施例的电路图。

图6A是用于DSA级的开关电路的一个实施例的电路图。

图6B示出了图6A的开关电路的时序图的一个示例。

图7是用于DSA级的开关电路的另一实施例的电路图。

图8A是射频(RF)前端模块的一个实施例的示意图。

图8B是沿着线8B-8B截取的图8A的RF前端模块的横截面的示意图。

图9A是电话板的一个实施例的示意图。

图9B是沿线9B-9B截取的图9A的电话板的横截面的示意图。

具体实施方式

这里提供的标题(如果有的话)仅为了方便，而不一定影响所要求保护的发明的范围或含义。

本文公开了用于数字步进衰减器(DSA)的装置和方法。在某些配置中，DSA包括以级联方式布置在输入端子和输出端子之间的多个DSA级。每个DSA级可以设置为衰减模式或旁路模式，并且包括一个或多个开关电路，其被接通或关断以控制该级的操作的模式。在某些配置中，开关电路中的至少一个包括场效应晶体管(FET)开关、栅极电阻器、一个或多个栅极电阻器旁路开关、和脉冲产生电路。

栅极电阻器电连接在开关控制输入和FET开关的栅极之间，并且开关控制信号可以被提供给开关控制输入以接通或关断FET开关。另外，响应于检测到开关控制信号的上升沿和/或下降沿，脉冲产生电路可以产生一个或多个脉冲信号以激活一个或多个栅极电阻器旁路开关以旁路栅极电阻器。例如，在某些配置中，响应于开关控制信号的上升沿，使用第一栅极电阻器旁路开关旁路栅极电阻器，并且响应于开关控制信号的下降沿，使用第二栅极电阻器旁路开关旁路栅极电阻器。

通过包括脉冲产生电路和一个或多个栅极电阻器旁路开关，开关电路可以呈现低输出毛刺和/或增强的瞬态性能。例如，在开关控制信号的上升沿和/或下降沿期间旁路或暂时短路栅极电阻可以暂时减小与用于控制FET开关的栅极的电阻器-电容器(RC)网络或滤波器相关联的RC时间常数。因此，当改变DSA的衰减设置或步阶时，本文中的DSA可具有低输出毛刺和/或小输出功率变化。

图1是数字步进衰减器(DSA)10的一个示例的示意图。DSA 10可以提供从输入IN到输出端OUT的可数字地选择的衰减量。

图2是可包括图1的一个或多个DSA 10的无线或移动设备11的一个示例的示意图。无线设备11可包括实现本公开的一个或多个特征的DSA。

图2所描述的示例无线设备11可以表示诸如多频带/多模式移动电话的多频带和/或多模式设备。作为示例，全球移动通信系统(GSM)标准是在世界上的许多地方利用的数字蜂窝通信的模式。GSM模式移动电话可以在以下四个频带中的一个或多个上工作：850MHz(大约824-849MHz用于Tx，869-894MHz用于Rx)、900MHz(大约880-915MHz用于Tx，925-960MHz用于Rx)、1800MHz(大约1710-1785MHz用于Tx，1805-1880MHz用于Rx)以及1900MHz(大约1850-1910MHz用于Tx，1930-1990MHz用于Rx)。在世界上的不同地方还利用GSM频带的变体和/或地区/国家实现方式。

码分多址(CDMA)是可以在移动电话设备中实现的另一标准。在某些实现方式中，CDMA设备可以在800MHz、900MHz、1800MHz和1900MHz频带中的一个或多个中工作，而某些W-CDMA和长期演进(LTE)设备可以在例如大约22个射频频谱频带上工作。

本公开的一个或多个DSA可以被用于向移动设备中的RF信号提供数字地可控的衰减，其中该移动设备实现前述示例模式和/或频带并且在其它通信标准中。例如，3G、4G、LTE和高级LTE是这样的标准的非限制性示例。

在某些实施例中，无线设备11可包括DSA10、开关12、收发器组件13、天线14、控制组件18、计算机可读介质19、处理器20和电池21。

收发器组件13可以产生用于经由天线14发送的RF信号。此外，收发器组件13可以从天线14接收输入RF信号。将理解，可以通过在图2中共同表示为收发器13的一个或多个组件实现与发送和接收RF信号相关联的各种功能。例如，单个组件可以被配置为提供发送和接收功能两者。在另一示例中，可以由分开的组件提供发送和接收功能。

类似地，将理解，可以通过在图2中共同表示为天线14的一个或多个组件实现与发送和接收RF信号相关联的各种天线功能。例如，单个天线可以被配置为提供发送和接收功能两者。在另一示例中，可以由分开的天线提供发送和接收功能。在再一示例中，可以向与无线设备11相关联的不同频带提供不同的天线。

在图2中，来自收发器13的一个或多个输出信号被描绘为经由一个或多个发送路径15被提供给天线14。在示出的示例中，不同发送路径15可以表示与不同频带和/或不同功率输出相关联的输出路径。例如，所示的两个不同路径可以表示与不同功率输出(例如，低功率输出和高功率输出)相关联的路径和/或与不同频带相关联的路径。虽然无线设备11被示为包括两个发送路径15，但是无线设备11可以适于包括更多或更少的发送路径。如图2所示，一个或多个发送路径15可以包括DSA。

在图2中，来自天线14的一个或多个检测到的信号被描绘为经由一个或多个接收路径16被提供给收发器13。在示出的示例中，不同接收路径16可以表示与不同频带相关联的路径。例如，示出的四个示例路径16可以表示一些无线设备具备的四频带能力。虽然无线设备11被示出为包括四个接收路径，但是无线设备11可以被适配为包括更多或更少的接收路径16。如图2所示，一个或多个接收路径16可以包括DSA。

为了帮助在接收和发送路径之间切换，开关12可以被配置为将天线14电连接到选择的发送或接收路径。因此，开关12可以提供与无线设备11的操作相关联的许多切换功能。开关12可以包括多个开关，所述多个开关被配置为提供与例如不同频带之间的切换、不同功率模式之间的切换、发送和接收模式之间的切换或它们的某种组合相关联的功能。开关12还可以被配置为提供额外的功能，包括对信号进行滤波和/转接(duplexing)。

图2示出了在某些实施例中，可以提供控制组件18，以用于控制与开关12、DSA 10和/或(一个或多个)其它操作组件的操作相关联的各种控制功能。在此更详细地描述控制部件18的非限制性示例。

在某些实施例中，处理器20可被配置为促进这里描述的各种处理的实现。在某些实施例中，计算机程序指令可以存储在计算机可读存储器19中，并且可以指导处理器20或其它可编程数据处理装置以特定方式操作。

电池21可以是用于无线设备11中的任何合适的电池，包括例如锂离子电池。

本文描述的DSA可以用在图2的无线设备11中。例如，如图2所示，DSA 10可以用于在一个或多个发送路径15和/或一个或多个接收路径16中提供衰减。

图3是可以包括图1的一个或多个DSA的基站30的一个示例的示意图。基站30可以包括实现本公开的一个或多个特征的一个或多个DSA。所示的基站30包括第一和第二天线59a、59b、基带处理器35和收发器组件40。

基站30可以用于使用各种通信标准来发送和/或接收RF信号，所述通信标准包括，例如，全球移动通信系统(GSM)、码分多址(CDMA)、宽带CDMA(W-CDMA)、长期演进(LTE)、3G、3GPP、4G、增强型数据速率的GSM演进(EDGE)、无线本地环路(WLL)和/或全球微波接入互操作性(WiMax)以及其它专有的和非专有的通信标准。

基站30可以包括收发器组件40，以用于产生使用第一天线59a发送的RF信号，并且用于从第一和第二天线59a、59b接收RF信号。所示的收发器组件40包括第一和第二接收路径42、44和发送路径46。虽然在图3中示出了基站30的一个实现方式，但是可以以任何合适的方式修改基站30。例如，收发器组件40可以被修改为包括更多或更少的发送和/或接收路径和/或更多或更少的天线。

所示的第一接收路径42包括开关31、低噪声放大器47、数字步进衰减器(DSA)10、振荡器22、第一混频器23a、第二混频器23b、第一可编程增益放大器25a、第二可编程增益放大器25b、第一滤波器27a、第二滤波器27b、第一模拟到数字转换器29a和第二模拟到数字转换器29b。所示的第二接收路径44包括输入滤波器33、低噪声放大器47、DSA 10、振荡器22、第一混频器23a、第二混频器23b、第一可编程增益放大器25a、第二可编程增益放大器25b、第一滤波器27a、第二滤波器27b、第一模拟到数字转换器29a和第二模拟到数字转换器29b。尽管图3中示出了第一和第二接收路径42、44的一个实现方式，但是可以修改第一和第二接收路径以包括更多或更少的组件和/或组件不同的布置。

可以在第一和/或第二天线59a、59b上接收RF信号，并分别将其提供给第一和第二接收路径。例如，第一接收路径包括开关31，其可以用于将第一天线59a电连接到第一接收路径42的低噪声放大器47的输入。另外，第二天线59b电连接到输入滤波器33，以便将在第二天线59b上接收的信号提供给输入滤波器33。取决于应用，输入滤波器33可以是低通滤波器、带通滤波器或高通滤波器。

低噪声放大器47可以包括用于接收RF输入信号的输入，其可以具有相对小的幅度。低噪声放大器47可以被配置为在添加或引入相对小量的噪声的同时放大信号。低噪声放大器47可以向DSA 10提供放大的输出。DSA 10可以减小低噪声放大器输出的幅度，而不会明显地使低噪声放大器输出的特征失真。例如，DSA 10可以具有相对高的线性度和相对小的输出毛刺。

第一和第二混频器23a、23b可以被配置为从本地振荡器22接收第一和第二本地振荡器时钟信号。第一和第二本地振荡器时钟信号可以具有大约相同的频率和等于约四分之一周期或大约90°的相位差。第一和第二混频器23a、23b可以被配置为分别使用第一和第二本地振荡器时钟信号来将DSA10的输出下变频，从而产生第一和第二解调的信号。第一和第二解调信号可以具有大约四分之一周期或大约90°的相对相位差，并且可以分别用于Q路径和I路径中。在某些实现方式中，第一或第二振荡器时钟信号中的一个通过从另一个相移来产生。

第一和第二本地振荡器时钟信号可以各自具有选择为实现用于第一和第二解调信号的期望的中间频率和/或基带频率的频率。例如，将DSA 10的输出与来自振荡器的正弦信号相乘可以产生混频信号，该混频信号具有以DSA输出信号的载波频率和本地振荡器22的频率的和频率及差频率为中心的频率分量。

第一和第二解调信号可以分别使用例如第一和第二可编程增益放大器25a、25b放大。为了帮助减小输出噪声，可以使用第一和第二滤波器27a、27b对第一和第二可编程增益放大器25a、25b的输出进行滤波，该第一和第二滤波器27a、27b可以是任何合适的滤波器，包括例如低通、带通或高通滤波器。第一和第二滤波器27a、27b的输出可以提供给第一和第二模拟到数字(A到D)转换器29a、29b。第一和第二A-D转换器29a、29b可以将输入数字化为任何合适的分辨率。例如，第一和第二A到D转换器29a、29b可以用于产生供基带处理器35使用的多位输出。然而，在某些实现方式中，第一和第二A到D转换器29a、29b可以是1位模拟到数字转换器，例如限幅器或饱和A到D转换器，并且转换器的输出可以是一位数字信号。第一和第二A到D转换器29a、29b的输出可以提供给基带处理器35进行处理。

基带处理器35可以是被配置为处理基带信号的任何合适的处理器。例如，基带处理器35可以包括数字信号处理器、微处理器、可编程核等或其任何组合。此外，在一些实施方式中，两个或多个基带处理器35可以包括在基站30中。

发送路径46可以从基带处理器35接收数据，并且可以用于使用第一天线59a发送RF信号。如图3所示，发送路径46和第一接收路径42可以被配置为都使用第一天线59a来操作。然而，在一些实施方式中，发送路径46可以使用不与接收路径共享的天线来发送RF信号。所示的发送路径46包括第一和第二数字到模拟(D-到-A)转换器37a、37b、第一和第二滤波器39a、39b、第一和第二混频器41a、41b、本地振荡器43、组合器45、DSA 10、输出滤波器51和功率放大器58。

基带处理器35可以输出用于Q路径的信号和用于I路径的信号。这些信号中的每一个可以使用单独的硬件基本上并行地处理，直到它们使用组合器45被组合。第一和第二D到A转换器37a、37b的每一个可以被用于将从基带处理器35接收的数字信号转换为模拟信号。第一和第二D到A转换器37a、37b可以具有任何合适的精度。可以使用第一和第二滤波器39a、39b分别对第一和第二D至A转换器37a、37b的输出进行滤波。第一和第二滤波器39a、39b的输出可以分别使用第一和第二混频器41a、41b进行上变频。例如，第一和第二混频器41a、41b可以各自接收使用本地振荡器43产生的时钟信号，其可以用于将基带输入信号上变频为RF信号。

来自Q路径和I路径的信号可以使用组合器45组合以产生适合于射频发送的单个RF信号。组合器45的输出可以提供给DSA 10。DSA 10可以具有可变衰减，例如，可以基于由基带处理器35提供的一个或多个控制信号来控制DSA 10的衰减。

可以使用滤波器51对DSA 10的输出进行滤波，该滤波器51可以是例如被配置为从信号中去除噪声和/或不需要的频率分量的低通、带通或高通滤波器。输出滤波器51的输出可以由功率放大器58放大。在一些实施方式中，功率放大器58包括级联的多个级以实现目标增益。功率放大器58可以通过开关31向第一天线59a提供放大的RF信号。

虽然图3示出了可以包括一个或多个DSA的基站的一个示例，但是DSA可以用在基站的其它配置中。

本文公开了用于数字步进衰减器(DSA)的装置和方法。在某些配置中，DSA级可以包括一个或多个开关电路，其被接通或关断以控制由DSA级提供的衰减量。在某些配置中，一个或多个开关电路包括第一开关电路，其包括FET开关、栅极电阻器、脉冲产生电路和一个或多个栅极电阻器旁路开关。第一开关电路包括接收开关控制信号的开关控制输入。栅极电阻器电连接在开关控制输入和FET开关的栅极之间，并且可以帮助在DSA的操作期间提供RF隔离。然而，响应于开关控制信号的上升沿和/或下降沿，脉冲产生电路可以产生一个或多个脉冲信号，该脉冲信号用于激活栅极电阻器旁路开关以旁路栅极电阻器。例如，在某些配置中，响应于开关控制信号的上升沿，使用第一栅极电阻器旁路开关来旁路栅极电阻器，并且响应于开关控制信号的下降沿使用第二栅极电阻器来旁路栅极电阻器。

响应于开关控制信号的上升沿和/或下降沿而旁路栅极电阻器可以增强DSA的瞬态性能。例如，旁路栅极电阻器可以暂时减小与用于控制FET开关的栅极的电阻器-电容器(RC)网络或滤波器相关联的RC时间常数。因此，可以减小DSA在衰减步阶之间切换的延迟，并且当DSA的衰减设置改变时，DSA可以具有相对小的输出毛刺和/或小的输出功率变化。

图4A是DSA 100的一个实施例的示意图。DSA 100包括第一DSA级或衰减级101a、第二DSA级101b、第三DSA级101c和衰减控制电路102。

第一至第三DSA级101a-101c在RF输入端子IN和RF输出端子OUT之间级联布置。例如，第一DSA级101a包括电连接到RF输入端子IN的输入，以及电连接到第二DSA级101b的输入的输出，并且第三DSA级101c包括电连接到第二DSA级101c的输出的输入，以及电连接到RF输出端子OUT的输出。

虽然图4A示出包括三个DSA级的配置，但是本文的教导适用于使用更多或更少DSA级的配置。在一个实施例中，DSA 100包括4和7个级之间。

第一DSA级101a包括第一衰减电路105a、第一串联或旁路开关电路111a和第一分流开关电路112a。第一衰减电路105a包括电连接到第一DSA级101a的输入的第一端子、电连接到第一DSA级101a的输出的第二端子和通过第一分流开关电路112a电连接到第一电压V1的第三端子。第一串联开关电路111a电连接在第一DSA级101a的输入和输出之间，并且可以用于旁路第一衰减电路105a。第二DSA级101b包括第二衰减电路105b、第二串联开关电路111b和第二分流开关电路112b，并且第三DSA级101c包括第三衰减电路105c、第三串联开关电路111c和第三分流开关电路112c。第二和第三DSA级101b、101c的额外的细节可以类似于第一DSA级101a的额外的细节。

衰减控制电路102可以用于选择性地断开或闭合第一至第三串联开关电路111a-111c和第一至第三分流开关电路112a-112c，以控制DSA 100的衰减步阶或量。例如，可以通过衰减控制电路102将第一至第三DSA级101a-101c设置为衰减模式或旁路模式。在所示的配置中，衰减控制电路102分别向第一至第三串联开关电路111a-111c提供第一至第三旁路控制信号，并且分别向第一至第三分流开关电路112a-112c提供第一至第三分流控制信号。第一至第三旁路控制信号和第一至第三分流控制信号分别共同操作为第一至第三模式控制信号。

当特定DSA级在衰减模式下操作时，级的串联开关电路可以被关断或断开，并且级的分流开关电路可以被接通或闭合，并且DSA级的衰减电路可以提供衰减。另外，当特定DSA级在旁路模式下操作时，级的串联开关电路可以被接通，并且级的分流开关电路可以被关断。

当在旁路模式下操作时，DSA级可以提供基本上没有衰减或相对小的衰减量。例如，在一个实施例中，操作旁路模式的DSA级可以提供小于0.3db的衰减。

在某些配置中，衰减电路105a-105c相对于彼此提供不同的衰减量。例如，在一个实现方式中，第一衰减电路105a提供大约是第二衰减电路105b的两倍的衰减，并且第二衰减电路105b提供大约是第三衰减电路105c的两倍的衰减。因此，在某些实现方式中，衰减电路具有二进制权重。然而，其它加权方案是可能的。相对于其中衰减电路在衰减模式中提供相等量的衰减的配置，实现衰减电路以具有加权的衰减量能够增加DSA可以提供的衰减的范围。

串联开关电路111a-111c和/或分流开关电路112a-112c中的一个或多个可以根据本文的教导来实现。

图4B是用于图4A的DSA的开关电路120的一个实施例的示意图。开关电路120包括场效应晶体管(FET)开关121、栅极电阻122、脉冲产生电路123和栅极电阻旁路开关124。开关电路120还包括开关输入SW_IN、开关输出SW_OUT、和开关控制输入SW_CTL。

开关电路120可以用于实现图2的DSA100的串联开关电路111a-111c和/或分流开关电路112a-112c中的一个或多个。

FET开关121包括电连接到开关输入SW_IN的源极、电连接到开关输出SW_OUT的漏极、以及栅极。栅极电阻器122电连接在FET开关121的栅极和开关控制输入SW_CTL之间。在本实施例中，栅极电阻旁路开关124与栅极电阻122并联电连接。

脉冲产生电路123电耦接到开关控制输入SW_CTL，并且可以响应于在开关控制输入SW_CTL上接收的开关控制信号的转变而产生脉冲。脉冲可操作以暂时接通栅极电阻器旁路开关124以旁路栅极电阻器122。

因此，响应于开关控制信号的转变，脉冲产生电路123产生脉冲以旁路栅极电阻器122。以这种方式旁路栅极电阻器122可以增强DSA的瞬态性能。例如，旁路栅极电阻器122可以暂时减小与用于控制FET开关121的栅极的电阻器-电容器(RC)网络或滤波器相关联的RC时间常数。例如，在所示的配置中，RC时间常数可以与栅极电阻器122的电阻和FET开关121的栅极电容相关联。

响应于开关控制信号的转变而暂时地旁路栅极电阻器122可以减小在衰减步阶之间切换时的DSA的延迟。此外，当DSA的衰减设置改变时，DSA可以具有相对小的输出毛刺和/或小的输出功率变化。此外，栅极电阻器旁路开关124可以在稳态下关断，并且因此，栅极电阻器122可以在DSA的操作期间提供RF隔离。因此，所示的配置展现出优越的瞬态性能，同时保持由栅极电阻器提供的RF隔离的益处。

图5是DSA级130的一个实施例的电路图。DSA级130包括第一串联开关131、第二串联开关132、分流开关133、衰减电路135、电感器145和毛刺减小开关193。DSA级130还包括级输入STG_IN、级输出STG_OUT、非反相模式控制输入CTL和反相模式控制输入CTLB。DSA级130示出了适于用作DSA中的级——诸如图4A的DSA100——的DSA级的一个实施例。

衰减电路135包括电连接到级输入STG_IN的第一端子、电连接到级输出STG_OUT的第二端子以及通过分流开关电路133电连接到第一电压V₁的第三端子。在某些配置中，第一电压V₁可以对应于接地或功率低电源。衰减电路135还包括第一衰减电阻器161、第二衰减电阻器162、第三衰减电阻器163和第四衰减电阻器164。第一衰减电阻器161包括电连接到衰减电路的第一端子的第一端和电连接到第二衰减电阻器162的第一端和第三衰减电阻器163的第一端的第二端。第二衰减电阻器162还包括电连接到衰减电路的第二端子的第二端，并且第三衰减电阻器163还包括电连接到衰减电路的第三端子的第二端。第四衰减电阻器164包括电连接到衰减电路的第一端子的第一端和电连接到衰减电路的第二端子的第二端。

所示的衰减电路135以桥接T衰减器配置来实现。然而，其它配置是可能的，包括例如，使用以各种方式布置的电阻器和/或晶体管的配置。例如，在另一个实施例中，省略第四衰减电阻器164，使得衰减电路处于T衰减器配置中。此外，在又一实施例中，DSA级包括衰减电路，该衰减电路包括电连接到级输入的第一端子、电连接到级输出的第二端子、通过第一旁路开关电路电连接到第一电压V₁的第三端子，以及通过第二旁路开关电路电连接到第一电压V₁的第四端子。在这样的配置中，衰减电路可以使用例如pi衰减器或桥接pi衰减器配置来实现。

在所示的配置中，第一串联开关电路131、电感器145和第二串联开关电路132串联电连接在级输入STG_IN和级输出STG_OUT之间，并且可以操作为到衰减电路的旁路路径135。

第一串联开关电路131包括电连接到级输入STG_IN和到衰减电路135的第一端子的开关输入、电连接到电感器145的第一端和到毛刺减小开关193的开关输入的开关输出、以及电连接到非反相模式控制输入CTL的开关控制输入。第二串联开关电路132包括电连接到电感器145的第二端的开关输入、电连接到级输出STG_OUT和到衰减电路135的第二端子的开关输出，以及电连接到非反相模式控制输入CTL的开关控制输入。分流开关电路133包括电连接到衰减电路135的第三端子的开关输入、电连接到第一电压V₁的开关输出和电连接到反相模式控制输入CTLB的开关控制输入。

非反相模式控制输入CTL和反相模式控制输入CTLB可以用于控制DSA级130的操作模式。例如，非反相模式控制输入CTL可以接收模式控制信号的非反相版本，并且反相模式控制输入CTL是模式控制信号的反相版本。此外，当模式控制信号为逻辑高时，第一和第二串联开关电路131、132可以被接通，并且分流开关电路133可以被关断以在旁路模式下操作DSA级130。此外，当模式控制信号为逻辑低时，第一和第二串联开关电路131、132可以被关断，并且分流开关电路133可以被接通以在衰减模式下操作DSA级130。在某些配置中，非反相模式控制输入CTL和反相模式控制输入CTLB可由衰减控制电路控制，诸如图4A的衰减控制电路102。例如，可以向非反相模式控制输入CTL提供旁路控制信号，并且可以向反相模式控制输入CTLB提供分流控制信号。

电感器145可以用于补偿当DSA级130在旁路模式下操作时和当DSA级130在衰减模式下操作时之间的相位差。特别地，包括电感器145可以帮助补偿通过衰减电路135的第一信号路径的相位延迟相对于通过第一和第二串联开关电路131、132的第二信号路径的相位延迟之间的差。然而，相位补偿电感器145也可以影响带宽，并且在某些配置中可以省略。

第一串联开关电路131、第二串联开关电路132和/或分流开关电路133可以被实现为包括本文所描述的毛刺减小技术，并且可以包括场效应晶体管(FET)开关、栅极电阻器、一个或多个栅极电阻旁路开关以及脉冲产生电路。另外，栅极电阻器可以电连接在开关电路的开关控制输入和FET开关的栅极之间，并且模式控制信号可以提供给开关控制输入以接通或关断FET开关。另外，响应于检测到模式控制信号的上升沿和/或下降沿，脉冲产生电路可以产生一个或多个脉冲信号以激活一个或多个栅极电阻器旁路开关，以旁路栅极电阻器。

通过实现使开关电路包括脉冲产生电路和一个或多个栅极电阻器旁路开关，开关电路可以展现低输出毛刺和/或增强的瞬态性能。例如，当在旁路模式和衰减模式之间控制DSA级130时，DSA级130可以展现相对小的输出毛刺。

在所示的配置中，DSA级130还包括毛刺减小开关193，其可以在模式控制信号的上升沿和/或下降沿期间接通，以帮助减小输出毛刺。图示的毛刺减小开关193包括电连接到第一串联开关电路131的开关输出的开关输入、电连接到第一电压V1的开关输出和接收脉冲信号S3的开关控制输入。在某些配置中，脉冲信号S3由开关电路的脉冲产生电路产生。

例如，在一个实施例中，使用图6A所示的配置来实现第一串联开关电路131，并且第一串联开关电路131的脉冲产生电路产生脉冲信号S3。在另一实施例中，第二串联开关电路132使用图6A所示的配置来实现，并且第二串联开关电路132的脉冲产生电路产生脉冲信号S3。然而，其它配置也是可能的。

图6A是用于DSA级的切换电路180的一个实施例的电路图。开关电路180可以用于例如实现图5的DSA级130的第一串联开关电路131、第二串联开关电路132和/或分流开关电路133。然而，开关电路180可以包括在DSA级的其它配置中。

开关电路180包括FET开关181、栅极电阻器182、脉冲产生电路185、第一栅极电阻器旁路开关191和第二栅极电阻器旁路开关192。开关电路180还包括开关输入SW_IN、开关输出SW_OUT和开关控制输入SW_CTL。尽管图6A示出了使用n型FET开关的配置，但是本文的教导适用于使用p型FET开关的配置。

如图6A所示，栅极电阻器182包括电连接到开关控制输入SW_CTL的第一端和电连接到FET开关181的栅极的第二端。FET开关181还包括电连接到开关输入SW_IN的源极和电连接到开关输出SW_OUT的漏极。第一栅极电阻旁路开关191电连接在栅极电阻器182的第一端和栅极电阻器182的第二端之间，并接收第一脉冲信号S1。第二栅极电阻旁路开关192电连接在FET开关181的栅极和第一电压V₁之间，并且接收第二脉冲信号S2。

脉冲产生电路185电连接到开关控制输入SW_CTL，该开关控制输入SW_CTL可以接收开关使能信号或模式控制信号。脉冲产生电路185可以基于检测开关使能信号的上升沿和下降沿来产生第一脉冲信号S1、第二脉冲信号S2和第三脉冲信号S3。例如，在所示的配置中，当开关控制信号上升时，脉冲产生电路185可以脉冲出第一脉冲信号S1以激活第一栅极电阻器旁路开关191。以这种方式配置开关电路180可以通过减小与栅极电阻器182的电阻和FET开关181的寄生栅极电容相关联的RC时间常数而增加开关电路180接通的速度。另外，在所示的配置中，当开关控制信号下降时，脉冲产生电路185可以脉冲出第二脉冲信号S2以激活第二栅极电阻器旁路开关192，其可以通过将FET开关的栅极电压控制到第一电压V₁来关断FET开关181。在某些配置中，当开关控制信号下降时，脉冲产生电路185也可以脉冲出第三脉冲信号S3，其可以用于激活毛刺减小开关，诸如图5的毛刺减小开关193。

所示的开关电路180可以提供低输出毛刺和增强的瞬态性能。特别地，脉冲产生电路185可以激活第一和第二栅极电阻器旁路开关191、192，以在开关控制信号的上升沿和下降沿期间旁路栅极电阻器182，以暂时减小与用于控制FET开关181的栅极的控制电路相关联的RC时间常数。因此，当切换以改变衰减设置时，开关电路可以具有低输出毛刺。

然而，在正常或稳态操作期间，第一和第二栅极电阻器旁路开关191、192可以被关断，并且栅极电阻器182可以在FET开关181的栅极和开关控制输入SW_CTL之间提供隔离。例如，高频信号分量可以经由寄生栅极-漏极和/或栅极-源极电容耦接到FET开关181的栅极上，并且栅极电阻器182可以提供阻止高频信号分量到达开关控制输入SW_CTL的电阻。

图6B示出了图6A的开关电路的时序图200的一个示例。然而，可以使用其它时序图。

所示的时序图200包括在开关控制输入SW_CTL上接收的开关控制信号的第一波形205。时序图200还包括第一开关控制信号S1的第二波形211、第二开关控制信号S2的第三波形212和第三开关控制信号S3的第四波形213。在所示的配置中，第二波形211与负脉冲相关联，并且因此可以适于激活p型栅极电阻器旁路开关。另外，第三波形212与正脉冲相关联，并且因此可适于激活n型栅极电阻器旁路开关。此外，第四波形213与正脉冲相关联，并且因此可以适于激活n型毛刺减小开关。

尽管在该示例中描述了开关的某些极性，但是开关极性的其它实现方式是可能的。

图7是用于DSA级的开关电路220的另一实施例的电路图。开关电路220包括FET开关181、栅极电阻器182和脉冲产生电路185，其可以如先前关于图6A所描述的。开关电路229还包括开关输入SW_IN、开关输出SW_OUT和开关控制输入SW_CTL，其可以如前所述。

除了开关电路包括栅极电阻器旁路开关的特定实现方式外，图7的开关电路220类似于图6A的开关电路180。具体地，开关电路220包括第一栅极电阻器旁路开关221，其包括第一至第三p型场效应晶体管(PFET)231-233和第一至第三电阻器241-243。PFET 231-233在开关控制输入SW_CTL和FET开关181的栅极之间彼此串联电连接，并且可以用于旁路栅极电阻器182。另外，开关电路220包括第二栅极电阻器旁路开关222，其包括第一至第三n型场效应晶体管(NFET)251-253和第一至第三电阻器261-263。NFET 251-253在FET开关181的栅极与第一电压V₁之间彼此串联电连接。

如图7所示，第一电阻器241电连接在第一PFET 231的栅极和接收第一脉冲信号S1的第一栅极电阻器旁路开关221的控制输入之间。第二电阻器242电连接在第二PFET 232的栅极和第一栅极电阻器旁路开关的控制输入之间，并且第三电阻器243电连接在第三PFET 233的栅极和第一栅极电阻器旁路开关的控制输入之间。另外，第一电阻器261电连接在第一NFET 251的栅极和接收第二脉冲信号S2的第二栅极电阻器旁路开关222的控制输入之间。第二电阻器262电连接在第二NFET 252的栅极和第二栅极电阻器旁路开关的控制输入之间，并且第三电阻器263电连接在第三NFET 253的栅极和第二栅极电阻器旁路开关的控制输入之间。

图7的第一和第二栅极电阻器旁路开关221、222示出了图6A的第一和第二栅极电阻器旁路开关191、192的一个实现方式。通过使用晶体管级联实现第一和第二栅极电阻器旁路开关中的每一个，可以增强开关的功率处理能力。例如，开关输入RF_IN和/或开关输出RF_OUT处的RF信号分量可耦接到FET开关181的栅极上，这可导致跨越栅极电阻器旁路开关的大电压条件。第一和第二栅极电阻器旁路开关221、222还包括电阻器241-243和电阻器261-263，其可以增强脉冲产生电路185与RF信号条件的隔离并减小噪声。

尽管图7示出了其中第一栅极电阻器旁路开关221包括以级联方式布置的三个PFET的配置，但是可以修改第一栅极电阻器旁路开关221以在级联中包括更多或更少的晶体管。此外，尽管图7示出了其中第二栅极电阻器旁路开关222包括以级联方式布置的三个NFET的配置，但是可以修改第一栅极电阻器旁路开关222以在级联中包括更多或更少的晶体管。在一个实施例中，第一栅极电阻器旁路开关221包括级联的2至12个之间的PFET，并且第二栅极电阻器旁路开关222包括级联的2至12个之间的NFET。

在所示的配置中，第一栅极电阻器旁路开关221包括当在开关控制输入SW_CTL上接收的开关控制信号上升时可以被导通的p型晶体管。相对于使用n型晶体管的配置，在第一栅极电阻器旁路开关221中包括p型晶体管可以在上拉FET开关181的栅极电压中提供增强的性能。另外，在所示的配置中，第二栅极电阻器旁路开关222包括当开关控制信号下降时可以被导通的n型晶体管。相对于使用p型晶体管的配置，在第二栅极电阻旁路开关222中包括n型晶体管可以在下拉FET开关181的栅极电压中提供增强的性能。

图8A是射频(RF)前端模块300的一个实施例的示意图。图8B是沿着线8B-8B截取的图8A的RF前端模块300的横截面的示意图。

RF前端模块300包括IC或裸片301、表面安装组件303、引线键合308、层压基板320和封装340。层压基板320包括由导体形成的焊盘306。另外，裸片301包括焊盘304，并且引线键合308已经用于将裸片301的焊盘304电连接到层压基板301的焊盘306。

如图8A和8B所示，裸片301包括形成在其中的DSA10和LNA47。在所示的配置中，DSA 10包括电连接到LNA 47的输出的输入。然而，其它配置是可能的。封装基板320可以被配置为容纳多个组件，诸如裸片301和表面安装组件303，其可以包括例如，表面安装电容器和/或电感器。RF前端模块300对应于其中DSA被实现为多芯片模块(MCM)的实施例。尽管RF前端模块300被示为包括一个裸片，但是RF前端模块300可以适于包括额外的裸片，包括例如使用不同处理技术制造的裸片。

如图8B所示，RF前端模块300还包括设置在RF前端模块300的与用于附接裸片301的侧相对的一侧上的接触焊盘332。以此方式配置RF前端模块300可以有助于将RF前端模块300连接到诸如无线设备的电话板的电路板。示例接触焊盘332可以被配置为向裸片301和/或表面安装组件303提供RF信号、偏置信号、(一个或多个)功率低电压和/或(一个或多个)功率高电压。如图8B所示，可以通过穿过层压基板320的连接333来促进接触焊盘332和裸片301之间的电连接。连接333可以表示通过层压基板320形成的电路径，诸如与多层的层压基板320的通孔和导体相关联的连接。

在一些实施例中，RF前端模块300还可以包括一个或多个封装结构，以例如提供保护和/或便于RF前端模块300的处理。这种封装结构可以包括包覆成型或封装340，其形成在层压基板320和设置在其上的组件和(一个或多个)裸片上。

将理解，尽管在基于引线键合的电连接的上下文中描述了RF前端模块300，但是本公开的一个或多个特征也可以在其它封装配置中实现，包括例如倒装芯片配置。

图9A是电话板400的一个实施例的示意图。图9B是沿线9B-9B截取的图9A的电话板400的横截面的示意图。

如图9A和9B所示，RF前端模块300已经附接到电话板400。因此，包括DSA 10的RF前端模块300可以与电话板400上的其它电子通信。

应用

上面描述的实施例中的一些提供与无线装置和基站有关的示例。然而，实施例的原理和优点可以用于需要数字步进衰减的任何其它系统或装置。

数字步进衰减可以在各种电子设备中实现。电子设备的示例可以包括但不限于消费电子产品、消费电子产品的部件、电子测试设备等。电子设备的示例还可以包括但不限于存储器芯片、存储器模块、光网络或其它通信网络的电路以及盘驱动器电路。消费电子产品可以包括但不限于移动电话、电话、电视、计算机监视器、计算机、手持式计算机、个人数字助理(PDA)、微波炉、冰箱、汽车、立体声系统、盒式磁带录音机或播放器、DVD播放器、CD播放器、VCR、MP3播放器、收音机、便携式摄像机、相机、数字相机、便携式存储器芯片、洗衣机、烘干机、洗衣机/烘干机、复印机、传真机、扫描仪、多功能外围设备、腕表、时钟等。此外，电子设备可以包括未完成的产品。

结论

除非上下文清楚地另外要求，否则贯穿整个说明书和权利要求，词语“包括”和“包含”等应以包含性的含义来解释，而非排他性或穷举性的含义；也就是说，以“包括但不限于”的含义来解释。如这里通常使用的，词语“耦接”指代可以直接连接或通过一个或多个中间元件连接的两个或多个元件。此外，如这里通常使用的，词语“连接”指代可以直接连接或通过一个或多个中间元件连接的两个或多个元件。此外，当在本申请中使用时，词语“这里”、“在上面”、“在下面”和类似意思的词语应指代本申请整体，而非本申请的任何特定部分。当上下文允许时，上面的具体实施方式中的、使用单数或复数的词语也可以分别包括复数或单数。在提到两个或多个项的列表时的词语“或”，该词语覆盖对该词语的全部下列解释：列表中的任何项、列表中的全部项以及列表中的项的任何组合。

此外，除非另有具体说明，或如使用的在上下文内另有理解，这里使用的条件性语言，除了其它的以外例如有“可以”、“能够”、“可能”、“可”、“例”、“例如”和“诸如”等通常意图传达某些实施例包括而其它实施例不包括某些特征、元件和/或状态。因此，这种条件性语言通常意图不是意指特征、元件和/或状态以任何方式为一个或多个实施例所需，或一个或多个实施例一定包括用于在有或没有作者输入或提示的情况下决定这些特征、元件和/或状态是否包括在任何特定实施例中或要在任何特定实施例中执行的逻辑。

对本发明的实施例的上面的详细描述意图不是穷举性的或将本发明限制为上面公开的精确形式。如相关领域技术人员将理解的，虽然为了说明的目的在上面描述了本发明的具体实施例和示例，在本发明的范围内各种等效修改是可能的。例如，虽然以给定顺序呈现过程或块，替换实施例可以执行具有不同顺序的步骤的例程，或采用具有不同顺序的块的系统，并且可以删除、移动、添加、细分、组合和/或修改一些过程或块。可以以多种不同方式实现这些过程或块中的每一个。此外，虽然过程或块有时被示出为串行执行，可替换地，这些过程或块可以并行执行，或可以在不同时间执行。

这里提供的本发明的教导可以应用于其它系统，而不一定是上面描述的系统。可以组合上面描述的各种实施例的元件和动作以提供进一步的实施例。

虽然已描述了本发明的某些实施例，但是这些实施例仅作为示例呈现，并且意图不是限制本公开的范围。实际上，这里描述的新方法和系统可以以多种其它形式实施；此外，可以做出这里描述的方法和系统的形式上的各种省略、替代和改变，而不背离本公开的精神。所附权利要求及其等效物意图覆盖将落入本公开的范围和精神内的这种形式或修改。