用于无线通信的速率控制的制作方法

本申请要求享有于2014年7月3日向美国专利局提交的临时专利申请No.62/020,870和于2014年9月8日向美国专利局提交的非临时专利申请No.14/480,125的优先权，故以引用方式将这两份申请的全部内容并入本文。

技术领域

概括地说，本公开内容的方面涉及无线通信，且更具体但非排他性地说，本公开内容的方面涉及可以实现具有良好谱效率的高分组可靠性的速率控制环路。

背景技术：

已广泛地部署无线通信网络，以便提供诸如电话、视频、数据、消息传送、广播等的各种通信服务。通常是多址接入网络的这样的网络通过共享可用的网络资源来支持多个用户的通信。随着移动宽带接入需求的持续增加，研究和开发继续推动无线通信技术，不仅满足不断增长的移动宽带接入需求，而且还提升和增强用户体验。

网络中的无线设备可以对用于给定信道上的无线传输的调制和编码进行适配，以鉴于干扰、信道衰落和其它因素，尝试对通信资源进行高效地使用。例如，如果通过使用反馈机制观测到高分组差错率，则无线设备可以为后续传输选择不同的编码速率。这里，对编码速率进行适配的频率取决于接收到错误反馈的频率。

技术实现要素：

为了对本公开内容的一些方面有一个基本的理解，下面给出了这些方面的简要概括。该概括不是对本公开内容的所有预期特征的详尽概述，也不是旨在标识本公开内容的所有方面的关键或重要元素，或者描述本公开内容的任意或全部方面的范围。其唯一目的是用简要的形式呈现本公开内容的一些方面的各种构思，以此作为后面的详细描述的前奏。

本公开内容的各个方面提供了无线通信网络内的通信。在一些例子中，在不同的链路上发送的冗余分组信息(其中，每一条链路具有其自己的独立速率控制环路)可以在快速收敛到期望的差错水平的情况下，实现分组可靠性的大幅提高。在其它例子中，可以使用对接收的数据流的人工劣化(artificial degradation)来提高分组可靠性，其也快速收敛到期望的差错水平。因此，通过所公开的技术的使用，可以实现更可靠和更低延时的通信。

在一个方面，本公开内容提供了一种用于无线通信的方法，该方法包括：在第一链路上发送第一分组流；在第二链路上发送第二分组流，第二分组流包括对于在第一分组流上发送的信息来说冗余的信息；实现第一链路上的速率控制；以及实现第二链路上的速率控制，其中，第一链路上的速率控制独立于第二链路上的速率控制，并且第二链路上的速率控制独立于第一链路上的速率控制。

本公开内容的另一个方面提供了一种被配置用于无线通信的装置。该装置包括：用于在第一链路上发送第一分组流的单元；用于在第二链路上发送第二分组流的单元，第二分组流包括对于在第一分组流上发送的信息来说冗余的信息；用于实现第一链路上的速率控制的单元；用于实现第二链路上的速率控制的单元，其中，第一链路上的速率控制独立于第二链路上的速率控制，并且第二链路上的速率控制独立于第一链路上的速率控制。

本公开内容的另一个方面提供了一种用于无线通信的装置，该装置包括至少一个处理器和耦合到所述至少一个处理器的存储器。所述至少一个处理器配置为：在第一链路上发送第一分组流；在第二链路上发送第二分组流，第二分组流包括对于在第一分组流上发送的信息来说冗余的信息；实现第一链路上的速率控制；以及实现第二链路上的速率控制，其中，第一链路上的速率控制独立于第二链路上的速率控制，并且第二链路上的速率控制独立于第一链路上的速率控制。

本公开内容的另一个方面提供了一种存储有计算机可执行代码的计算机可读介质，所述计算机可执行代码包括：用于在第一链路上发送第一分组流的代码；用于在第二链路上发送第二分组流的代码，第二分组流包括对于在第一分组流上发送的信息来说冗余的信息；用于实现第一链路上的速率控制的代码；以及用于实现第二链路上的速率控制的代码，其中，第一链路上的速率控制独立于第二链路上的速率控制，并且第二链路上的速率控制独立于第一链路上的速率控制。

在一个方面，本公开内容提供了一种用于无线通信的方法，该方法包括：接收包括多个分组的分组流；向所接收的分组流应用人工劣化；对经人工劣化的分组流进行解码；向解码后的经人工劣化的分组流应用完整性校验；以及发送用于指示该完整性校验的成功或失败的至少一个响应。

本公开内容的另一个方面提供了一种被配置用于无线通信的装置。该装置包括：用于接收包括多个分组的分组流的单元；用于向所接收的分组流应用人工劣化的单元；用于对经人工劣化的分组流进行解码的单元；用于向解码后的经人工劣化的分组流应用完整性校验的单元；以及用于发送用于指示该完整性校验的成功或失败的至少一个响应的单元。

本公开内容的另一个方面提供了一种用于无线通信的装置，该装置包括至少一个处理器和耦合到所述至少一个处理器的存储器。所述至少一个处理器被配置为：接收包括多个分组的分组流；向所接收的分组流应用人工劣化；对经人工劣化的分组流进行解码；向解码后的经人工劣化的分组流应用完整性校验；以及发送用于指示该完整性校验的成功或失败的至少一个响应。

本公开内容的另一个方面提供了一种存储有计算机可执行代码的计算机可读介质，所述计算机可执行代码包括：用于接收包括多个分组的分组流的代码；用于向所接收的分组流应用人工劣化的代码；用于对经人工劣化的分组流进行解码的代码；用于向解码后的经人工劣化的分组流应用完整性校验的代码；以及用于发送用于指示该完整性校验的成功或失败的至少一个响应的代码。

在一个方面，本公开内容提供了一种用于无线通信的方法，该方法包括：在不同的分组链路上接收分组流；在不同的链路上发送反馈；以及基于所接收的分组流，提供输出分组。

本公开内容的另一个方面提供了一种被配置用于无线通信的装置。该装置包括：用于在不同的分组链路上接收分组流的单元；用于在不同的链路上发送反馈的单元；以及用于基于所接收的分组流，提供输出分组的单元。

本公开内容的另一个方面提供了一种用于无线通信的装置，该装置包括至少一个处理器和耦合到所述至少一个处理器的存储器。所述至少一个处理器配置为：在不同的分组链路上接收分组流；在不同的链路上发送反馈；以及基于所接收的分组流，提供输出分组。

本公开内容的另一个方面提供了一种存储有计算机可执行代码的计算机可读介质，其中，所述计算机可执行代码包括：用于在不同的分组链路上接收分组流的代码；用于在不同的链路上发送反馈的代码；以及用于基于所接收的分组流，提供输出分组的代码。

在一个方面，本公开内容提供了一种用于无线通信的方法，该方法包括：在无线链路上发送包括多个分组的分组流；接收用于指示向所述多个分组的劣化版本应用的完整性校验的成功或失败的反馈；以及根据该反馈，实现该无线链路上的速率控制。

本公开内容的另一个方面提供了一种被配置用于无线通信的装置。该装置包括：用于在无线链路上发送包括多个分组的分组流的单元；用于接收用于指示向所述多个分组的劣化版本应用的完整性校验的成功或失败的反馈的单元；以及用于根据该反馈，实现该无线链路上的速率控制的单元。

本公开内容的另一个方面提供了一种用于无线通信的装置，该装置包括至少一个处理器和耦合到所述至少一个处理器的存储器。所述至少一个处理器被配置为：在无线链路上发送包括多个分组的分组流；接收用于指示向所述多个分组的劣化版本应用的完整性校验的成功或失败的反馈；以及根据该反馈，实现该无线链路上的速率控制。

本公开内容的另一个方面提供了一种存储有计算机可执行代码的计算机可读介质，所述计算机可执行代码包括：用于在无线链路上发送包括多个分组的分组流的代码；用于接收用于指示向所述多个分组的劣化版本应用的完整性校验的成功或失败的反馈的代码；以及用于根据该反馈，实现该无线链路上的速率控制的代码。

在检阅了下面的详细描述之后，将变得更加全面理解本公开内容的这些和其它方面。对本领域普通技术人员而言，在结合附图检阅完本公开内容的以下具体实施方式的描述时，本公开内容的其它方面、特征和实施方式将变得显而易见。虽然可能针对以下特定实施方式和附图来讨论本发明的特征，但是本公开内容的全部实施例可以包括本文所讨论的有利特征中的一个或多个特征。换言之，虽然一个或多个特征可能被讨论为具有特定的有利特征，但是也可以根据本文所论述的本公开内容的各种实施方式来使用这样的特征中的一个或多个特征。以此类推，虽然下文可能将某些实施方式讨论为设备、系统或方法实施方式，但是应当理解，可以用各种设备、系统和方法来实现这样的实施方式。

附图说明

图1是示出一种接入网络的例子的框图，在该接入网络中，本公开内容的一个或多个方面可以找到应用。

图2是示出了根据本公开内容的一些方面的接入终端与接入点进行通信的例子的框图。

图3是示出如在发射机和接收机之间可以使用的HARQ/ARQ算法的例子的流程图。

图4是具有如可以根据本公开内容的一些方面来实现的独立速率控制环路的两条链路的例子的视图。

图5是示出了根据本公开内容的一些方面的在具有独立速率控制环路的多条链路上发送信号的过程的例子的流程图。

图6是示出了如可以根据本公开内容的一些方面来实现的用于折叠针对具有独立速率控制环路的多条链路的ACK/NACK反馈的方案的例子的图。

图7是示出了根据本公开内容的一些方面的一种过程的例子的流程图，其中，在该处过程中，可以对与完整性校验相对应的反馈进行组合，使得如果分组在多条冗余链路中的每一条链路上都失败时，才对失败的分组进行重传。

图8是示出了根据本公开内容的一些方面的被编码并分割在多条链路当中的用户数据流以及其奇偶校验或完整性校验信息的例子的视图。

图9是示出了根据本公开内容的一些方面的用于将分组流分割到不同链路上的多个流的过程的例子的流程图。

图10是示出了根据本公开内容的一些方面的用于生成针对接收的分组流的反馈以及提供输出数据的过程的例子的流程图。

图11是示出了根据本公开内容的一些方面的具有速率控制环路的数据流的例子的图，该速率控制环路包括人工劣化。

图12是示出了根据本公开内容的一些方面的用于实现对数据流的人工劣化，以实现低循环冗余校验(CRC)失败率的严格控制的过程的例子的流程图。

图13是示出了根据本公开内容的一些方面的被配置为实现独立速率控制环路的装置的选择性组件的框图。

图14是示出了根据本公开内容的一些方面的用于发送具有独立速率控制环路的多条链路的过程的例子的流程图。

图15是示出了根据本公开内容的一些方面的用于发送具有独立速率控制环路的多条链路的过程的另外的方面的流程图。

图16是示出了根据本公开内容的一些方面的用于发送具有独立速率控制环路的多条链路的过程的另外的方面的流程图。

图17是示出了根据本公开内容的一些方面的被配置为在具有独立速率控制环路的多条链路上提供反馈的装置的选择性组件的框图。

图18是示出了根据本公开内容的一些方面的用于在具有独立速率控制环路的多条链路上提供反馈的过程的例子的流程图。

图19是示出了根据本公开内容的一些方面的被配置为实现对数据流的人工劣化的装置的选择性组件的框图。

图20是示出了根据本公开内容的一些方面的用于实现对数据流的人工劣化的过程的例子的流程图。

图21是示出了根据本公开内容的一些方面的用于实现对数据流的人工劣化的过程的另外的方面的流程图。

图22是示出了根据本公开内容的一些方面的被配置为基于与对数据流的人工劣化相关联的反馈，来实现速率控制的装置的选择性组件的框图。

图23是示出了根据本公开内容的一些方面的用于基于与对数据流的人工劣化相关联的反馈，进行速率控制的过程的例子的流程图。

具体实施方式

下文结合附图阐述的详细描述旨在作为对各种配置的描述，而不是要表示可以实践本文描述的构思的仅有配置。详细描述包括具体细节，以提供对各种构思的透彻理解。然而，对本领域技术人员而言，将显而易见的是，没有这些具体细节也可以实践这些构思。在一些实例中，以框图形式示出公知的结构和组件，以避免使这样的构思不清楚。

可以在多种多样的通信系统、网络架构和通信标准中实现贯穿本公开内容所给出的各个方面。参见图1，通过举例但非限制的方式，示出了简化的接入网络100。接入网络100可以根据包括但不限于以下各项的各种网络技术来实现：第五代(5G)移动电话技术、第四代(4G)移动电话技术、第三代(3G)移动电话技术和其它网络架构。因此，本公开内容的各个方面可以扩展到基于以下技术的网络：长期演进(LTE)、高级LTE(LTE-A)(具备FDD、TDD或二者模式)、通用移动电信系统(UMTS)、全球移动通信系统(GSM)、码分多址(CDMA)、演进数据优化(EV-DO)、超移动宽带(UMB)、IEEE 802.11(Wi-Fi)、IEEE 802.16(WiMAX)、IEEE 802.20、超宽带(UWB)、蓝牙和/或其它适当的系统。所采用的实际电信标准、网络架构和/或通信标准将取决于具体的应用和对该系统所施加的总设计约束。

网络100包括含有小区102、104和106的多个蜂窝区域(小区)，其中每一个小区可以包括一个或多个扇区。小区可以是地理性规定的，例如，通过覆盖区域。在被划分成扇区的小区中，可以通过天线群组来形成小区内的多个扇区，其中每一副天线负责与该小区的一部分中的AT进行通信。例如，在小区102中，天线群组112、114和116中的每一个可以对应于不同的扇区。在小区104中，天线群组118、120和122中的每一个可以对应于不同的扇区。在小区106中，天线群组124、126和128中的每一个可以对应于不同的扇区。

小区102、104和106可以包括可以与各小区102、104或106的一个或多个扇区进行通信的若干个接入终端(AT)。例如，AT 130和132可以与接入点(AP)142进行通信，AT 134和AT 136可以与AP 144进行通信，以及UE 138和140可以与AP 146进行通信。在各种实施方式中，AP可以指代或者被实现为基站、节点B、演进型节点B(eNodeB)等等；而AT可以指代或者被实现为用户设备(UE)、移动站等等。

图2是包括接入点(AP)210与UE 250的通信的系统200的框图，其中，AP 210和UE 250可以被配置为提供如本文所教示的功能。AP 210可以是图1中的AP 142、144或146，并且UE 250可以是图1中的UE 130、132、134、136、138或140。在各种操作场景中，AP 210和/或AT 250可以是发射机或发射设备、或者接收机或接收设备，或者二者。在图3、4、6、8、11、13、17、19和图22中，示出了这样的发射机、发射设备、接收机和接收设备的例子。

在从AP 210到UE 250的下行链路通信中，控制器或处理器240可以从数据源212接收数据。控制器/处理器240可以使用信道估计，来确定用于发射处理器220的编码、调制、扩频和/或加扰方案。可以根据由UE 250发送的参考信号或者来自UE 250的反馈，来推导出这些信道估计量。发射机232可以提供各种信号调节功能，其包括对帧进行放大、滤波和调制到用于通过天线234A-234N在无线介质上进行下行链路传输的载波上。天线234A-234N可以包括一副或多副天线，例如，其包括波束控制双向自适应天线阵列、MIMO阵列或者任意其它适当的发送/接收技术。

在UE 250处，接收机254通过天线252A-252N(例如，其表示一副或多副天线)接收下行链路传输，并处理该传输，以恢复调制到载波上的信息。将由接收机254恢复的信息提供给控制器/处理器290。处理器290对这些符号进行解扰和解扩，以及基于调制方案来确定由AP 210发送的最可能的信号星座点。这些软判决可以是基于由处理器290计算得到的信道估计量。随后，对软判决进行解码和解交织，以恢复数据、控制和参考信号。随后，对CRC码进行校验以确定是否对这些帧进行了成功解码。随后，将成功解码的帧所携带的数据提供给数据宿272，后者表示运行在UE 250和/或各种用户接口(例如，显示器)上的应用。将成功解码的帧所携带的控制信号提供给控制器/处理器290。当没有对帧进行成功解码时，控制器/处理器290还可以使用确认(ACK)和/或否定确认(NACK)协议，来支持针对那些帧的重传请求。

在从UE 250到AP 210的上行链路中，提供来自于数据源278的数据和来自于控制器/处理器290的控制信号。数据源278可以表示运行在UE 250和各种用户接口(例如，键盘)中的应用。类似于结合AP 210的下行链路传输所描述的功能，处理器290提供各种信号处理功能，其包括CRC码，编码和交织以有助于实现FEC，映射到信号星座，利用OVSF进行扩频，以及进行加扰以产生一系列符号。可以使用由处理器290从AP 210发送的参考信号或者从AP 210发送的中间码里包含的反馈所导出的信道估计量，来选择适当的编码、调制、扩频和/或加扰方案。将使用由处理器290产生的符号来生成帧结构。处理器290通过将这些符号与另外的信息进行复用，来创建该帧结构，从而产生一系列帧。随后，将这些帧提供给发射机256，后者提供各种信号调节功能，其包括对这些帧进行放大、滤波和调制到用于通过天线252A-252N在无线介质上进行上行链路传输的载波上。

在AP 210处，以类似于结合UE 250处的接收机功能所描述的方式，来对上行链路传输进行处理。接收机235通过天线234A-234N接收上行链路传输，并处理该传输，以恢复调制到该载波上的信息。将由接收机235恢复的信息提供给处理器240，后者对每一个帧进行解析。处理器240执行UE 250中的处理器290所执行的处理的逆操作。随后，可以将成功解码的帧所携带的数据和控制信号提供给数据宿239。如果接收处理器没有对这些帧中的一些帧进行成功解码，则控制器/处理器240还可以使用确认(ACK)和/或否定确认(NACK)协议，来支持针对那些帧的重传请求。

控制器/处理器240和290可以分别用于指导AP 210和UE 250处的操作。例如，控制器/处理器240和290可以提供各种功能，其包括定时、外围设备接口、电压调整、电源管理和其它控制功能。存储器242和292的计算机可读介质可以分别存储用于AP 210和UE 250的数据和软件。

根据本公开内容的各个方面，可以利用控制器/处理器240和290(例如，其每一个可以包括一个或多个处理器)来实现元素、或者元素的任何部分、或者元素的任意组合。控制器/处理器240和290负责通用处理，其包括执行存储器252或292中存储的软件。当该软件被控制器/处理器240和290执行时，使得控制器/处理器240和290执行下面针对任何特定装置所描述的各种功能。存储器252或292还可以用于存储当控制器/处理器240和290执行软件时所操纵的数据。

在本公开内容的各个方面，可以在无线通信网络中，将装置使用成调度实体(例如，AP 210)和/或使用成非调度实体或从属实体(例如，UE 250)。无论如何，该装置可以通过空中接口，与一个或多个无线实体进行通信。在任何无线通信网络中，与空中接口相对应的信道状况将随时间发生改变。

因此，很多网络使用一个或多个速率控制环路来动态地适配信道。例如，发射设备可以配置一个或多个传输参数，其包括但不限于：调制和编码方案(MCS)、传输功率等等，以在接收设备处实现期望的差错率。接收分组交换数据流的接收设备通常对分组的完整性进行校验(例如，使用循环冗余校验或CRC、校验和、PHY层信道编码通过/失败状态等等)，并且可以使用确认或者否定确认，向发射设备进行反向报告。这种完整性校验和报告通常(但并不始终)采用自动重传请求(ARQ)和/或混合自动重传请求(HARQ)算法的形式。在其它例子中，可以使用从接收设备向发射设备提供反馈信息或者响应传输的任何适当算法或者方式，例如，与信道质量有关的报告。

图3是示出了根据一些例子的如可以在发射设备(为了方便起见，指代为发射机)和接收设备(为了方便起见，指代为接收机)之间使用的HARQ/ARQ算法的流图300。在ARQ或HARQ算法中，如图3中所示，报告通常是肯定确认(ACK)或者否定确认(NACK)。在HARQ NACK的情况下，发射设备可以调整一个或多个操作参数(例如，MCS、传输功率等等)，以满足目标CRC失败率。在NACK或者丢失响应的情况下，发射设备可以在增量冗余设立中重新发送该分组或者该分组的另一个部分。

这种响应-重传方案提供了分组传输的提高的可靠性(就较低的帧差错率而言)。具体而言，可以使用HARQ和ARQ操作的迭代来降低在链路上观测到的帧差错率(FER)。但是，这种响应-重传方案会增加延迟。具体而言，当信道状况较差时，通常执行若干轮的重传。所导致的延时大幅影响用户体验。

在发射设备处，可以通过使用各种方案中的任何一种或多种(例如，使用更健壮的调制和编码方案(MCS)、增加传输功率等等)来解决高差错率。一些现有的方案使用诸如上面所描述的那些技术，将CRC失败率目标设定为在第一传输(即，在任何重传之前的第一分组的失败)之后位于1-10％的范围之内。在一些系统中，可能期望将CRC失败率减小到非常低的值，例如，低于0.5％。但是，在这样的情况下，错误事件非常罕见，因此，来自于接收设备的向发射设备提供关于该信道的有用信息的反馈也非常稀少。这可能造成信道资源的使用不当，并非常慢速地收敛到期望的CRC失败率。例如，如果信道状况初始时非常差，则可以将MCS和/或发射功率设置为非常健壮的设置(例如，具有大量冗余)。如果信道状况提高，则不太健壮的MCS和/或更低的发射功率可能就足够了，但由于来自接收设备的不太频繁的反馈，因此到更适当的MCS/功率的任何改变可能是缓慢收敛的。

因此，在本公开内容的各个方面，公开了用于减少或者移除多轮的HARQ/ARQ ACK/NACK反馈，同时仍然实现关于第一传输的高可靠性和较低的帧差错率的多种谱高效方法。如下面所进一步详细描述的，本公开内容的一些方面提供了使用多个(例如，两个或更多个)速率控制环路，其中每一个速率控制环路被配置为在相对较高的失败率下进行跟踪，但通过一起行动，可以实现期望的较低的总失败率。在一些例子中，可以跨度多个独立的速率控制环路，对单个数据流进行编码，而在其它例子中，多个独立的速率控制环路可以对应于不同的数据流。在本公开内容的其它方面，速率控制可以使用人工劣化信道来实现较低的CRC失败率，使得发射设备可以根据更高的CRC失败率来配置传输方案，其通过人工劣化的量来进行控制。

多个独立速率控制环路

在本公开内容的一些方面，可以使用两条或更多条链路(例如，冗余链路)来发送分组流。在各个例子中，单独的链路可以是在单独的频带或者天线上发送的，但在其它例子中，链路可以使用相同的频带和/或相同的天线。在一些例子中，频带在频率上充分地间隔开，以便提供特定水平的衰落分集。如本公开内容中所使用的，链路指代由发射设备发送的分组的流，其中，该流或者链路处于速率控制环路或者算法的控制之下。也就是说，每一条链路具有相应的CRC或者其它适当的完整性校验，以及其自己的ACK/NACK或者其它适当的响应机制。例如，每一条链路的功率/MCS可以被配置为设定适当的CRC失败率目标(例如，10％)，其可以根据接收的反馈或者响应(ACK/NACK传输)来确定。

在本公开内容的一些方面，用于由发射设备发送的两条或更多条链路的速率控制环路可以是彼此之间独立的。也就是说，每一条链路可以独立于任何其它链路，包括其自己的完整性校验机制，例如，与该链路上发送的分组相对应的计算的CRC。此外，每一条链路可以独立于任何其它链路，包括其自己的响应或者反馈机制，其是根据用于该特定链路的完整性校验来确定的。

通过使用多个独立的速率控制链路，在本公开内容的各个方面，可以使总失败概率非常的低。例如，图4是具有如可以根据本公开内容的一些方面来实现的独立速率控制环路的两条链路的示意性视图400。这里，使用两条链路来发送冗余信息，例如，在使用独立速率控制环路的情况下，在每一个流上发送相同的信息或者相同的分组。在所示出的方案中，利用将每一个分组的失败概率设定为10％的目标，来设置每一条链路的传输的一个或多个特性，例如，MCS和/或发射功率。但是，根据本公开内容的一个方面，凭借以冗余的方式在两条链路上传输每一个分组，同一分组在两个流上失败的组合概率是(10％)²＝1％。当然，该方案的折衷在于：通过使用两条冗余链路，将链路效率减少一半(换言之，两倍的带宽可以用于相同的信息量)，但实现了一个数量级的更低的差错率。更广泛地说，在使用具有独立速率控制环路的任意数量的链路，并且每一条链路上具有可配置的差错率的情况下，这种折衷可以观测成：随着使用的带宽的几何增加，换来分组可靠性的指数性增加。也就是说，上面所描述的方案当然可以结合任意数量的冗余链路来使用，其在链路效率和失败概率之间具有相应的折衷。

在图4的简化例子中，第一分组流402包括两个分组(指定为1和2)。对第一分组流402的分组进行复制(如通过虚线框404所表示的)，以提供包括这两个分组(其指定为1和2)的第二分组流406。因此，在一些方面，第二分组流406是相对于第一分组流402的冗余分组流。

用于第一链路的物理层发射机(PHY TX)408向用于第一链路的物理层接收机(PHY RX)410发送第一分组流402，如通过发射符号412所表示的。此外，用于第二链路的物理层发射机(PHY TX)414向用于第二链路的物理层接收机(PHY RX)416发送第二分组流406，如通过发射符号418所表示的。

如上面所提及的，第一链路和第二链路独立地实现速率控制。如图4中所示，PHY接收机410向PHY发射机408发送用于第一链路的ACK/NACK信息420，而PHY接收机416向PHY发射机414发送用于第二链路的ACK/NACK信息422。因此，每一条链路可以独立地调整发射功率和/或MCS，以满足目标CRC失败率(例如，10％)。

PHY接收机中的每一个输出独立解码的(关于其它链路而言)分组流。具体而言，PHY接收机410输出第一分组流424，而PHY接收机416输出第二分组流426。如通过虚线框428所表示的，在该例子中，第二分组流426是第一分组流424的复制。因此，通过完整性校验(例如，CRC等等)的任何分组流可以被输出成有效接收的数据。应当领会的是，与这些分组流中的给定一个分组流通过其完整性校验的概率相比，这些分组流中的至少一个分组流通过完整性校验的概率更高。例如，组合的失败率可以是这些链路上的相应失败率的乘积(例如，0.1*0.1＝0.01或者1％)。

如下面所更详细讨论的，在一些场景中，任何解码后的分组流都将不通过完整性校验。但是，如通过线430所表示的，可以对第一分组流424和第二分组流426进行组合，以尝试从这些流中恢复有效数据。因此，在实践时，实际的差错率可能甚至更低(例如，小于1％)，这是由于即使每一条链路上的分组流都没有通过其相应的完整性校验，也可能恢复有效的分组流432。

图5是示出了根据本公开内容的一些方面的发送具有独立速率控制环路的多条链路的过程500的流程图。因此，在一些方面，可以将过程500解释成由发射设备(或者发射机)来执行。术语发射设备或者发射机指示特定的设备正在执行发送操作。应当领会的是，这样的设备还可以能够执行接收操作。

过程500可以在处理器/控制器240或290(图2)内发生，处理器/控制器240或290可以位于AP、UE或者某个其它适当的装置处。在另一个方面，过程500可以由图1中所示出的UE 130-140中的任何一个或者AP 142-146中的任何一个来实现。当然，在本公开内容的保护范围之内的各个方面，过程500可以由能够支持多条链路上的独立速率控制操作的任何适当装置来实现。

在方框502处，装置在第一链路上发送第一分组流。该装置还可以实现第一链路上的速率控制，其中，第一链路上的速率控制独立于任何其它链路上的速率控制。

在方框504处，该装置在第二链路上发送第二分组流。第二分组流包括在第一分组流上发送的分组的复制分组。该装置还可以实现第二链路上的速率控制，其中，第二链路上的速率控制独立于第一链路上的速率控制。

在方框506处，该装置接收用于指示与第一分组流相对应的分组的完整性校验的成功或失败的第一反馈。因此，在方框508处，该装置可以根据第一反馈，来修改第一链路上的速率控制。

类似地，在方框510处，该装置接收用于指示与第二分组流相对应的分组的完整性校验的成功或失败的第二反馈。因此，在方框512处，该装置可以根据第二反馈，来修改第二链路上的速率控制。

在本公开内容的另外的方面，来自接收设备的ACK/NACK反馈可能被折叠到例如单个传输中。例如，图6是示出了如可以根据本公开内容的一些方面来实现的用于折叠针对具有独立速率控制环路的多条链路的ACK/NACK反馈的方案的示意图600。在该视图中，发射机使用具有独立速率控制环路的四条单独链路，将一个分组(其被示出为第一传输)发送四次。因此，在图6中，指示了第一传输的四个实例602A、602B、602C和602D。

接收机尝试对这四条链路中的每一条链路上的分组进行接收和解码，并且确定所接收的分组是否通过完整性校验(例如，CRC)。根据该完整性校验的状态，接收机可以生成与这四个分组中的每一个分组相对应的ACK/NACK。因此，图6示出了分别针对第一传输的四个实例602A、602B、602C和602D的、HARQ NACK的四个潜在实例604A、604B、604C和604D。此外，图6示出了分别与第一传输的四个实例602A、602B、602C和602D以及潜在HARQ操作的相关联的实例604A、604B、604C和604D相对应的、最终数据的四个潜在实例606A、606B、606C和606D。

在本公开内容的一个方面，仅当在多条链路上的每一条链路(例如，所有四条链路)上，都没能对特定的分组进行正确解码时，才从接收机向发射机发送NACK或者针对分组的重传的其它适当请求。在另一个例子中，可以针对每一条链路，独立地从接收机发送ACK/NACK反馈，但仅仅当所有链路都指示NACK时，或者指示该分组的解码在所有链路上都失败时，发射设备才可能对分组进行重传。在这样的例子中，该重新发送的分组可以在这些链路中的一条或多条链路上进行发送。

因此，在上面的例子中的任意一个例子中，在所有的冗余链路都没能通过它们针对一个分组的相应完整性校验的情况下，发射设备才可能重新发送该特定的分组。用此方式，即使发射设备可以继续对每一个分组流进行调整以例如实现10％的CRC失败率，发射机也可以只对远少于10％的分组进行重传。特别地，在所示出的例子中，其中，对四条冗余链路进行调整以实现10％的CRC失败率，(10％)⁴的总差错率将意味着只对仅仅近似0.01％的分组进行重传，这是由于总的仅仅0.01％的分组将同时地在所有四个流上都失败。

此外，与传统的HARQ/ARQ方案相比，可以在更少的时间实现这种较低的差错率。例如，在具有足够数量的并行独立链路的情况下，与常规方案中可以采用的八轮HARQ/ARQ相比，可以只利用一轮的HARQ就能实现非常低的FER(例如，10^-8)。此外，与传统的方案(其可以具有关于第一传输的10％-30％的失败率)，可以在第一传输上获得低得多的速率。此外，由于与将链路配置用于更低的失败率的场景(例如，针对1％的失败率，平均1％的时间发送反馈)相比，发射机可以更频繁地调整其编码(例如，10％的时间)，因此可以更高效地使用频谱。

图7是示出了根据本公开内容的一些方面的过程700的流程图，其中，在过程700中，可以对与完整性校验相对应的反馈进行组合，使得如果该分组在多条冗余链路中的每一条链路上都失败时，才对失败的分组进行重传。在一些方面，可以将过程700解释成由发射设备(或者发射机)来执行。

过程700可以在处理器/控制器240或290(图2)内发生，处理器/控制器240或290可以位于AP、UE或者某个其它适当的装置处。在另一个方面，过程700可以由图1中所示出的UE 130-140中的任何一个或者AP 142-146中的任何一个来实现。当然，在本公开内容的保护范围之内的各个方面，过程700可以由能够支持多条链路上的独立速率控制操作的任何适当装置来实现。

方框702到712基本与上面所描述的方框502到512相同。在方框714处，如果与第一流上的第一分组的传输相对应的第一反馈和与第二流上的第一分组的复制版本的传输相对应的第二反馈二者均指示它们相应的完整性校验的失败，则该装置可以对第一分组进行重传。

在本公开内容的另外的方面，可以对多个分组流上的数据一起进行编码。例如，图8是示出了根据本公开内容的一些方面的被编码并分割在多条链路当中的输入流802(例如，用户数据流)及其奇偶校验或完整性校验信息的示意性视图800。这里，在编码框804(例如，其采用理德-所罗门(Reed-Solomon)或者哈明(Hamming)编码)处，对输入流802(例如，其包括一个或多个分组流)进行编码，并且流拆分框806将所获得的编码后的数据分割在多条链路当中，每一条链路具有如上所述的独立速率控制环路。在图8的例子中，在第一链路上路由包括有输入流802的数据的第一流808，以及在第二链路上路由包括有输入流802的奇偶校验信息的第二流810。

因此，可以在多条链路中的每一条链路上，发送该编码后的分组流的不同部分。在该例子中，就差错的源而言，这些链路是相对独立的，此外，如上所述，由于独立速率控制环路的使用，针对每一条链路来保持单独的功率/MCS控制环路。

如虚线框812所表示的，在该例子中，编码提供了分组流冗余性。凭借对分组流进行编码，其可以包括传统的前向纠错(FEC)技术和发送的信息的选定水平的冗余，即使一个或多个分组在它们的相应链路上丢失，也可以实现大多数分组差错的恢复。此外，相对于上面描述的在多条链路中的每一条链路上发送冗余数据分组的方案，该方案可以减少效率损失，这是由于在一些例子中，可以避免在两条或更多条链路上发送相同的信息。

图9是示出了根据本公开内容的一些方面的用于将数据编码在具有独立速率控制环路的多条链路之中的过程900的流程图。在一些方面，可以将该过程900解释成由发射设备(或者发射机)来执行。

过程900可以在处理器/控制器240或290(图2)内发生，处理器/控制器240或290可以位于AP、UE或者某个其它适当的装置处。在另一个方面，过程900可以由图1中所示出的UE 130-140中的任何一个或者AP 142-146中的任何一个来实现。当然，在本公开内容的保护范围之内的各个方面，过程900可以由能够支持多条链路上的独立速率控制操作的任何适当装置来实现。

在方框902处，装置对分组流进行编码，以及在方框904处，装置将编码后的分组流分割在多个流之中。在方框906处，装置在第一链路上发送所述多个流中的第一流，以及在方框908处，装置在第二链路上发送所述多个流中的第二流。在方框910处，装置实现第一链路上的速率控制，其独立于第二链路上的速率控制；以及在方框912处，装置实现第二链路上的速率控制，其独立于第一链路上的速率控制。

图10是示出了根据本公开内容的一些方面的用于在具有独立速率控制环路的多条链路上接收分组的过程1000的流程图。因此，在一些方面，可以将过程1000解释成由接收设备(或者接收机)来执行。术语接收设备或者接收机指示特定的设备在执行接收操作。应当领会的是，这样的设备还能够执行发射操作。

过程1000可以在处理器/控制器240或290(图2)内发生，处理器/控制器240或290可以位于AP、UE或者某个其它适当的装置处。在另一个方面，过程1000可以由图1中所示出的UE 130-140中的任何一个或者AP 142-146中的任何一个来实现。当然，在本公开内容的保护范围之内的各个方面，过程1000可以由能够支持多条链路上的独立速率控制操作的任何适当装置来实现。

在方框1002处，装置在第一链路上接收第一分组流。这里，实现第一链路上的速率控制，其中，第一链路上的速率控制独立于任何其它链路上的速率控制。

在方框1004处，该装置在第二链路上接收第二分组流。第二分组流包括在第一分组流上发送的分组的复制分组。实现第二链路上的速率控制，其中，第二链路上的速率控制独立于第一链路上的速率控制。

在方框1006处，该装置发送用于指示与第一分组流相对应的分组的完整性校验的成功或失败的第一反馈。

类似地，在方框1008处，该装置发送用于指示与第二分组流相对应的分组的完整性校验的成功或失败的第二反馈。

在方框1010处，该装置基于第一流和第二流来提供输出数据(例如，如果这些流中的至少一个流通过其完整性校验的话)。在可选框1012处，如果针对每一个分组的完整性校验都失败，则该装置可以对来自所接收的流的符号进行组合，以尝试生成通过完整性校验的输出数据。在可选框1014处，如果在这些链路中的至少一条链路上发生HARQ重传或者某种其它类型的重传，则该装置可以基于该重传来生成输出数据。

具有人工劣化信道的速率控制

在本公开内容的另一个方面，针对数据流的速率控制可以甚至在具有非常低的分组差错率的情况下，实现快速的收敛，而无需使用具有独立速率控制环路的多条链路。也就是说，在本公开内容的一些方面，发射设备可以配置用于单条链路的功率和/或MCS以实现非常低的CRC失败率，例如，≤0.5％。为了解决链路适配的慢速收敛问题(例如，其源自于较低的失败率和相应的较低数量的反馈)，可以在生成ACK/NACK反馈来向发射设备发送之前，在接收设备处对流进行人工地劣化。

图11是示出了根据本公开内容的一个方面的具有速率控制环路的数据流的一个例子的示意图1100，该数据流包括人工劣化。这里，发射设备(没有示出)的PHY发射机1102选择一个或多个传输特性(例如，功率和/或MCS)，并且在无线链路上发送分组流1104，如通过发射符号1106所表示的。接收设备(没有示出)处的PHY接收机1108接收发送的分组流，并且至少部分地基于无线信道的特性，这些分组中的一个或多个分组可能已被劣化某个量。在本公开内容的一个方面，PHY接收机1108可以向所接收的流应用人工劣化。在一些实施方式中，该劣化可以对应于将受控的噪声量(例如，6dB)插入到所接收的流中。这里，该噪声可以采用任何适当的形式，例如但不必需限于白噪声。在本公开内容的保护范围之内，该劣化可以采用其它形式，其并不限于噪声的插入或者应用，这些形式包括但不限于：对数据进行穿孔(puncture)、删除选定的采样值或者随机采样值、或者应用限制性的解码(例如，通过运行比通常更少迭代的解码器)。

通过向所接收的分组流应用该劣化，接收设备可以增加经劣化的流的CRC(或者其它适当的完整性校验)失败率。因此，接收设备可以根据该经劣化的流，向发射设备发送反馈信息1110，该反馈信息包括与该完整性校验有关的响应(例如，HARQ ACK/NACK响应)。也就是说，即使可能已经以足够高的质量接收到特定的分组，其中，该特定的分组可以被正确地解码，并可以通过完整性校验，但在应用人工劣化之后，该分组将可能不能通过其完整性校验，故接收设备可能发送NACK。因此，发射设备可以根据其检测的分组差错率(该分组差错率对应于经人工劣化的流)，配置其传输特性，例如，发射功率和/或MCS。也就是说，在本公开内容的一个方面，发射设备可以对其传输进行配置，以设定接收机处的特定差错率目标，其中，该差错率与对数据流的人工劣化所引起的增加的差错率相对应。

仍然参见图11，与人工劣化并行地或者相独立地，接收设备的PHY接收机1112可以对接收的数据流(即，没有人工劣化的流)进行解码。因此，所获得的解码后的数据流1114可以表示如接收设备所可以实现的、发送的分组流的最佳重建。为了说明起见，图11描绘了两个单独的PHY接收机1108和1112。但是，在一些实施方式中，所有解码操作(劣化的和正常的)都可以由单个实体来执行。

在本公开内容的另外的方面，接收设备可以对于该人工劣化实际使所接收的数据流劣化的程度进行控制。用此方式，通过知道所应用的劣化的量，可以在发射设备处设定适当的功率/MCS目标，其事实上可以实现非常低的总失败率，即使发射设备可能正接收用于指示相对较高的失败率的ACK/NACK反馈。举一个非限制性例子，可以应用适当水平的劣化，以使得ACK/NACK反馈指示10％的失败率，事实上在此时，非劣化的失败率可以是1％或者更低。

虽然图中没有示出，但可以在第二非劣化的解码器(例如，其在PHY接收机1112中)之后，增加请求重传的第二反馈ACK/NACK消息。在图11中，假定在第二解码器之后的差错率足够地小，以便跳过该消息。

图12是示出了根据本公开内容的一些方面的用于实现对数据流的人工劣化，以实现对低CRC失败率的严格控制的过程1200的流程图。在一些方面，可以将该过程1200解释成由接收设备(或者接收机)来执行。

过程1200可以在处理器/控制器240或290(图2)内发生，处理器/控制器240或290可以位于AP、UE或者某个其它适当的装置处。在另一个方面，过程1200可以由图1中所示出的UE 130-140中的任何一个或者AP 142-146中的任何一个来实现。当然，在本公开内容的保护范围之内的各个方面，过程1200可以由能够支持对分组的人工劣化的任何适当装置来实现。

在方框1202处，装置接收包括多个分组的分组流。

在方框1204处，该装置向所接收的分组流应用人工劣化。例如，该装置可以向所接收的流注入噪声，对所接收的流的符号进行穿孔，移除所接收的流中的分组，或者执行对所接收的流的有限解码。

在方框1206处，该装置对经人工劣化的分组流进行解码。在方框1208处，该装置确定向解码后的经人工劣化的分组流所应用的完整性校验(例如，CRC)的成功或者失败。在方框1210处，该装置发送用于指示该完整性校验的成功或者失败的响应。

最后，在方框1212处，该装置可以接收与该分组流相对应的另外的传输，其中，可以根据所发送的响应来控制MCS或者发射功率。例如，如果该装置在方框1210处发送NACK，则后续的传输可以具有更佳的编码速率或者更高的传输功率。

图13是根据本公开内容的一个或多个方面配置的装置1300(例如，其包括发射设备功能)的视图。该装置1300包括通信接口(例如，至少一个收发机)1302、存储介质1304、用户接口1306、存储器1308和处理电路1310。

这些组件可以经由信令总线或者其它适当的组件(其通常通过图13中的连接线来表示)，来彼此之间相耦合和/或布置成彼此之间进行电通信。根据处理电路1310的具体应用和总设计约束，信令总线可以包括任意数量的相互连接总线和桥接。信令总线将各种电路链接在一起，使得通信接口1302、存储介质1304、用户接口1306和存储器1308中的每一个耦合到处理电路1310，和/或与处理电路1310进行电通信。信令总线还可以链接诸如时钟源、外围设备、电压调节器和电源管理电路之类的各种其它电路(没有示出)，这些电路是本领域公知的，故不再进行进一步描述。

通信接口1302可以适用于促进装置1300的无线通信。例如，通信接口1302可以包括：适用于促进关于网络中的一个或多个通信设备进行信息的双向传输的电路和/或编程。通信接口1302可以耦合到一副或多副天线1312，以进行无线通信系统内的无线通信。通信接口1302可以配置有一个或多个自立的接收机和/或发射机，以及一个或多个收发机。在所示出的例子中，通信接口1302包括发射机1314和接收机1316。

存储器1308可以表示一个或多个存储器设备。如图中所指示的，存储器1308可以保持速率信息1318以及由装置1300使用的其它信息。在一些实施方式中，将存储器1308和存储介质1304实现为共同的存储器组件。存储器1308还可以用于存储由处理电路1310或者装置1300的某个其它组件操纵的数据。

存储介质1304可以表示用于存储诸如处理器可执行代码或指令(例如，软件、固件)、电数据、数据库或者其它数字信息之类的编程的一个或多个计算机可读设备、机器可读设备和/或处理器可读设备。存储介质1304还可以用于存储当处理电路1310执行编程时要操纵的数据。存储介质1304可以是能由通用处理器或专用处理器进行存取的任何可用介质，其包括便携式或者固定存储设备、光存储设备和能够存储、包含或携带编程的各种其它介质。

通过举例但非限制的方式，存储介质1304可以包括磁存储设备(例如，硬盘、软盘、磁带)、光盘(例如，压缩光盘(CD)或者数字通用光盘(DVD))、智能卡、闪存设备(例如，卡、棒或钥匙驱动器)、随机存取存储器(RAM)、只读存储器(ROM)、可编程ROM(PROM)、可擦除PROM(EPROM)、电可擦除PROM(EEPROM)、寄存器、移动硬盘以及用于存储能够由计算机进行存取和读取的软件和/或指令的任何其它适当介质。存储介质1304可以利用制品(例如，计算机程序产品)来体现。举例而言，计算机程序产品可以包括封装材料中的计算机可读介质。鉴于上述情况，在一些实施方式中，存储介质1304可以是非临时性(例如，有形)存储介质。

存储介质1304可以耦合到处理电路1310，使得处理电路1310能够从存储介质1304读取信息，并且可向存储介质1304写入信息。也就是说，存储介质1304可以耦合到处理电路1310，使得存储介质1304至少可由处理电路1310进行存取，其包括：至少一个存储介质是处理电路1310的组成部分的例子，和/或至少一个存储介质与处理电路1310相分离的例子(例如，位于装置1300之内、位于装置1300之外、分布在多个实体之中等等)。

当处理电路1310执行由存储介质1304所存储的编程时，使得处理电路1310执行本文所描述的各种功能和/或过程操作中的一个或多个。例如，存储介质1304可以包括：被配置为调节处理电路1310的一个或多个硬件块处的操作，以及用于使用通信接口1302，采用它们相应的通信协议来进行无线通信的操作。

处理电路1310通常适用于进行处理，其包括执行存储介质1304上存储的这样的编程。如本文所使用的，术语“编程”应当广义地解释为包括但不限于：指令、指令集、数据、代码、代码段、程序代码、程序、子程序、软件模块、应用、软件应用、软件包、例程、子例程、对象、可执行文件、执行的线程、过程、函数等等，无论其是称为软件、固件、中间件、微代码、硬件描述语言还是其它术语。

处理电路1310被布置为获得、处理和/或发送数据，控制数据存取和存储，发出命令，以及控制其它期望的操作。在至少一个例子中，处理电路1310可以包括：被配置为实现由适当的介质所提供的期望的编程的电路。例如，处理电路1310可以被实现为一个或多个处理器、一个或多个控制器、和/或被配置为执行可执行程序的其它结构。处理电路1310的例子可以包括：用于执行本文所描述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或者其它可编程逻辑组件、分立门或者晶体管逻辑器件、分立硬件组件或者其任意组合。通用处理器可以包括微处理器，以及任何传统的处理器、控制器、微控制器或者状态机。处理电路1310也可以被实现为计算组件的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器与DSP内核的结合、ASIC和微处理器、或者任何其它数量的变化的结构。处理电路1310的这些例子只是用于说明目的，落入本公开内容的保护范围之内的其它适当结构也是预期的。

根据本公开内容的一个或多个方面，处理电路1310可以适用于针对本文所描述的装置中的任何一个或者全部，执行这些特征、过程、功能、操作和/或例程中的任何一个或者全部。如本文所使用的，与处理电路1310有关的术语“适用于”可以指代：处理电路1310被配置、被采用、被实现和/或被编程为(这些操作中的一个或多个)根据本文所描述的各种特征，执行特定的过程、功能、操作和/或例程。

根据装置1300的至少一个例子，处理电路1310可以包括以下各项中的一项或多项：用于发送的模块1320、用于实现速率控制的模块1322、用于编码的模块1324和用于分割分组流的模块1326。

用于发送的模块1320可以包括适用于执行与例如在不同的链路上发送和/或重新发送不同的分组流有关的若干功能的电路和/或编程(例如，存储在存储介质1304上的用于发送的代码1328)。初始地，用于发送的模块1320获得要发送的数据。例如，用于发送的模块1320可以直接从该装置的组件(例如，存储器1308或者某个其它组件)获得该数据。在一些实施方式中，用于发送的模块1320对要发送的数据进行处理(例如，编码)。随后，用于发送的模块1320使得该数据被发送。例如，用于发送的模块1320可以将该数据传送给发射机1314。

用于实现速率控制的模块1322可以包括适用于执行与例如独立地适配不同链路上的速率控制有关的若干功能的电路和/或编程(例如，存储在存储介质1304上的用于实现速率控制的代码1330)。在一些实施方式中，用于实现速率控制的模块1322接收针对链路的反馈，基于该反馈来确定是否和/或如何适配针对该链路的编码速率，以及重新配置发射机以使用调整后的编码速率。

用于编码的模块1324可以包括适用于执行与例如对分组流进行编码有关的若干功能的电路和/或编程(例如，存储在存储介质1304上的用于编码的代码1332)。在一些实施方式中，用于编码的模块1324获得要被编码的信息，根据指定的编码算法对该信息进行编码，并输出编码后的信息。

用于分割分组流的模块1326可以包括适用于执行与例如将初始分组流分割成两个或更多个分组流有关的若干功能的电路和/或编程(例如，存储在存储介质1304上的用于分割分组流的代码1326)。在一些实施方式中，用于分割分组流的模块1326获得分组流，将该分组流拆分成多个流，并且对这些流进行路由以便经由不同的链路进行传输。

如上面所提及的，当处理电路1310执行由存储介质1304所存储的编程时，使得处理电路1310执行本文所描述的各种功能和/或过程操作中的一个或多个。例如，存储介质1304可以包括以下各项中的一项或多项：用于发送的代码1328、用于实现速率控制的代码1330、用于编码的代码1332或者用于分割分组流的代码1334。

图14示出了根据本公开内容的一些方面的用于提供多条链路上的独立速率控制的过程1400。过程1400可以在处理电路1310(图13)内发生，处理电路1310可以位于AP、UE或者某个其它适当的装置处。在另一个方面，过程1400可以由图1中所示出的UE 130-140中的任何一个或者AP 142-146中的任何一个来实现。当然，在本公开内容的保护范围之内的各个方面，过程1400可以由能够支持多条链路上的独立速率控制操作的任何适当装置来实现。

在方框1402处，装置在第一链路上发送第一分组流。

在方框1404处，该装置在第二链路上发送第二分组流。第二分组流包括对于在第一分组流上发送的信息来说冗余的信息。在一些方面，对于在第一分组流上发送的信息来说冗余的信息包括：第一分组流上发送的分组的复制分组。在一些方面，对于在第一分组流上发送的信息来说冗余的信息包括：第一分组流上发送的信息的奇偶校验信息。

在一些方面，在第一载波频率上发送第一链路，以及在与第一载波频率不同的第二载波频率上发送第二链路。在一些方面，第一链路是使用第一天线来发送的，而第二链路是使用与第一天线不同的第二天线来发送的。

在方框1406处，该装置实现第一链路上的速率控制，其中，第一链路上的速率控制独立于第二链路上的速率控制。在一些方面，第一链路上的速率控制包括：根据用于指示与第一分组流相对应的分组的完整性校验的成功或失败的反馈，设置第一链路的至少一个速率控制参数。在一些方面，第一链路的所述至少一个速率控制参数包括以下各项中的至少一项：第一链路的调制方案、第一链路的编码方案或者第一链路的传输功率。

在方框1408处，该装置实现第二链路上的速率控制，其中，第二链路上的速率控制独立于第一链路上的速率控制。在一些方面，第二链路上的速率控制包括：根据用于指示与第二分组流相对应的分组的完整性校验的成功或失败的反馈，设置第二链路的至少一个速率控制参数。在一些方面，第二链路的所述至少一个速率控制参数包括以下各项中的至少一项：第二链路的调制方案、第二链路的编码方案或者第二链路的传输功率。

图15示出了根据本公开内容的一些方面的过程1500，其包括用于提供多条链路上的独立速率控制的另外的方面。过程1500可以在处理电路1310(图13)内发生，处理电路1310可以位于AP、UE或者某个其它适当的装置处。在另一个方面，过程1500可以由图1中所示出的UE 130-140中的任何一个或者AP 142-146中的任何一个来实现。当然，在本公开内容的保护范围之内的各个方面，过程1500可以由能够支持多条链路上的独立速率控制操作的任何适当装置来实现。

在方框1502处，装置对初始分组流进行编码。例如，可以应用编码，以生成针对该分组流的奇偶校验信息。

在方框1504处，该装置对编码后的初始分组流进行分割，以生成第一分组流和第二分组流。例如，第一分组流可以包括用于初始分组流的数据，而第二分组流可以包括用于初始分组流的奇偶校验信息。

在方框1506处，该装置在第一链路上发送第一分组流，并且在第二链路上发送第二分组流。因此，如本文所讨论的，可以在独立的链路上发送冗余信息。

图16示出了根据本公开内容的一些方面的过程1600，其包括用于提供多条链路上的独立速率控制的另外的方面。过程1600可以在处理电路1310(图13)内发生，处理电路1310可以位于AP、UE或者某个其它适当的装置处。在另一个方面，过程1600可以由图1中所示出的UE 130-140中的任何一个或者AP 142-146中的任何一个来实现。当然，在本公开内容的保护范围之内的各个方面，过程1600可以由能够支持多条链路上的独立速率控制操作的任何适当装置来实现。

在方框1602处，装置接收完整性校验失败反馈。例如，该装置可以在独立链路上接收ACK/NACK信息。

在方框1604处，如果与第一流上的分组的传输相对应的反馈和与第二流上的该分组的复制版本的传输相对应的反馈二者均指示相应的完整性校验的失败，则重新发送该分组。在一些方面，该装置可以按照第一标称(例如，平均或者近似)速率，重新发送第一链路和第二链路的分组，其中，与第一链路上的标称分组失败速率相比，第一标称速率更低，并且与第二链路上的标称分组失败速率相比，第一标称速率更低。

图17是根据本公开内容的一个或多个方面配置的装置1700(例如，其包括接收机设备功能)的视图。装置1700包括通信接口(例如，至少一个收发机)1702、存储介质1704、用户接口1706、存储器1708和处理电路1710。通信接口1702包括发射机1714和接收机1716。存储器1708可以表示一个或多个存储器设备。如图中所指示的，存储器1708可以保持速率信息1718以及由装置1700使用的其它信息。在一些实施方式中，将存储器1708和存储介质1704实现为共同的存储器组件。存储器1708还可以用于存储由处理电路1710或者装置1700的某个其它组件操纵的数据。这些组件的一般功能类似于上面结合图13所描述的相对应组件的功能。

根据装置1700的至少一个例子，处理电路1710可以包括以下各项中的一项或多项：用于在不同的链路上接收分组流的模块1720、用于在这些链路上发送反馈的模块1722、以及用于提供输出分组的模块1724。

用于在不同的链路上来接收分组流的模块1720可以包括适用于执行与例如在不同的独立链路上接收不同的分组流有关的若干功能的电路和/或编程(例如，存储在存储介质1704上的用于在不同的链路上接收分组流的代码1726)。初始地，用于在不同的链路上接收分组流的模块1720获得接收的数据。例如，用于在不同的链路上接收分组流的模块1720可以直接从该装置的组件(例如，接收机1716或者某个其它组件)获得该数据。在一些实施方式中，用于在不同的链路上接收分组流的模块1720对接收的数据进行处理(例如，解码)。随后，用于接收的模块1720输出所接收的数据(例如，将数据存储在存储器1708中，或者向装置1702的另一个组件发送该数据)。

用于在这些链路上发送反馈的模块1722可以包括适用于执行与例如在独立的链路上发送ACK/NACK反馈有关的若干功能的电路和/或编程(例如，存储在存储介质1704上的用于在这些链路上发送反馈的代码1728)。初始地，用于在这些链路上发送反馈的模块1722获得要发送的反馈数据。例如，用于在这些链路上发送反馈的模块1722可以直接从该装置的组件(例如，存储器1708或者某个其它组件)获得该数据。在一些实施方式中，用于在这些链路上发送反馈的模块1722对要发送的数据进行处理(例如，编码)。随后，用于在这些链路上发送反馈的模块1722使得该反馈数据被发送。例如，用于在这些链路上发送反馈的模块1722可以将该反馈数据传送给发射机1714。

用于提供输出分组的模块1724可以包括适用于执行与例如输出通过完整性校验的数据有关的若干功能的电路和/或编程(例如，存储在存储介质1704上的用于提供输出分组的代码1730)。在一些实施方式中，用于提供输出分组的模块1724获得恢复的分组流，以及将该流路由到装置1702的另一个组件。

如上面所提及的，当处理电路1710执行由存储介质1704所存储的编程时，使得处理电路1710执行本文所描述的各种功能和/或过程操作中的一个或多个。例如，存储介质1704可以包括以下各项中的一项或多项：用于在不同的链路上接收分组流的代码1726、用于在这些链路上发送反馈的代码1728、或者用于提供输出分组的代码1730。

图18示出了根据本公开内容的一些方面的用于提供多条链路上的独立速率控制的过程1800。过程1800可以在处理电路1710(图17)内发生，处理电路1710可以位于AP、UE或者某个其它适当的装置处。在另一个方面，过程1800可以由图1中所示出的UE 130-140中的任何一个或者AP 142-146中的任何一个来实现。当然，在本公开内容的保护范围之内的各个方面，过程1800可以由能够支持多条链路上的独立速率控制操作的任何适当装置来实现。

在方框1802处，装置在不同的分组链路上接收分组流。例如，该装置可以在第一链路上接收第一分组流，以及在第二链路上接收第二分组流。

在方框1804处，该装置在不同的链路上发送反馈。例如，该装置可以在第一链路上发送用于指示与第一分组流相对应的分组的完整性校验的成功或失败的第一反馈，以及在第二链路上发送用于指示与第二分组流相对应的分组的完整性校验的成功或失败的第二反馈。

在方框1806处，该装置基于接收的流来提供输出数据(例如，如果这些流中的至少一个流通过其完整性校验的话)。如果针对每一个分组的完整性校验都失败，则该装置可以对来自所接收的流的符号进行组合，以尝试生成通过完整性校验的输出数据。如果在这些链路中的至少一个链路上发生重传，则该装置可以基于该重传来生成输出数据。

图19是根据本公开内容的一个或多个方面配置的装置1900(例如，其包括接收设备功能)的视图。该装置1900包括通信接口(例如，至少一个收发机)1902、存储介质1904、用户接口1906、存储器1908和处理电路1910。通信接口1902包括发射机1914和接收机1916。存储器1908可以表示一个或多个存储器设备。如图中所指示的，存储器1908可以保持劣化信息1918以及由装置1900使用的其它信息。在一些实施方式中，将存储器1908和存储介质1904实现为共同的存储器组件。存储器1908还可以用于存储由处理电路1910或者装置1900的某个其它组件操纵的数据。这些组件的一般功能类似于上面结合图13所描述的相对应组件的功能。

根据装置1900的至少一个例子，处理电路1910可以包括以下各项中的一项或多项：用于接收的模块1920、用于应用人工劣化的模块1922、用于解码的模块1924、用于应用完整性校验的模块1926和用于发送的模块1928。

用于接收的模块1920可以包括适用于执行与例如接收分组流和/或其它传输有关的若干功能的电路和/或编程(例如，存储在存储介质1904上的用于接收的代码1930)。初始地，用于接收的模块1920获得接收的数据。例如，用于接收的模块1920直接从该装置的组件(例如，接收机1916或者某个其它组件)获得该数据。在一些实施方式中，用于接收的模块1920对所接收的数据进行处理(例如，解码)。随后，用于接收的模块1920输出所接收的数据(例如，将数据存储在存储器1908中，或者向装置1902的另一个组件发送该数据)。

用于应用人工劣化的模块1922可以包括适用于执行与例如对分组流进行人工劣化有关的若干功能的电路和/或编程(例如，存储在存储介质1904上的用于应用人工劣化的代码1932)。在一些实施方式中，用于应用人工劣化的模块1922获得分组流，对该分组流执行人工劣化操作(例如，噪声注入、穿孔等等)，以及输出经人工劣化的分组流。

用于解码的模块1924可以包括适用于执行与例如对分组流进行解码有关的若干功能的电路和/或编程(例如，存储在存储介质1904上的用于解码的代码1934)。在一些实施方式中，用于解码的模块1924获得要被解码的信息，根据指定的解码算法对该信息进行解码，以及输出经解码的信息。

用于应用完整性校验的模块1926可以包括适用于执行与例如对解码后的经人工劣化的分组流执行完整性校验操作有关的若干功能的电路和/或编程(例如，存储在存储介质1904上的用于应用完整性校验的代码1936)。在一些实施方式中，用于应用完整性校验的模块1926获得分组流，对该分组流执行完整性校验(例如，CRC)操作，以及关于输出该完整性校验的成功或失败的指示。

用于发送的模块1928可以包括适用于执行与例如发送用于指示完整性校验的成功或失败的至少一个响应有关的若干功能的电路和/或编程(例如，存储在存储介质1904上的用于发送的代码1938)。初始地，用于发送的模块1928获得要被发送的数据。例如，用于发送的模块1928可以直接从该装置的组件(例如，存储器1908或者某个其它组件)获得该数据。在一些实施方式中，用于发送的模块1928对于要发送的数据进行处理(例如，编码)。随后，用于发送的模块1928使得该数据被发送。例如，用于发送的模块1928可以将该数据传送给发射机1914。

如上面所提及的，当处理电路1910执行由存储介质1904所存储的编程时，使得处理电路1910执行本文所描述的各种功能和/或过程操作中的一个或多个。例如，存储介质1904可以包括以下各项中的一项或多项：用于接收的代码1930、用于应用人工劣化的代码1932、用于解码的代码1934、用于应用完整性校验的代码1936和用于发送的代码1938。

图20示出了根据本公开内容的一些方面的用于提供人工劣化的过程2000。过程2000可以在处理电路1910(图19)内发生，处理电路1910可以位于AP、UE或者某个其它适当的装置处。在另一个方面，过程2000可以由图1中所示出的UE 130-140中的任何一个或者AP 142-146中的任何一个来实现。当然，在本公开内容的保护范围之内的各个方面，过程2000可以由能够支持速率控制的任何适当装置来实现。

在方框2002处，装置接收包括多个分组的分组流。

在方框2004处，该装置向所接收的分组流应用人工劣化。在一些方面，向所接收的分组流应用人工劣化包括：向所接收的分组流注入噪声。在一些方面，向所接收的分组流应用人工劣化包括：对所接收的分组流的符号进行穿孔。在一些方面，向所接收的分组流应用人工劣化包括：使用劣化的(例如，有限的)解码，对所接收的分组流进行解码。

在方框2006处，该装置对经人工劣化的分组流进行解码。

在方框2008处，该装置向解码后的经人工劣化的分组流应用完整性校验。

在方框2010处，该装置发送用于指示该完整性校验的成功或失败的响应。在一些方面，所发送的至少一个响应可以包括：按照标称反馈速率来发送的多个响应，其中，该标称反馈速率比与所接收的分组流相关联的标称完整性校验反馈速率更高。

图21示出了根据本公开内容的一些方面的用于提供人工劣化的过程2100。过程2100可以在处理电路1310(图13)内发生，处理电路1310可以位于AP、UE或者某个其它适当的装置处。在另一个方面，过程2100可以由图1中所示出的UE 130-140中的任何一个或者AP 142-146中的任何一个来实现。当然，在本公开内容的保护范围之内的各个方面，过程2100可以由能够支持速率控制的任何适当装置来实现。

在方框2102处，装置基于经人工劣化的分组流，来发送ACK/NACK。例如，方框2102的操作可以对应于图20的方框2002-2010的操作。因此，可以基于该反馈，对链路的编码速率进行适配。

在方框2104处，该装置对所接收的分组流进行解码，以生成输出数据。在一些方面，该装置可以对所接收的分组流进行解码，以生成与标称差错率相关联的接收数据，该标称差错率比与经人工劣化的分组流相关联的标称差错率更低。如本文所讨论的，由于方框2102的操作，可以提高所接收的分组流的FER。

在方框2106处，该装置可以接收与该分组流相对应的另外的传输，其中，这些另外的传输的调制和编码方案是根据所发送的响应来控制的。因此，可以基于人工反馈，来进一步适配链路上的MCS。

在方框2108处，该装置可以接收与该分组流相对应的另外的传输，其中，这些另外的传输的发射功率是根据所发送的响应来控制的。因此，可以基于人工反馈，来进一步适配链路上的发射功率。

图22是根据本公开内容的一个或多个方面配置的装置2200(例如，其包括发射设备功能)的视图。装置2200包括通信接口(例如，至少一个收发机)2202、存储介质2204、用户接口2206、存储器2208和处理电路2210。通信接口2202包括发射机2214和接收机2216。存储器2208可以表示一个或多个存储器设备。如图中所指示的，存储器2208可以保持速率信息2218以及由装置2200使用的其它信息。在一些实施方式中，将存储器2208和存储介质2204实现为共同的存储器组件。存储器2208还可以用于存储由处理电路2210或者装置2200的某个其它组件操纵的数据。这些组件的一般功能类似于上面结合图13所描述的相对应组件的功能。

根据装置2200的至少一个例子，处理电路2210可以包括以下各项中的一项或多项：用于发送分组流的模块2220、用于接收反馈的模块2222、以及用于实现速率控制的模块2224。

用于发送分组流的模块2220可以包括适用于执行与例如在无线链路上发送分组有关的若干功能的电路和/或编程(例如，存储在存储介质2204上的用于发送分组流的代码2226)。初始地，用于发送分组流的模块2220获得要发送的数据。例如，用于发送分组流的模块2220可以直接从该装置的组件(例如，存储器2208或者某个其它组件)获得该数据。在一些实施方式中，用于发送分组流的模块2220对要发送的该数据进行处理(例如，编码)。随后，用于发送分组流的模块2220使得该数据被发送。例如，用于发送分组流的模块2220可以将该数据传送给发射机2214。

用于接收反馈的模块2222可以包括适用于执行与例如接收与分组流相关联的反馈有关的若干功能的电路和/或编程(例如，存储在存储介质2204上的用于接收反馈的代码2228)。初始地，用于接收反馈的模块2222获得接收的数据。例如，用于接收反馈的模块2222可以直接从该装置的组件(例如，接收机2216或者某个其它组件)获得该数据。在一些实施方式中，用于接收反馈的模块2222对所接收的数据进行处理(例如，解码)。随后，用于接收反馈的模块2222输出所接收的数据(例如，将该数据存储在存储器2208中，或者向装置2202的另一个组件发送该数据)。

用于实现速率控制的模块2224可以包括适用于执行与例如对分组流进行解码有关的若干功能的电路和/或编程(例如，存储在存储介质2204上的用于实现速率控制的代码2230)。在一些实施方式中，用于实现速率控制的模块2224获得要被解码的信息，根据指定的解码算法对该信息进行解码，以及输出解码后的信息。

如上面所提及的，当处理电路2210执行由存储介质2204所存储的编程时，使得处理电路2210执行本文所描述的各种功能和/或过程操作中的一个或多个。例如，存储介质2204可以包括以下各项中的一项或多项：用于发送分组流的代码2226、用于接收反馈的代码2228、以及用于实现速率控制的代码2230。

图23示出了根据本公开内容的一些方面的用于基于人工劣化反馈来提供速率控制的过程2300。过程2300可以在处理电路2210(图22)内发生，处理电路2210可以位于AP、UE或者某个其它适当的装置处。在另一个方面，过程2300可以由图1中所示出的UE 130-140中的任何一个或者AP 142-146中的任何一个来实现。当然，在本公开内容的保护范围之内的各个方面，过程2300可以由能够支持速率控制的任何适当装置来实现。

在方框2302处，装置在无线链路上发送包括多个分组的分组流。在方框2304处，该装置接收用于指示向所述多个分组的劣化版本应用的完整性校验的成功或失败的反馈。在方框2306处，该装置根据该反馈来实现速率控制。

结论

虽然使用特定的细节和特性讨论了上面所讨论的方面、排列和实施方式，但可以将图5、7、9、10、12、14-16、18、20、21或23中的一个或多个所示出的组件、操作、特征和/或功能中的一个或多个进行重新排列和/或组合到单个组件、操作、特征或功能中，或者体现在若干组件、操作或功能中。在不脱离本文的教示的情况下，还可以增加或者不使用另外的元素、组件、操作和/或功能。在图1、2、4、8、11、13、17、19或22中的一个或多个中所示出的装置、设备和/或组件可以被配置为执行或采用在图5、7、9、10、12、14-16、18、20、21或23中的一个或多个中所描述的方法、特征、参数或者操作中的一个或多个。本文所描述的新颖算法还可以高效地实现在软件和/或嵌入到硬件中。

另外，需要注意的是，至少一些实施方式已经被描述为被描绘为流程图、流图、结构图或框图的过程。尽管流程图可以将操作描述为顺序过程，但是很多操作可以被并行或同时执行。另外，可以重新排列这些操作的顺序。当过程的操作被完成时，过程也就终止了。过程可以对应于方法、函数、程序、子例程、子程序等。当过程对应于函数时，其终止对应于对调用函数或主函数的函数的返回。可以通过可以被存储在机器可读的、计算机可读的和/或处理器可读的存储介质中且被一个或多个处理器、机器和/或设备执行的编程(例如，指令和/或数据)来部分或全部地实现本文描述的各种方法。

应当理解，公开的方法中的步骤的具体顺序或或层级是示例性过程的一个说明。应当理解，基于设计偏好，可以重新安排这些方法中的步骤的具体顺序或层级。所附的方法权利要求以样本顺序介绍了各个步骤的元素，但并不意味着受限于所介绍的具体顺序或层次，除非其中进行了明确地记载。

本领域技术人员还应当领会，结合本文所公开方面描述的各种说明性逻辑框、模块、电路和算法操作可以被实现为硬件、软件、固件、中间件、微代码或者其任意组合。为了清楚地表示这种可交换性，上面对各种说明性组件、框、模块、电路和操作均围绕其功能进行了总体描述。至于这样的功能是被实现为硬件还是实现为软件，取决于特定的应用和对整个系统所施加的设计约束。

本文的教示可以并入到各种装置中(例如，在各种装置内实现或者由各种装置执行)。在一些方面，根据本文的教示实现的无线装置可以包括接入点或者接入终端。

例如，接入终端可以包括、被实现为或者称为用户装备、订户站、订户单元、移动站、移动台、移动节点、远程站、远程终端、用户终端、用户代理、用户设备或某种其它术语。在一些实施方式中，接入终端可以包括蜂窝电话、无绳电话、会话发起协议(SIP)电话、无线本地环路(WLL)站、个人数字助理(PDA)、具有无线连接能力的手持设备或者连接到无线调制解调器的某种其它适当的处理设备。因此，本文所教示的一个或多个方面可以并入到电话(例如，蜂窝电话或智能电话)、计算机(例如，膝上型计算机)、平板设备、便携式通信设备、便携式计算设备(例如，个人数据助理)、娱乐设备(例如，音乐设备、视频设备或卫星无线设备)、全球定位系统设备、照相机、可穿戴计算设备(例如，智能手表、健康或健身跟踪器等等)、家用电器、传感器、自动贩卖机或者被配置为经由无线介质进行通信的任何其它适当的设备中。

接入点可以包括、被实现为或者称为：节点B、演进型节点B、无线网络控制器(RNC)、基站(BS)、无线基站(RBS)、基站控制器(BSC)、基站收发机(BTS)、收发机功能(TF单元)、无线收发机、无线路由器、基本服务集(BSS)、扩展服务集(ESS)、宏小区、宏节点、家庭eNB(HeNB)、毫微微小区、毫微微节点、微微节点或者某种其它类似术语。

在一些方面，装置(例如，接入点)可以包括用于通信系统的接入节点。例如，这样的接入节点可以经由去往网络(例如，诸如互联网或蜂窝网络之类的广域网)的有线或无线通信链路，来提供用于或者去往该网络的连接。因此，接入节点可以使另一个节点(例如，接入终端)能够接入网络或具有某种其它功能。此外，应当领会的是，这些节点中的一个或两个可以是便携式的，或者在一些情况下是相对非便携的。

此外，应当领会的是，无线装置能够以非无线方式(例如，经由有线连接)来发送和/或接收信息。因此，如本文所讨论的接收机和发射机可以包括适当的通信接口组件(例如，电接口组件或光接口组件)，以便经由非无线介质进行通信。

在一些方面，装置或者装置的任何组件可以被配置为(或者可操作为或适用于)提供如本文所教示的功能。例如，这可以通过以下方式来实现：对该装置或组件进行制造(例如，制作)，使得其提供该功能；对该装置或组件进行编程，使得其提供该功能；或者使用某种其它适当的实现技术。举一个例子，可以对集成电路进行制造以提供必需的功能。再举一个例子，可以对集成电路进行制造以支持必需的功能，随后进行配置(例如，经由编程)以提供所必需的功能。又举一个例子，处理器电路可以执行代码以提供必需的功能。

在本公开内容之中，所使用的“示例性”一词意味着“用作例子、实例或说明”。本文中描述为“示例性”的任何实施方式或者方面不应被解释为比本公开内容的其它方面更优选或更具优势。同样，词语“方面”并不需要本公开内容的所有方面都包括所讨论的特征、优点或者操作模式。

本文使用“耦合”一词来指代两个对象之间的直接耦合或者间接耦合。例如，如果对象A物理地接触对象B，并且对象B接触对象C，则对象A和C可以仍然被认为是彼此之间耦合的，即使它们彼此之间并没有直接地物理接触。例如，第一管芯可以耦合到封装中的第二管芯，即使第一管芯从未直接地与第二管芯物理地接触。

术语“电路”和“线路”被广泛地使用，并且旨在包括电气设备和导体的硬件实施方式以及信息和指令的软件实施方式二者，当所述电气设备和导体被连接和被配置时，实现对本公开内容中描述的功能的执行(不存在如对电子电路的类型的限制)，以及当所述信息和指令被处理器执行时，实现对本公开内容中描述的功能的执行。

除非另有明确说明，否则术语“一些”指代一个或多个。提及项目列表中的“至少一个”的措词是指那些项目的任意组合，其包括单个成员。作为例子，“a、b或c中的至少一个”旨在覆盖：a；b；c；a和b、a和c、b和c；a、b和c；2a；2b等等。

应当理解，本文使用诸如“第一”、“第二”等的标识对元素进行的任何引用通常不对那些元素的数量或顺序进行限制。更确切地说，本文使用这些标识作为一种区分元素的两个或更多个元素或实例之间的便利方法。因此，提及第一和第二元素并不意味着那里只可以采用两个元素或第一元素必须以某种方式先于第二元素。此外，除非另有说明，否则一组元素可以包括一个或多个元素。

在不脱离本公开内容的保护范围的情况下，可以在不同的例子和实施方式中，实现与本文所描述以及附图中所示出的例子相关联的各种特征。因此，虽然在附图中描述和示出了某些特定的构造和排列，但这样的方面只是说明性的，并不限制本公开内容的保护范围，这是由于对本领域的普通技术人员来说，对所描述的实施例进行各种其它补充、修改和删减是显而易见的。基于本文的教示，本领域技术人员应当领会，本文所公开的方面可以独立于任何其它方面来实现，并且可以以各种方式，对这些方面中的两个或更多个方面进行组合。

对于本领域技术人员来说，对这些方面的各种修改都是显而易见的，并且本文所定义的一般性原理也可以适用于其它方面。因此，权利要求并不旨在受限于本文示出的方面，而是与符合权利要求的语言的全部范围相一致，其中，除非特别声明，否则以单数形式引用某元素并不旨在意味着“一个且仅一个”，而是“一个或多个”。贯穿本公开内容描述的、本领域普通技术人员已知晓或随后将知晓的各个方面的元素的全部结构和功能等同物以引用的方式明确地并入本文中，并且旨在被权利要求所涵盖。

提供先前的描述以使本领域任何技术人员能够实践本文描述的各个方面。本文没有任何公开内容是想要奉献给公众的，无论这样的公开内容是否明确记载在权利要求中。不应按照美国专利法第112条第6款来解释任何权利要求元素，除非该元素是使用“用于……的单元”的措施来明确记载的，或者在方法权利要求的情况下，该元素是使用“用于……的步骤”的措词来记载的。