多通道相干收发器及相关装置和方法与流程

本申请根据35U.S.C.§119(e)要求于2014年7月11日提交的题为“MULTICHANNEL COHERENT ASIC AND PIC INTEGRATION”的美国临时专利申请序列第62/023,505号的权益，其全部内容通过引用并入本文中。

技术领域

本申请涉及多通道相干收发器及相关装置和方法。

相关技术

相干收发器包括各种部件。往往包括激光器、发送和接收电路以及一个或更多个专用集成电路(ASIC)。发送电路往往形成为光子集成电路(PIC)，接收电路也是如此。

技术实现要素：

根据本申请的一个方面，提供了一种多通道相干收发器，该多通道相干收发器包括：第一封装件；布置在第一封装件内的多核专用集成电路(ASIC)；布置在第一封装件内并且耦合至多核ASIC的多通道发送器或接收器光子集成电路(PIC)；以及包括可调谐激光器阵列的第二封装件。多通道相干收发器还包括光纤阵列，所述光纤阵列包括将第一封装件与第二封装件耦合的多个光纤。

根据本申请的一个方面，提供了一种装置，该装置包括：封装件；布置在封装件内的第一半导体芯片上的专用集成电路(ASIC)，第一半导体芯片具有第一边缘、第二边缘和第三边缘；以及布置在封装件内并且耦合至ASIC的第二半导体芯片上的发送器或接收器光子集成电路(PIC)。ASIC包括接收电路或发送电路，所述接收电路或发送电路电耦合至第二半导体芯片并且与第一半导体芯片的第一边缘、第二边缘和第三边缘中的至少两个边缘相邻。

附图说明

将参照以下附图描述本申请的各个方面和实施方式。应当理解，附图不一定按比例绘制。出现在多个图中的项在所有它们出现的图中由同一附图标记表示。

图1示出了根据本申请的非限制性实施方式的多封装件多通道相干收发器。

图2示出了图1的多封装件多通道相干收发器的实施方案的示例。

图3示出了根据本申请的非限制性实施方式的实现成角度的信号路径以允许ASIC与PIC连接的电路。

图4是根据本申请的非限制性实施方式的用于共同封装ASIC和PIC的配置的示例的截面图。

图5是根据本申请的非限制性实施方式的共同封装的ASIC和PIC连同散热器的截面图。

图6A示出了根据本申请的非限制性实施方式的图2中所示的其中驱动器电路设置在单独的芯片上的共同封装的ASIC和PIC的替代方案。

图6B是图6A的包括散热器的装置的截面图。

图7示出了根据本申请的非限制性实施方式的图2所示的包括热电冷却器的共同封装的激光器阵列和半导体光放大器(SOA)阵列的替代方案。

图8是示出了根据本申请的非限制性实施方式的一个芯片上的SOA阵列相对于另一芯片上的激光器阵列的角度调整的俯视图。

图9A至图9C描绘了根据本申请的非限制性实施方式的其中SOA阵列可形成在第一基板或半导体芯片上并且耦合至具有可调谐激光器阵列的第二半导体芯片的实施方式。

具体实施方式

本申请的各方面涉及用于共同封装多通道相干收发器的各种部件的配置。根据本申请的一个方面，提供了一种多封装件配置，其中，可调谐激光器阵列在一个封装件中并且具有发送和/或接收电路的PIC被单独地封装。包括PIC的封装件还可以包括ASIC，并且在一些实施方式中，包括放大器芯片(例如，包含跨阻放大器(TIA)或驱动器放大器的芯片)。封装件可以通过光纤(或“光导纤维”)阵列互连，在一些实施方式中，光纤阵列能够从接纳PIC和/或ASIC的封装件拆卸。

根据本申请的一个方面，具有发送和/或接收电路的ASIC和PIC可以封装在一起作为相干收发器的一部分，并且与相干收发器的激光器阵列分离。ASIC和PIC可以在各自单独的芯片上。ASIC可以包括发送电路(如高速数模转换器(DAC))和接收电路(如高速模数转换器(ADC))。两种类型的电路中之一——接收电路或发送电路可以沿着ASIC的与PIC的边缘相邻的边缘布置。其他类型的电路可以沿着ASIC的两个边缘布置，在一些实施方式中，这两个边缘基本上垂直于ASIC的与PIC相邻的边缘。在一些这样的实施方式中，ASIC的接收电路可以是沿着两个(或更多个)边缘布置的电路。

下面进一步描述了上述各方面和实施方式以及另外的方面和实施方式。这些方面和/或实施方式可以单独地使用、全部一起使用或者以两个或更多个的任意组合使用，原因是本申请不限于此方面。

如上所述，本申请的一个方面提供了多通道相干收发器的多封装件配置，其中，激光器阵列在一个封装件中并且具有发送和/或接收电路的PIC被单独地封装。图1示出了这样的配置的非限制性示例。如所示的，收发器100包括其中封装有发送和/或接收电路104的第一封装件102。收发器100还包括其中封装有激光器阵列108的第二封装件106。第一封装件102和第二封装件106由长度为L的光耦合器(或连接器)110连接。

发送和/或接收电路104可以包括光电路(如硅光子发送和/或接收电路)。因此，在一些实施方式中，发送和/或接收电路104可以实现为PIC。如下面结合图2进一步描述的，在一些实施方式中，发送和/或接收电路104可以包括单芯片多通道PIC发送器和接收器。

发送和/或接收电路104还可以包括ASIC。在一些实施方式中，ASIC包含用于处理发送和接收的信号的实时数字信号处理器(DSP)。ASIC可以包含用于产生和接收高级传输格式(如正交相移键控(QPSK)或正交幅度调制(QAM))的电路。ASIC可以包括高速ADC和/或DAC。在一些实施方式中，ASIC可以是CMOS ASIC。ASIC可以在与任何光发送或接收电路分离的芯片上，这样的配置的示例在图2中示出。

用于封装发送和/或接收电路104的第一封装件102可以是塑料封装件，或者可以由任意其他合适的材料制成，并且可以具有任意合适的形状。虽然第一封装件102不必是气密的，但是在一些实施方式中第一封装件102可以是气密的。

由第二封装件106封装的激光器阵列108可以是具有与收发器100的不同通道对应的多个可调谐激光器的可调谐激光器阵列。例如，收发器100可以是四通道相干收发器，激光器阵列108可以包括四个可调谐激光器，每个可调谐激光器与收发器的相应通道对应。可以提供其他数目的通道，而四表示非限制性示例，并且本文中描述的各方面适用于更小和更大数目的通道。激光器阵列108可以是硅光子激光器阵列。在一些实施方式中，半导体光放大器(SOA)可以连同激光器阵列一起设置。在一些这样的实施方式中，SOA阵列可以设置在与第二封装件106内的激光器的其他部件分离的芯片上。结合图2描述了非限制性示例。

在至少一些实施方式中，封装激光器阵列108的第二封装件106可以是气密的。第二封装件106可以由金(例如，气密金盒)或提供密封的其他合适材料制成。

因为根据本申请的一个方面激光器阵列108与发送和/或接收电路104被分开封装，所以设置用于在两者之间传送光信号的合适的光耦合器110。例如，光耦合器110可以是光纤阵列耦合器，该光纤阵列耦合器具有被配置成在激光器阵列108与发送和/或接收电路104之间传送光信号的多个光纤。在一些实施方式中，光耦合器可以包括用于收发器的每个通道的一个光纤。光耦合器110的长度L可以具有介于约3cm与50cm之间的值、介于约5cm与10cm之间的值，或者具有这样的范围的值的范围内的任何值。其他值也是可以的。在一些实施方式中，可能期望使长度L最小化，以便于实现两个封装件102与106之间的高质量的光信号传输并且使封装件尺寸最小化。

如将在下面结合图2进一步描述的，在一些实施方式中，光耦合器110可以是可拆卸的。例如，光耦合器110能够从第一封装件102拆卸。光耦合器110的可拆卸性质可以便于收发器100的制造。例如，收发器100的某些部件(如第一封装件102)可以经历高温处理。光耦合器110可以与第一封装件102不耦合，以允许执行高温处理而不破坏光耦合器110和光纤，并且可以在高温处理完成之后被耦合至封装件102。

图2示出了图1的多封装件多通道相干收发器的实现的示例。多通道相干收发器200包括：第一封装件202、第二封装件206、以及将第一封装件与第二封装件耦合的光纤阵列耦合器210。第一封装件可以是先前结合图1的第一封装件102所描述的类型的封装件，第二封装件206可以是先前结合图1的第二封装件106描述的类型的封装件。多封装件多通道相干收发器200可以支持任何数据速率，如在一些实施方式中是1Tb/第二收发器。

第一封装件202对发送和接收电路进行封装。如所示的，硅光子发送器和接收器PIC 222被设置为第一封装件202内的第一芯片。作为非限制性示例，PIC 222可以是多通道PIC，例如提供四个发送通道和四个接收通道。PIC 222可以提供任何合适的调制速率，例如40G波特PIC。

ASIC 224也被设置在第一封装件202内作为与PIC 222分离的芯片。在一些实施方式中，其上形成有ASIC的芯片可以是半导体芯片。ASIC 224可以是多核相干ASIC或用于提供多通道相干收发器200的期望功能的任何合适类型的ASIC。作为非限制性示例，ASIC 224可以是16QAM CMOS ASIC。在一些实施方式中，单个ASIC 224包括所有ASIC通道，而不是在多个ASIC之间划分ASIC通道。ASIC 224可以包括各种电路部件，所述各种电路部件包括发送电路(如DAC)、接收电路(如ADC)以及格式化电路。如所示的，ASIC 224包括ADC 226a和226b以及DAC 228。在图2的非限制性示例中，ADC 226a包括八个ADC，ADC 226b包括八个ADC，DAC 228包括十六个DAC。ASIC 224还包括格式化电路230如串行化/解串行化(串化器/并化器)电路。用于驱动PIC 222的驱动器(或驱动器电路)可以在ASIC 224内部。

如所示的，在发送器和接收器PIC与ASIC设置在同一封装件内的一些实施方式中，ASIC可以具有与发送器/接收器PIC的边缘相邻的边缘(或侧)。为了说明这一点，可以看出，ASIC 224包括四个边缘232a、232b、232c和232d。PIC 222包括边缘234。PIC 222和ASIC 224可以被设置成使得边缘232a与234相邻。可以这样做以例如提供从PIC 222至ASIC 224的短信号路径长度。

从图2应进一步理解的是，ASIC 224的接收电路(如ADC 226a和226b)可以在其上形成有ASIC 224的芯片的两个或更多个边缘之间分开。例如，ADC 226a与ASIC的边缘232b相邻，而ADC 226b与边缘232d相邻。在这种配置中，从ASIC 224的接收电路至PIC 222的信号路径大于发送电路(例如，DAC 228)至PIC 222的信号路径。更一般地说，将ASIC 224的发送电路或接收电路设置在ASIC芯片的与PIC 222不邻接的边缘上将导致至该电路的信号路径比至设置在ASIC芯片的与该PIC 222邻接的边缘上的电路的信号路径长。发明人已经认识到，在至少一些实施方式中，可能优选的是，如图2的配置中那样，将ASIC 224的发送电路设置成更靠近PIC 222，从而导致ASIC 224的接收电路被设置成离PIC 222更远。与发送信号路径中的信号误差相比，ASIC 224可以更好地适于校正接收信号路径中的信号误差。如果发送器中存在带宽限制，则可能难以在接收器中使其均衡，原因是线路中的光放大器可能已经将光学噪声添加至系统中。相反，如果接收器中存在带宽限制，则可以在接收器中使其均衡，原因是几乎没有附加噪声被添加在接收器电子设备与DSP之间。因此，在一些实施方式中，优选的是，避免由发送器中的电路径比接收器中的电路径长而引起的任何带宽限制。由于信号路径长度越短，这样的信号误差趋于越不严重，因此对于发送电路而言，优选地保持信号路径长度尽可能短。因此，DAC 228可以设置成与ASIC 224的靠近PIC 222的边缘232a相邻。同样地，ASIC 224的驱动器可以设置在与PIC 222邻接的ASIC的边缘上，以保持驱动器与PIC 222之间的短距离。

ASIC 224可以可选地包括放大电路(如一个或更多个TIA)。然而，在一些实施方式中，可能期望用与ASIC 224不同的材料制造TIA，例如以提供比如果改为使用ASIC的材料则可以实现的TIA的性能更好的性能。例如，可能期望以硅锗(SiGe)制造TIA。因此，TIA或其他放大电路可以在与ASIC 224分离的芯片上制造。因此，如所示的，TIA 236a和236b与ASIC分开设置(在单独的芯片上)，并且可以由与用于制造ASIC的材料不同的材料形成。如所示的那样设置TIA可以避免为了连接至TIA而需要下面进一步描述的中介层203中的射频(RF)传输线。

如图2所示，对放大器(如TIA236a和236b)进行定位的结果是从PIC 222至ASIC 224的信号路径中的至少一些信号路径必须通过转弯。在一些实施方式中，转弯是90度转弯或直角。因此，作为本申请的一个方面提供了用于在多通道相干收发器的PIC与ASIC之间实现信号路径转弯的电路。图3示出了在TIA的情况下的示例。

如所示的，集成电路器件300包括具有第一端口304和第二端口306的半导体芯片302。第一端口304可以是集成电路器件300的输入端，其被配置成靠近PIC(例如，图2的PIC 222)设置，而第二端口306可以是集成电路器件的输出端，其被配置成靠近ASIC(例如，ASIC 224)设置。然而，在其他实施方式中，端口可以颠倒。放大器308可以在芯片302上例如以SiGe技术形成。假设第一端口304表示输入端口并且在第二端口306的远端，则放大器308可以靠近第一端口304设置。以这种方式，放大器308可以靠近并且在一些实施方式中尽可能靠近放大器308从其接收信号的PIC。对于TIA而言可能优选的是，与ASIC相比更靠近PIC。信号线310(如金属走线)可以从放大器308的输出端延伸至集成电路器件300的第二端口306。在一些实施方式中，信号线310可以是50欧姆的线。如所示的，信号线310可以实现转弯312(如90度转弯)。以这种方式，集成电路器件300可以以针对TIA 236a或236b示出的方式设置，从而提供PIC 222与ASIC 224之间的互连。

应当理解的是，尽管图3提供了实现90度信号路径转弯的TIA的示例，但是可以替代地使用其他电路部件来实现这样的特征。此外，虽然图3示出了芯片302上的单个放大器，但应当理解的是，可以并行地设置不止一个放大器。例如，当实现TIA 236b时，可以在芯片302上实现八个放大器。

第一封装件202内的部件可以通过图2所示的中介层203来耦合，该中介层可以是硅中介层。图4示出了非限制性示例，作为沿着沿图2的左右方向定向的线的第一封装件202的截面图。PIC 222和ASIC 224可以安装在中介层203上。中介层203可以连接至具有钎料球(或凸块)406的球栅阵列(BGA)404。应当理解的是，并非本文中描述的所有方面都受限于图4所示的将PIC 222与ASIC 224互连的方式。

在一些实施方式中，第一封装件202可以设置有冷却机构。ASIC 224会消耗大量功率，因此产生热。尽管硅光子可以用于PIC 222以提供一定程度的热不敏感性，但是仍然期望在封装件内对部件进行冷却。可以使用各种冷却机构(如散热器或热电冷却器)。在一些实施方式中，可能期望使用散热器，与其他冷却技术相比，散热器在降低成本和复杂性方面可能是有益的。可以通过使下面进一步描述的激光器阵列238在单独的封装件中来便于使用散热器来冷却PIC 222和ASIC 224。相反，如果PIC 222、ASIC 224和激光器阵列238被封装在一起，则可能需要热电冷却器来提供合适的冷却。

图5示出了耦合至散热器的封装的ASIC以及发送器和接收器PIC的示例。在图5中，PIC 222和ASIC 224如图4中那样安装在BGA404上。散热器502可以热耦合至PIC 222和ASIC 224，并且被设置成至少部分地覆盖PIC 222和ASIC 224。可选地，可以在PIC 222与散热器502之间以及ASIC 224与散热器502之间设置热垫、膏或其他合适的材料以确保良好的热耦合。这种情况同样适用于TIA和驱动放大器芯片。

如先前结合图2所描述的，在一些实施方式中，驱动器电路(或“驱动器”)直接包括在ASIC 224上。驱动器用于放大和/或缓冲来自DAC的信号。然而，并非所有实施方式在这方面都受到限制。例如，在一些实施方式中，驱动器可以包括在单独的驱动器芯片上。当这被完成时，驱动器芯片可以被设置成靠近PIC 222，并且在一些情况下尽可能靠近PIC 222，以允许PIC 222与驱动器之间的短路径长度。图6A示出了示例。

所示的装置600包括先前关于图2示出和描述的各种部件。在此不再详细描述那些部件。装置600与图2的不同之处在于设置了单独的驱动器芯片602。驱动器芯片602可以包括用于驱动PIC 222的部件的驱动器。为了使装置600的传输信号路径中的误差最小化，可能期望将驱动器设置成靠近PIC 222，从而提供驱动器与PIC 222这两者之间的短距离。因此，如所示的，驱动器芯片602可以设置在ASIC 224与PIC 222之间，并且可以具有与PIC 222紧靠的边缘。因为本文中描述的各个方面不限于使用任何特定类型的驱动器电路，因此驱动器芯片602可以包括任何合适的驱动器电路。

图6B示出了图6A的装置600沿着线6B-6B截取的横截面。应当理解的是，图6B类似于先前描述的图5，不同之处在于图6B的装置包括PIC 222与ASIC 224之间的驱动器芯片602。包括散热器502以冷却部件，并且如所示的，散热器502可以至少部分地覆盖所示的部件。尽管未示出，但是可以在PIC 222与散热器502之间、ASIC 224与散热器502之间以及驱动器芯片602与散热器502之间设置导热垫、膏或其他合适的材料以确保良好的热耦合。

如图2所示，第二封装件206可以包括激光器阵列238，在一些实施方式中，激光器阵列238可以是可调谐激光器阵列。在该非限制性示例中，激光器阵列238可以包括集成在单个半导体(例如，硅)芯片上的四个可调谐激光器，并且可以实现为硅光子可调谐激光器阵列。激光器阵列238可以包括波长锁定器，以确保激光器波长的精确性和稳定性。

还可以设置SOA阵列240。在一些实施方式中，可能期望由与用于激光器阵列的材料不同的材料(如磷化铟(InP))形成SOA。因此，SOA阵列240可以在与激光器阵列分离的芯片上实现。所示的配置可以被视为外部腔可调谐激光器阵列，原因是激光器部件中的一些激光器部件在一个芯片上，而激光器腔的一部分在另一芯片上。并非所有实施方式在这方面都受到限制。此外，为了描述的简单性，虽然SOA阵列240与激光器阵列238的组合可以被视为构成激光器阵列，但是在本文中将SOA阵列240与激光器阵列238分开标识。

尽管图2没有示出第二封装件206中的冷却机构，但是可以为该图的激光器阵列238提供冷却。例如，可以设置热电冷却器来冷却激光器阵列238和SOA阵列240。图7示出了示例。

如所示的，装置700与图2所示的装置的不同之处在于第二封装件206中包括热电冷却器702。在该实施方式中，单个热电冷却器可以由激光器阵列238中的激光器共享，因此与每个激光器具有相应的热电冷却器的情况相比，降低了成本和复杂性。此外，由于ASIC 224和PIC 222与激光器阵列238分开封装，因此与其他情况相比，用于冷却激光器的热电冷却器702可以更小，从而成本更低。

根据图2、图5、图6B和图7的描述，应当理解的是，在一些实施方式中，多通道相干收发器可以包括由热电冷却器冷却的激光器阵列以及由散热器冷却的ASIC以及发送器和接收器PIC。也就是说，在一些实施方式中，共同封装的ASIC以及发送器和接收器PIC可能缺少热电冷却器。与需要热电冷却器来冷却与ASIC一起封装的激光器阵列的情境相比，这样的配置可以提供降低的成本和复杂性。

再参照图2，激光器阵列238中的激光器和SOA阵列240可以对准，以在两个芯片之间提供合适的信号传输。在一些实施方式中，SOA阵列的放大器可以相对于激光器成一定角度以减小返回至激光器中的光信号的反射或者使返回至激光器中的光信号的反射最小化。图8示出了非限制示例。

图8是激光器阵列238和SOA阵列240的一部分的俯视图。激光器阵列238可以包括图8中以简化形式示出的四个激光器802。SOA阵列240可以包括也以简化形式示出的四个SOA 804。如所示的，SOA 804可以与激光器802对准，但是相对于激光器802成一定角度。

激光器阵列238和SOA阵列240可以以各种方式相对于彼此对准。图9A至图9C示出了非限制示例。在一些实施方案中，SOA阵列240可形成于芯片的“处理侧”或“装置侧”902上。如图9A所示，其上制造SOA阵列的芯片可以倒装并接合至第一副安装座904。这样的倒装芯片接合可以改善来自SOA的散热。例如，副安装座可以包括与其上形成SOA阵列240的芯片的材料(例如，磷化铟)相比具有较高的热导率的材料(例如，氮化铝)。第一副安装座904可以接合至基底安装座906。然后可以将形成有激光器阵列238的芯片对准并接合至基底安装座906。在一些实施方式中，可调谐激光器阵列部件形成在处理侧903上。在一些实施方式中，其上形成可调谐激光器阵列238的芯片可以用定位装置来操纵，以实现与其上形成SOA阵列240的芯片的适当对准。可以通过监测从一个芯片传递至另一芯片的光功率来检测恰当的对准。一旦对准，环氧树脂或UV可固化粘合剂905可以固化以固定可调谐激光器阵列芯片并保持对准。可替代地，可以使用钎料。在一些实施方式中，UV可固化粘合剂或光学粘合剂可以附加地定位在支承SOA阵列240的芯片与支承激光器阵列238的芯片之间，以在每个芯片上的任何光学路径(例如，波导)之间提供粘附和折射率匹配。

如图9B描绘的，根据一些实施方式，其上形成SOA阵列240的芯片以及其上形成激光阵列238的芯片可以倒装芯片接合至基底安装座906。在一些情况下，芯片中的一个或两个芯片可以钎焊接合或热压接合(例如，使用凸块接合)至基底安装座906。例如，在接合之前可以加热钎料，使芯片对准，然后钎料可以被冷却以使芯片接合并保持对准。在一些实施方式中，可以在芯片之间和/或芯片与基底安装座906之间附加地使用UV可固化粘合剂或光学粘合剂，以帮助在实现对准之后永久地固定芯片。

如图9C所描绘的，根据一些实施方案，其上形成SOA阵列240的芯片可以倒装芯片接合至其上形成激光器阵列238的芯片。根据这种实施方式，其上形成激光器阵列238的芯片可以包括沟槽908或其他接纳特征，以接纳其上形成SOA阵列240的芯片。例如，沟槽可以具有约500nm至约10微米的深度，使得两个芯片上的光路(例如，波导)当芯片接合在一起时变得基本上共面。芯片可以使用如上所述的钎料接合和/或粘合剂接合来对准和接合。

再参照图2，光纤阵列耦合器210将第一封装件202耦合至第二封装件206。更具体地，在一些实施方式中，光纤阵列耦合器210将第一封装件202内的PIC 222耦合至第二封装件206内的可调谐激光器阵列238。因此，光纤阵列耦合器210可以在那些部件之间传送光信号。

如所示的，光纤阵列耦合器210可以包括多个单独的光纤212。在所示的实施方式中，为激光器阵列238中的每个激光器设置一个光纤212，给出总共四个光纤212。于是，在本实施方式中，为多通道相干收发器200中的每个通道设置一个光纤212。这与将PIC 222与激光器阵列238集成的设计形成对比，在所述设计中，不需要为每个通道设置光纤以将发送/接收电路与激光器耦合。

多通道相干收发器200附加地包括接收输入至收发器的光信号的接收光纤216以及提供收发器200的输出信号的发送光纤218。因此，在一些实施方式中，多通道相干收发器可以包括多个光纤，所述多个光纤包括：共享接收光纤(或输入光纤)、共享发送光纤(或输出光纤)以及用于多通道相干收发器的每个激光器通道的光纤(激光器用作发送器输入端和接收器本地振荡器)。在一些实施方式中，接收光纤可以不被共享，在这种情况下，将存在多个接收光纤。同样地，在一些实施方式中，发送光纤可以不被共享，在这种情况下，将存在多个发送光纤。于是，在一些实施方式中，收发器的光纤的数目可以为三至十五，或者可以是该范围内的任何值。可以为更多数目的通道设置更多的光纤。

尽管未示出，但是在将激光器阵列连接至PIC 222的每个光纤中可以存在光隔离器。光隔离器可以防止背反射进入激光器并导致不稳定性。

光纤阵列耦合器210可以是从第一封装件202可拆卸或不可插拔的。在一些实施方式中，光纤阵列耦合器210也可以是从第二封装件206可拆卸的。如所示的，光纤阵列耦合器210可以包括可拆卸地耦合至第一封装件202的适配器(可替代地，在本文中称为插头或连接器)214。这样的配置可以允许将第一封装件202与第二封装件206连接及不连接。这种能力可能是有帮助的，例如以允许使用各种制造工艺而不损坏光纤阵列耦合器210。

例如，如前所述，第一封装件202可以包括安装在BGA上的部件。因此，可以在制造第一封装件202中执行钎料回流步骤。这种工艺通常涉及高温度，所述高温度超过光纤应该暴露的温度。通过设置可拆卸的光纤阵列耦合器210，光纤阵列耦合器210可以在钎料回流工艺期间与第一封装件202不连接，并且在钎料回流工艺完成之后与第一封装件202连接。

如图2应当理解的是，接收光纤216和发送光纤218可以与激光器光纤212共享适配器214。因此，在一些实施方式中，接收光纤216和发送光纤218可以被视为光纤阵列210的一部分。

本申请的各方面可以提供一个或更多个益处，其中一些已经在前面描述过。现在描述的是这样的益处中的一些非限制示例。应当理解的是，并非所有方面和实施方式都必须提供现在描述的所有益处。此外，应当理解的是，本申请的各方面可以为现在描述的那些提供附加的益处。

根据本申请的各方面，提供了可缩放多通道相干收发器。通过将ASIC与发送器/接收器PIC一起封装，与ASIC和PIC被各自单独地封装的情境相比，射频(RF)连接的数目减少。因此，封装件之间的RF保真度不会作为问题出现。另外，本申请的实施方式提供了适用于光纤通信系统(例如，光纤网络)并且具有单一ASIC以及单一的发送器和接收器PIC的多通道相干收发器。与具有ASIC和PIC各自单独封装的装置相比，本文中描述的收发器可以更容易地被缩放到更大数目的通道。

本申请的各方面在冷却多通道相干收发器中提供了简单性和降低的成本。将ASIC和发送器/接收器PIC封装在一个封装件中并且将激光器阵列封装在单独的封装件中可以允许使用相对便宜和简单的散热器来冷却ASIC和PIC封装件。热电冷却器可以用于冷却激光器阵列，但是与如果激光器阵列与ASIC被共同封装相比，热电冷却器可以更小，从而成本更低。

因此已经描述了本申请的技术的若干方面和实施方式，应当理解的是，本领域普通技术人员将容易想到各种变更、修改和改进。这样的变更、修改和改进旨在在本申请中描述的技术的精神和范围内。因此，应当理解，前述实施方式仅以示例的方式给出，并且在所附权利要求及其等同内容的范围内，本发明实施方式可以以不同于具体描述的方式来实施。另外，本文中描述的两种或更多种这样的特征、系统、制品、材料和/或方法如果并非互不一致，则它们的任何组合包括在本公开内容的范围内。

此外，如所描述的，一些方面可以被实施为一个或更多个方法。作为方法的一部分执行的动作可以以任何合适的方式排序。因此，可以构造其中以不同于所示的顺序执行动作的实施方式，其可以包括同时执行一些动作，即使在说明性实施方式中被示出为顺序动作也是如此。

如本文中定义和使用的所有定义应被理解为支配字典定义、通过引用并入的文献中的定义和/或所定义的术语的普通含义。

除非清楚地相反指出，否则如本文在说明书和权利要求书中使用的不定冠词“一个/一种”应被理解为表示“至少一个/一种”。

如本文在说明书和权利要求书中使用的短语“和/或”应当被理解为表示这样结合的元素中的“任一个或两个”，即在一些情况下结合地存在的元素，而在其他情况下分离地存在的元素。

如本文在说明书和权利要求书中使用的，短语“至少一个”在提及一个或更多个元素的列表时应当被理解为表示选自元素列表中任意一个或更多个元素中的至少一个元素，但是不一定包括元素列表中具体列出的每个元素中的至少一个，也不排除元素列表中的元素的任何组合。这个定义也允许除了在短语“至少一个”所提及的元素列表中具体标识的元素以外的元素，无论与具体标识的那些元素相关还是不相关，都可以可选地存在。

在权利要求以及上面的说明书中，所有过渡短语如“包括”、“包含”、“携带”、“具有”、“含有”、“涉及”、“保持”、“由……构成”等要被理解为开放式的，即，表示包括但不限于。过渡短语“由......组成”和“基本上由……组成”分别应该是封闭式的或半封闭式的过渡短语。