联合安全高级LDPC密码编码的方法和设备与流程

本申请通常涉及数据加密和解密，更具体地，涉及高性能联合安全高级低密度奇偶校验加密编码。
背景技术：
：信息可根据蜂窝标准(诸如高级长期演进(LTE-A)标准)或根据无线标准(诸如无线保真(WiFi)/无线千兆比特(WiGig)标准)以超过每秒千兆比特(Gbps)的高数据速率进行空中传输。高数据速率实现许多应用，诸如超高清(UHD)视频、高性能交互游戏和云计算。用户可体验计算能力、电池使用寿命和通过使用云计算应用进行的数据存储可用性的增加。云计算应用致使远程定位的服务器在用户装备外部处理数据，从而使得用户装备包括更小的内部移动处理能力。云计算应用将用户的移动图片和视频自动存储在云中，这使得在用户装备的容量之上增加用户可用的数据存储能力。技术实现要素：技术问题遗憾地是，入侵者和窃听者将云计算应用视为黑客攻击机会并且篡改空中传输的数据或存储在云中的数据。当用户意识到存储在云中的个人私有信息已经被篡改或空中传输到云的信息容易受到黑客攻击时，用户和熟知该用户的其他人基于与云计算相关联的数据已经不安全的认知可能拒绝使用云计算应用。也就是说，黑客攻击对云计算构思和市场中的云计算的实现方式造成了重大威胁。因此，本公开的各种示例性实施方案提供一种用于对明文进行加密并生成具有高安全性同时易于传输的密文的设备和方法。问题的解决方案在第一实施方案中，联合安全高级低密度奇偶校验(LDPC)加密(JSALE)编码器包括第一加密层，以将第一加密密钥应用于明文输入数据。JSALE编码器包括行编码模块，从而：通过将LDPC编码过程应用于加密的输入数据来生成H-矩阵的当前层的奇偶校验比特，并且通过将奇偶校验比特附加到加密的输入数据来生成加密编码的数据。JSALE编码器包括第二加密层，以启动JSALE过程的后续每一轮至Nr轮，并且在Nr轮之后输出密文。在第二实施方案中，联合安全高级低密度奇偶校验(LDPC)加密(JSALE)方法包括：通过将第一加密层应用于输入到电子处理电路的明文输入数据来由电子处理电路启动JSALE过程的Nr轮中的第一轮。JSALE方法包括：通过LDPC编码过程处理解密的输入数据由行编码模块生成H-矩阵的当前层的奇偶校验比特，以及通过将奇偶校验比特附加到解密的输入数据来生成并输出加密编码的数据。JSALE方法包括：启动JSALE过程的后续每一轮至Nr轮，并且在Nr轮之后输出密文。在第三实施方案中，提供联合安全高级低密度奇偶校验(LDPC)解密(JSALE)解码器，其用于对从具有共同H-矩阵循环移位值和共同加密密钥的JSALE发送器接收到的密文进行解密和解码。JSALE解码器包括第一解密层，所述第一解密层被配置来通过将第一解密应用于密文来启动JSALE过程的Nr轮中的第一轮，以输出加密编码的数据。第一轮的加密编码的数据是H-矩阵的最后一层。加密编码的数据包括被附加到H-矩阵的最后一层的奇偶校验比特的H-矩阵的最后一层的系统比特。JSALE解码器包括行解码模块，所述行解码模块被配置来从输入到行解码模块的加密编码的数据提取H-矩阵的当前层的奇偶校验比特。所述JSALE编码器包括第二解密层，所述第二解密层被配置来启动所述JSALE过程的后续每一轮至Nr轮，并且在Nr轮之后输出明文数据。启动后续每一轮包括使每一轮至Nr轮的轮索引递减一。本领域技术人员将根据以下各图、描述和权利要求书容易地明白其他技术特征。在进行以下详细描述之前，阐明在本专利文档中使用的某些词语和短语的定义可能是有利的。术语“耦合”和其衍生词是指两个或更多个元件之间的任何直接或间接通信，无论这些元件是否彼此物理接触。术语“发送”、“接收”和“通信”及其衍生词包括直接和间接通信。术语“包括(include)”和“包括(comprise)”及其衍生词意味着包括而不是限制。术语“或”是包容性的，意指和/或。短语“与…相关联”及其衍生词意指包括、被包括在…内，与…互连、包含、被包含…在、连接到或与…连接、联接到或与…联接、与…可连通、与…协作、交错、并列、邻近、结合到或与…结合、具有、具有…的特性、与…有关系等。术语“控制器”意指控制至少一个操作的任何装置、系统或其一部分。这种控制器可以硬件或硬件和软件和/或固件的组合实现。不论是本地或远程，与任何特定控制器相关联的功能可以是集中式的或分布式的。当短语“...中的至少一个”与一个项目列表一起使用时，意指可以使用这些列出的项目中的一个或多个的不同组合，并且可能仅仅需要该列表中的一个项目。例如，“A、B和C中的至少一个”包括以下组合的任何一种：A；B；C；A和B；A和C；B和C；以及A和B和C。在此专利文献中提供其他某些词语和短语的定义。本领域的一般技术人员应理解，在许多实例下(即使不是大多数实例下)，此类定义应用于此类限定的单词和短语的先前以及将来的使用。发明的有利效果根据各种示例性实施方案的设备和操作方法可提供基于明文的具有高安全性同时易于传输的密文。附图说明本领域技术人员将根据以下各图、描述和权利要求书容易地明白其他技术特征。图1示出根据本公开的示例性无线网络；图2A和图2B示出根据本公开的示例性无线发送和接收路径；图3示出根据本公开的示例性用户装备；图4A示出根据本公开的被配置来对数据进行加密并且对加密的数据进行编码的装置；图4B示出根据本公开的加密模块；图5A示出根据本公开的传输设备；图5B示出根据本公开的接收设备；图6示出根据本公开的联合安全高级LDPC加密编码(JSALC)系统；图7A示出根据本公开的与JSALC编码方案相关联的奇偶校验H-矩阵；图7B-7C示出图7A的奇偶校验H-矩阵内的子矩阵的实例；图8示出根据本公开的用于由JSALELDPC编码器/解码器实现的JSALE加密过程的LDPCH-矩阵，所述JSALELDPC编码器/解码器具有小于基本码率的删截率；图9示出根据本公开的JSALELDPC编码器610的硬件实现方式的流程图；图10示出根据本公开的JSALELDPC解码器的硬件实现方式的流程图；图11示出根据本公开的用于由JSALELDPC编码器/解码器实现的JSALE加密过程的LDPCH-矩阵，所述JSALELDPC编码器/解码器具有等于基本码率的删截率；图12示出在(Re＝1)的情况下的JSALE加密/解密H-矩阵的实例；图13示出根据本公开的分级-ZH-矩阵方法的实例；图14示出JSALE误比特率(BER)/误帧率(FER)性能；图15示出在Re＝4/5和Eb/N0＝13dB时相对于JSALE解码迭代数目的JSALEFER/BER性能；图16示出在Zp＝8(2048比特)的情况下的SLCC解码器性能与在Zp＝1(256比特)的情况下的JSALE解码器的比较；图17是示出根据本公开的各种示例性实施方案的传输设备的操作的流程图；图18是示出根据本公开的各种示例性实施方案的传输设备的加密操作的流程图；图19是示出根据本公开的各种示例性实施方案的接收设备的操作的流程图；以及图20是示出根据本公开的各种示例性实施方案的接收设备的解密操作的流程图。具体实施方式下文讨论的图1至图16以及用于在本专利文献中描述本公开的原理的各种实施方案仅仅是通过说明的方式，并且不应该以任何方式被理解为限制本公开的范围。本领域技术人员将理解的是，本公开的这些原理可以在任何适当布置的装置或系统中实现。以下文献和标准说明书据此并入本公开，如本文完全陈述：(i)3GPPLTEReleases8/10/11TSGRANWG1，http://www.3gpp.org/RAN1-Radio-layer-1(在下文中称作“REF1”)；(ii)VanNee,R.,“BreakingtheGigabit-per-secondbarrierwith802.11AC”，WirelessCommunications,IEEE,卷18，第2期，第4-7页，2011年4月(在下文中称作“REF2”)；(iii)Perahia,E.；Cordeiro，Carlos；MinyoungPark；Yang，L.L.，“IEEE802.11ad:DefiningtheNextGenerationMulti-GbpsWi-Fi”，CCNC，2010第7版IEEE，卷，期，第1-5页，2010年1月9-12日(在下文中称作“REF3”)；(iv)B.Rochwerger等人；“TheRESERVOIRModelandArchitectureforOpenFederatedCloudComputing”，IBMJournalofResearchandDevelopment，卷53，第4期(2009)(在下文中称作“REF4”)；(v)FIPS-46，“SpecificationfortheDataEncryptionStandard(DES)”，FederalInformationProcessingStandardsPublication，1977年1月(在下文中称作“REF5”)；(vi)FIPS-46-3，“SpecificationfortheDataEncryptionStandard(DES)”，FederalInformationProcessingStandardsPublication，1999年10月(在下文中称作“REF6”)；(vii)FIPS-197，“SpecificationfortheAdvancedEncryptionStandard(AES)”，FederalInformationProcessingStandardsPublication，2001年11月(在下文中称作“REF7”)；(viii)R.McEliece，“Apublic-keycryptosystembasedonalgebraiccodingtheory”，DSNProgressReport，卷42-44，第114–116页，1978(在下文中称作“REF8”)；(ix)RG.Gallager，“Low-densityparity-checkcodes”，Cambridge.MA:MITPress，1963(在下文中称作“REF9”)；(x)D.J.C.MacKay，R.M.Neal，“NearShannonlimitperformanceoflowdensityparitycheckcodes”，ElectronicLetters，1996，32:1645-1646(在下文中称作“REF10”)；(xi)E.Boutillon，J.CasturaandF.R.Kschischang，“Decoder-firstcodedesign”，Proceedingsofthe2ndInt’lSymposiumonTurboCodesandRelatedTopics，第459-462页，法国布兰斯特2000年9月(在下文中称作“REF11”)；(xii)T.Zhang，K.K.Parhi，“VLSIimplementation-oriented(3,k)-regularlow-densityparity-checkcodes”，2001IEEEWorkshoponSignalProcessingSystems，第25-36页，2001年9月(在下文中称作“REF12”)；(xiii)Baykas,T.；Chin-SeanSum；ZhouLan；JunyiWang；Rahman,M.A.；Harada,H.；Kato,S.，“IEEE802.15.3c:thefirstIEEEwirelessstandardfordataratesover1Gb/s”，CommunicationsMagazine，IEEE，卷49，第7期，第114，121页，2011年7月(在下文中称作“REF13”)；(xiv)E.Pisek，D.Rajan，J.Cleveland，“GigabitratelowpowerLDPCdecoder”，ITW2011，第518-522页，2011年10月(在下文中称作“REF14”)；(xv)T.HwangandT.Rao，“Secreterror-correctingcodes(secc)”，inProceedingsofthe8thannualinternationalCryptologyConferenceonAdvancesinCryptology，第535–563页，1988(在下文中称作“REF15”)；(xvi)D.Gligoroski，S.KnapskogandS.Andova，“Cryptcoding-encryptionanderrorcorrectioncodinginasinglestep”，inProceedingsofInternationalConferenceonSecurityandManagement，Citeseer，第1–7页，2006(在下文中称作“REF16”)；(xvii)C.Mathur；K.NarayanandK.Subbalakshmi，“Highdiffusioncipher:Encryptionanderrorcorrectioninasinglecryptographicprimitive”，inAppliedCryptographyandNetworkSecurity，Springer，第309–324页，2006(在下文中称作“REF17”)；(xviii)C.Mathur，“Amathematicalframeworkforcombiningerrorcorrectionandencryption”，Ph.D.dissertation,StevensInstituteofTechnology，2007(在下文中称作“REF18”)；(xix)H.Cam，“Acombinedencryptionanderrorcorrectionscheme:Aes-turbo”，ISTANBULUniversity-JournalofElectrical&ElectronicsEngineering，卷9，第1期，2012(在下文中称作“REF19”)；(xx)O.AdamoandM.Varanasi，“Jointschemeforphysicallayererror-correctionandsecurity”，ISRNCommunicationsandNetworking，卷2011，2011(在下文中称作“REF20”)；(xxi)Q.ChaiandG.Gong，“Differentialcryptanalysisoftwojointencryptionanderrorcorrectionschemes”，inGlobalTelecommunicationsConference(GLOBECOM2011).IEEE，第1–6页，2011(在下文中称作“REF21”)；(xxii)C.P.Gupta，S.Gautam，“JointAESEncryptionandLDPCcoding”，InternationalJournalofScientific&engineeringResearch，卷4，第7版，第603-606页，2013年7月(在下文中称作“REF22”)；(xxiii)J.DaemenandV.Rijmen，“Theblockcipherrijndael”，inSmartCardResearchandApplications,Springer，第277–284页，2000(在下文中称作“REF23”)；(xxiv)D.J.C.MacKay，“Gooderror-correctingcodesbasedonverysparsematrices”，IEEETransactionsonInformationTheory，卷45，第2期，第399–431页，1999(在下文中称作“REF24”)；(xxv)G.J.Sullivan；J.-R.Ohm；W.-J.Han；T.Wiegand，“OverviewoftheHighEfficiencyVideoCoding(HEVC)Standard”，IEEETransactionsonCircuitsandSystemsforVideoTechnology，2012年9月(在下文中称作“REF25”)；(xxvi)D.A.Huffman，“Amethodfortheconstructionofminimumredundancycodes”，Proc.IRE,40:1098-1101,1952(在下文中称作“REF26”)；(xxvii)Nandan,S.；Deepthi,P.P.；Stuart,C.M.，“LowComplexCryptoBasedChannelCoding”，CommunicationSystemsandNetworkTechnologies(CSNT)，2012InternationalConferenceon，卷，期，第863-868页，2012年5月11-13日(在下文中称作“REF27”)；(xxviii)Q.Su,Y,Xiao，“DesignofLDPC-basedErrorCorrectingCipher”，InternationalConferenceonWireless,MobileandMultimediaNetworks，第470-474页，2008(在下文中称作“REF28”)；(xxix)S.Abu-Surra，E.Pisek，T.Henige，“Gigabitrateachievinglow-powerLDPCcodes:Designandarchitecture”，WCNC2011，第1994-1999页，2011年3月(在下文中称作“REF29”)；(xxx)C.Paar，J.Pelzl，“UnderstandingCryptography”，Springer，2010(在下文中称作“REF30”)；(xxxi)L.Ning；L.Kanfeng；L.Wenliang；D.Zhongliang，“Ajointencryptionanderrorcorrectionmethodusedinsatellitecommunications”，Communications,China，卷11，第3期，第70-79页，2014年3月(在下文中称作“REF31)；以及(xxxii)J.DaemenandV.Rijmen，“NewcriteriaforlinearmapsinAES-likeciphers”，CryptographyandComm.，Springer，卷1，第1版，第47-69页，2009年4月(在下文中称作“REF32”)。蜂窝和WiFi/WiGig无线标准(诸如LTE-A、IEEE802.11ac和IEEE802.11ad)已将空中发送的最大数据速率增加到超过1Gbps。(见REF3)。此高数据速率启用许多应用，诸如超高清晰度(UHD)视频、高性能交互式游戏以及云计算。云计算尤其使计算能力、移动装置电池寿命、以及数据存储可用性超过移动装置的能力增加。空中发送的或存储在云中的数据可以使用不同加密方法(诸如高级加密标准(AES))来加密。(见REF7)。然而，AES是逐字节加密，易于受到诸如square攻击(也被称为基于字节的攻击)的不同攻击。也就是说，AES加密方法以具有每个字节8比特的粒度的逐个字节方式来对数据进行加密。较高安全加密方法可以施加到空中发送；然而，加密安全级别的增加对应地增加加密/解密复杂性。由于数据速率增加，使用当前加密方法将显著地增加归因于加密的功耗。图1示出根据本公开的无线网络100的实例。图1所示的无线网络100的实施方案仅用于说明。可以使用无线网络100的其他实施方案而不脱离本公开的范围。无线网络100包括eNodeB(eNB)101、eNB102和eNB103。eNB101与eNB102和eNB103通信。eNB101还与至少一个互联网协议(IP)网络130通信，诸如互联网、专有IP网络、或其他数据网络。取决于网络类型，其他众所周知的术语可以代替“eNodeB”或“eNB”使用，例如“基站”或“访问点”。为方便起见，术语“eNodeB”和“eNB”在本专利文件中用于指：向远程终端提供无线访问的网络基础设施部件。另外，取决于网络类型，其他众所周知的术语可代替“用户设备”或“UE”使用，诸如“移动站”、“订户站”、“远程终端”、“无线终端”或“用户装置”。为方便起见，术语“用户设备”和“UE”在本专利文件中用于指：无线地访问eNB的远程无线设备，无论UE是移动装置(诸如移动电话或智能电话)还是正常被认为是固定装置(诸如桌面计算机或自动售货机)。eNB102为eNB102的覆盖区域120内的多个第一用户设备(UE)提供对网络130的无线宽带接入。多个第一UE包括：UE111，其可定位在小型商业(SB)中；UE112，其可定位在企业(E)中；UE113，其可定位在WiFi热点(HS)中；UE114，其可定位在第一居所(R)中；UE115，其可定位在第二居所(R)中；以及UE116，其可以是类似移动电话、无线膝上计算机、无线PDA等的移动装置(M)。eNB103为eNB103的覆盖区域125内的多个第二UE提供对网络130的无线宽带接入。多个第二UE包括UE115和UE116。在一些实施方案中，eNB101-103中的一个或多个可彼此通信，以及可使用5G、LTE、LTE-A、WiMAX或其他高级无线通信技术与UE111-116通信。虚线示出覆盖区域120和125的大致范围，其仅为说明和解释目的被示为近似圆形的。应当清楚理解，取决于eNB的配置以及与自然障碍和人造障碍相关联的无线电环境改变，与NB相关联的覆盖区域(诸如覆盖区域120和125)可具有其他形状，包括不规则形状。如以下更详细描述的，本公开的实施方案实现高性能联合安全高级低密度奇偶校验(LDPC)加密编码。在某些实施方案中，eNB101、eNB102和eNB103中的一个或多个被配置为实现高性能联合安全高级LDPC加密编码。尽管图1示出无线网络100的一个实例，但可以对图1进行各种改变。例如，无线网络100可包括以任何适当布置的任何数目的eNB和任何数目的UE。另外，eNB101可直接与任何数目的UE通信，并且给这些UE提供对网络130的无线带宽接入。类似地，每个eNB102-103可直接与网络130通信，并且给UE提供对网络130的直接无线带宽接入。另外，eNB101、102和/或103可提供对其他或附加外部网络(诸如外部电话网络或其他类型的数据网络)的接入。图2A和2B示出根据本公开的示例性无线发送和接收路径。在以下描述中，发送路径200可以被描述成在eNB(诸如eNB102)中实现，而接收路径250可以被描述成在UE(诸如UE116)中实现。然而，将理解接收路径250可以在eNB中实现，并且发送路径200可以在UE中实现。在一些实施方案中，发送路径200和接收路径250被配置来实现高性能联合安全高级LDPC加密编码(JSALC)。发送路径200包括：信道编码和调制块205、串行到并行(S-to-P)块210、大小为N的快速傅立叶逆变换(IFFT)块215、并行到串行(P-to-S)块220、添加循环前缀块225、以及上变频器(UC)230。接收路径250包括：下变频器(DC)255、移除循环前缀块260、串行到并行(S-to-P)块265、大小为N的快速傅里叶变换(FFT)块270、并行到串行(P-to-S)块275、以及信道解码和解调块280。在发送路径200中，信道编码和调制块205接收一组信息比特，施加编码(诸如低密度奇偶校验(LDPC)编码)，以及调制输入比特(诸如通过正交相移键控(QPSK)或正交振幅调制(QAM))，以便生成频域调制符号的序列。串行到并行块210将串行调制符号转换(诸如解复用)为并行数据以生成N个并行符号流，其中N是在eNB102和UE116中使用的IFFT/FFT大小。大小为N的IFFT块215对N个并行符号流执行IFFT操作，以生成时域输出信号。并行到串行块220转换(诸如复用)来自大小为N的IFFT块215的并行时域输出符号，以生成串行时域信号。添加循环前缀块225将循环前缀插入时域信号。上变频器230将添加循环前缀块225的输出调制(诸如上变频)到RF频率以用于通过无线信道发送。信号也可在转换到RF频率之前在基带处被滤波。从eNB102发送的RF信号在穿过无线信道之后到达UE116处，并且在UE116处执行与eNB102处的操作相反的操作。下变频器255将接收信号下变频到基带频率，移除循环前缀块260移除循环前缀以生成串行时域基带信号。串行到并行块265将时域基带信号转换到并行时域信号。大小为N的FFT块270执行FFT算法以生成N个并行频域信号。并行到串行块275将并行频域信号转换为调制数据符号的序列。信道解码和解调块280解调并且解码调制符号，以恢复原始输入数据流。eNB101-103中的每一个可实现类似于在下行链路中发送到UE111-116的发送路径200，并且可实现类似于在上行链路中从UE111-116接收的接收路径250。类似地，UE111-116中的每一个可实现用于在上行链路中发送到eNB101-103的发送路径200，并且可实现用于在下行链路中从eNB101-103接收的接收路径250。图2A和2B中的每个部件可以仅使用硬件或使用硬件和软件/固件的组合来实现。作为特定实例，图2A和2B中的至少一些部件可以在软件中实现，而其他部件可由可配置的硬件、或软件和可配置的硬件的组合实现。例如，FFT块270和IFFT块215可以被实现为可配置的软件算法，其中大小N的值可以根据实现方式来修改。此外，尽管描述成使用FFT和IFFT，这仅通过举例说明的方式，并且不应解释为限制本公开的范围。可使用其他类型的变换，诸如离散傅里叶变换(DFT)和离散傅立叶逆变换(IDFT)函数。将理解，变量N的值对于DFT和IDFT函数可以是任何整数(诸如1、2、3、4等)，而变量N的值对于FFT和IFFT函数可以是为2的幂的任何整数(诸如1、2、4、8、16等)。尽管图2A和2B示出无线发送路径和接收路径的实例，但可对图2A和2B进行各种改变。例如，图2A和图2B中的各种部件可以被结合，进一步细分、或者省略，并且附加部件可以根据特定需要来进行添加。另外，图2A和2B用来示出可在无线网络中使用的类型的发送路径和接收路径的实例。任何其他适合的体系结构可用于支持无线网络中的无线通信。图3示出根据本公开的示例性UE116。图3所示的UE116的实施方案仅用于说明，并且图1的UE111-115可具有相同或相似的配置。然而，UE具有多种多样的配置，图3不将本公开的范围限制到UE的任何特定实现方式。UE116包括天线305、射频(RF)收发器310、发送(TX)处理电路315、麦克风320和接收(RX)处理电路325。UE116还包括扬声器330、主处理器340、输入/输出(I/O)接口(IF)345、小键盘50、显示器355和存储器360。存储器360包括基本操作系统(OS)程序361和一个或多个应用362。RF收发器310从天线305接收由网络100的eNB发送的输入RF信号。RF收发器310下变频输入RF信号以生成中频(IF)或基带信号。IF或基带信号被发送到RX处理电路325，RX处理电路325通过将基带或IF信号滤波、解码和/或数字化，生成处理的基带信号。RX处理电路325将处理的基带信号发送到扬声器330(诸如用于语音数据)或发送到主处理器340用于进一步处理(诸如用于网络浏览数据)。TX处理电路315从麦克风320接收模拟或数字语音数据，或从主处理器340接收其他输出基带数据(诸如网络数据、电子邮件、或交互式视频游戏数据)。TX处理电路315将输出基带数据编码、复用和/或数字化，以生成处理的基带或IF信号。RF收发器310从TX处理电路315接收输出处理基带或IF信号，并且将基带或IF信号上变频到通过天线305发送的RF信号。主处理器340可包括一个或多个处理器或其他处理装置，并且执行存储在存储器360中的基本OS程序361以控制UE116的总体操作。例如，主处理器340可根据众所周知的原理通过RF收发器310、RX处理电路325和TX处理电路315，控制正向信道信号的接收和反向信道信号的发送。在一些实施方案中，主处理器340包括至少一个微处理器或微控制器。主处理器340还能够执行驻存在存储器360中的其他处理和程序，诸如用于实现高性能联合安全高级LDPC加密编码(JSALC)的操作。如执行过程所要求的，主处理器340可将数据移动到存储器360中或之外。在一些实施方案中，主处理器340被配置来基于OS程序361或响应于从eNB或操作者接收的信号执行应用362。主处理器340还联接到I/O接口345，I/O接口345给UE116提供连接到其他装置(诸如膝上型计算机和手持计算机)的能力。I/O接口345是这些附件与主控制器340之间的通信路径。主处理器340还联接到小键盘350和显示单元355。UE116的操作者可使用小键盘350以将数据输入到UE116中。显示器355可以是液晶显示器、或能够呈现文本和/或至少有限图形(诸如来自网站)的其他显示器。存储器360联接到主处理器340。存储器360的一部分可包括随机访问存储器(RAM)，并且存储器360的另一部分可包括闪速存储器或其他只读存储器(ROM)。尽管图3示出UE116的一个实例，但可以对图3进行各种改变。例如，图3中的各种部件可以被结合、进一步细分、或者省略，并且附加部件可以根据特定需要来进行添加。作为特定实例，主处理器340可以被分成多个处理器，诸如一个或多个中央处理单元(CPU)和一个或多个图形处理单元(GPU)。另外，尽管图3示出被配置成移动电话或智能电话的UE116，但UE可被配置来作为其他类型的移动装置或固定装置操作。图4A示出根据本公开的被配置来对数据进行加密并且对加密的数据进行编码的装置。尽管某些细节将参考编码器400的这些部件来提供，但是应理解其他实施方案可以包括更多、更少、或者不同的部件。编码器400包括加密模块410和编码模块420。在编码器400中，加密模块410是与LDPC编码模块分开的模块，不与编码模块420集成。加密模块410包括被配置来实现AES加密算法的电子处理电路。也就是说，加密模块410接收明文405(诸如128比特明文)，并且使用明文405生成密文415。加密模块410包括轮数(Nr)，诸如十轮。加密模块410将密文415输出到编码模块420。编码模块420包括被配置来实现LDPC编码算法的电子处理电路。也就是说，编码模块420从加密模块接收密文415(诸如128比特密文415)，并且生成编码数据块425(诸如672比特编码数据块)。编码数据块425是明文数据405的加密编码表示。编码模块420将编码数据块425输出到发送编码数据块425的发送模块(未示出)。图4B示出图4的加密模块410。尽管某些细节将参考加密模块410的这些部件来提供，但是应理解其他实施方案可以包括更多、更少、或者不同的部件。例如，加密模块410包括两个密钥加法模块411a、411b、字节代换块412、查找表413、行移位块414、以及列混合块415。在2000年代早期，正式承认在REF7中描述的高级加密标准(AES)用于商用，作为对数据加密标准(DES)的增强。AES支持多个密钥长度，诸如AES-128、AES-192和AES-256。根据AES方法，明文405布置在128比特块中并且输入到第一轮AES，随后字节代换块412在将轮密钥0添加到明文数据405之后接收数据416a。(见REF7)。也就是说，在AES-128实现方式中，密钥加法模块411a接收128比特明文数据405，并且作为响应，将轮密钥0与明文数据405相加，其中轮密钥0具有128比特长度，并且随后将数据416a输出到字节代换块412。字节代换块412基于GF(28)上的乘法逆元值的查找表(LUT)，用对应字节值代替每个字节。LUT413被称为“S-BOX”。S-BOX413使得字节代换块412能够执行一对一的非线性映射，以使得对于A输入字节和B输入字节S(A+B)≠S(A)+S(B)。字节代换块412将数据417输出到使4-字节行循环移位的行移位块414。随后，数据418进入列混合层块415，其中移位的行数据列通过矩阵乘法来变换。矩阵乘法是非二进制的以便提供高扩散。在GF(28)上实现矩阵乘法。通过将轮密钥1与列混合数据419相加而结束第一轮。例如，当密钥加法块411b将数据416b输出到字节代换块412以用于下一轮时，下一轮开始。相同的迭代过程施加到前Nr-1轮。而在最后轮(即轮Nr)中不执行列混合层功能。也就是说，当轮密钥索引i＝Nr-1时，列混合块415仅输出与所接收的数据418完全相同的数据419，并且密钥加法模块411b仅输出与所接收的数据419完全相同的数据415。在AES-128的情况下，Nr＝10。在AES-192实施方案中，Nr＝12，在AES-256实施方案中，Nr＝14。图5A和5B示出根据本公开的通信系统，其中在相同装置中处理加密过程和信道编码过程。图5A示出发送设备500。图5B示出接收设备555。尽管某些细节将参考发送设备500和接收设备555的这些部件来提供，但是应理解其他实施方案可以包括更多、更少、或者不同的部件。在过去几十年中，已经建议在对安全方面的最小或没有折衷的情况下解决加密/解密计算复杂性的解决方案。作为建议的解决方案的一个实例，REF8描述加密编码，其将加密和信道编码组合，并且启用加密的总体较低计算复杂性和较高数据速率同时维持安全级别。REF8中的加密编码方法的主要问题是信道代码复杂性显著增加以便支持加密过程。REF8中的编码方法的另一个问题是信道代码误帧率(FER)性能被折衷以便适应安全性。当单个装置处理加密过程和信道编码过程两者时，加密编码是可行的。具体地，加密编码是在单个步骤中执行加密和误差校正编码的程序，附加地，加密编码是在单个步骤中执行解密和误差校正解码的程序。图5A-5B示出加密/解密过程与信道编码/解码过程的近似，并且此近似使得加密编码能够实现。发送设备500包括连结在一起以形成加密编码模块530的加密模块510和编码模块520。发送设备500包括发送基带(TxBB)模块535、发送射频(TxRF)模块540和天线545(诸如发送天线)。注意图5A中的部件510和520能以与图4中的对应部件410和420相同或类似的方式操作。在某些实施方案中，TxBB模块535包括正交频分复用(OFDM)基带处理器。在加密编码模块530中，加密模块510与编码模块520集成。也就是说，加密编码模块530包括被配置来实现AES加密算法和LDPC编码算法的电子处理电路。也就是说，加密编码模块530将128比特明文接收到加密模块510中，根据10轮(Nr＝10)使用明文505a生成128比特密文515，随后生成672比特编码数据块525t，并且将编码数据块525t输出到TxBB模块535。编码数据块525t是明文数据505a的加密编码表示。低密度奇偶校验(LDPC)代码具有实现接近香农极限的性能的能力。(见REF9)。附加地，LDPC结构不适用于快速和有效的并行解码。减少代码复杂性的主要途径是使用准循环(QC)代码，准循环(QC)代码通过以循环位移形式分组顺序的Z比特(也被称为“提升因子”)来将结构添加到LDPC。根据下三角矩阵(回代)方法执行奇偶校验计算以促进编码过程。根据下三角矩阵(回代)方法，基于当前等式和上行等式获得编码器奇偶校验比特。电信标准(诸如在REF8中描述的IEEE802.11ad标准(WiGig)和IEEE802.15.3c标准)在其物理层误差控制方案中利用LDPC码。TxRF模块540是小电子电路，其使用天线545发送多个载波频率中的一个(例如，60吉赫兹(GHz))上的无线电波。TxRF模块540耦合到天线545，以经由天线545将编码数据块525t无线地通过信道550(诸如光学通信信道或RF通信信道)发送到接收设备555。信道550容易受到基于环境的干扰，并且干扰可导致天线545所发送的编码数据块525t与接收设备555的天线560处所接收的编码数据块525r不同。也就是说，信道550中的干扰由于以下导致误差：例如，由于RF频谱发送、RF堵塞、来自非网络装置的发送、在重叠信道上的发送、隐藏节点、或来自共享一个信道的过多无线电的信道拥挤。当信道550通畅时，天线545所发送的编码数据块525t与天线560处接收的编码数据块525r相同，但当信道具有干扰(即不通畅)时可能是不同的。接收设备555包括可接收编码数据块525r的接收天线560、接收RF(RxRF)模块565、接收基带(RxBB)模块570和解密解码模块575。也就是说，接收设备555包括连结以形成解密解码模块575的LDPC解码模块580和AES解密模块590。在解密解码模块575中，解密模块590与解码模块580集成。也就是说，解密解码模块575包括被配置来实现AES解密算法和LDPC解码算法的电子处理电路。解密解码模块575将672比特编码数据块525r接收到解码模块580中，使用672比特编码数据块525r生成128比特密文585，随后根据十轮(Nr＝10)生成128比特明文505b，并且输出128比特明文505b。128比特明文505b是明文数据505a的解密解码表示。具体地，128比特明文505b与明文数据505a完全相同。作为将密码学与误差校正组合的另一个实例，REF8描述使用误差校正码以用于加密，并且利用用于误差校正的相同硬件来使用通过代数码的公钥密码系统以用于安全。REF8的系统中的所有用户共享一组共同安全参数：n、k、t，其中针对在GF(2m)上的次数为t的每个不可约多项式存在长度n＝2m的二进制不可约戈帕码，其中大小对应于关系k≥n-mt，并且该组共同安全参数能够以比率R＝k/n校正t个或更少误差的任何模式。作为将密码学与误差校正组合的另一个实例，联合AES-LDPC码包括将加密和误差校正组合到单个原型中的私钥密码系统。(见REF81)。类似于Rijndael加密法(AES)，联合AES-LDPC方案是迭代的。联合AES-LDPC加密由7轮组成，其中前六轮与具有6轮的AES方法相同，并且将LDPC编码器方案附到第七轮的结束以用于误差校正。因此，联合AES-LDPC方案将128比特明文加密成256比特密文，从而得到比率R＝1/2LDPC码。在类似REF81中的方案的联合AES-LDPC方案中，最后4个AES轮被LDPC编码代替。联合AES-LDPC方案的某些问题是：1)误差校正LDPC码结构与128比特AES对齐，然而，需要使用可显著改善BER性能的较高LDPC块大小的能力。2)LDPC码扩散基于代码的最小距离，其比k＝128＝43.5明文大小小得多。3)LDPC码是线性码，并且因此易于受到来自黑客的任何线性攻击。也就是说，LDPC码的线性显著降低了代码的安全性。对于减少轮AES-128加密法，当轮数是Nr＝6时，加密密文具有Rp＝46的最大比特传播率，其比特征为Rp＝49的AES-128标准(其中Nr＝10)不安全得多。联合AES-LDPC方案不提供充分性能联接的充分安全性。特别地，联合AES-LDPC方案由于其随机性而需要高复杂性，以实现LDPC码(同时与AES组合)的潜在强度，以用作具有对差值和线性密码分析的强抵抗性以及对square攻击的抵抗性的强加密法。图6示出根据本公开的实施方案的联合安全高级LDPC加密编码(JSALC)系统。图6所示的JSALC系统600的实施方案仅用于说明。可以使用其他实施方案而不脱离本公开的范围。如以下进一步描述的，与以上所描述的将密码学与误差校正组合的实例相比，JSALC系统和方法降低了系统的总体硬件复杂性，同时增加安全级别和降低代码的BER。具体地，JSALC系统和方法都提供了至少与AES标准加密方法一样高的安全级别，维持任何当前使用的信道代码(诸如LDPC码)的BER性能，全都具有与以上所描述的连结加密编码方法相比降低的复杂性。JSALC系统600包括JSALC发送器601和JSALC接收器602，其各自基于LDPC码实现被称为联合安全高级LDPC加密编码(JSALC)的加密编码方法。JSALC加密编码方法由以下两个部分形成：1)被称为联合安全高级LDPC加密(JSALE)的加密部分；和2)被称为安全LDPC信道编码(SLCC)的对应信道编码部分。也就是说，JSALC系统600包括加密/解密部分(即JSALE部分)和信道编码/解码部分(即SLCC部分)。因此，发送器601包括JSALELDPC编码器610、硬判决缓冲器620和SLCC编码器630。接收器602包括SLCC解码器640，决策缓冲器650和JSALELDPC解码器660。JSALC发送器601和JSALC接收器602的硬件实现方式通过使JSALE和SLCC基础H-矩阵一致化来降低复杂性并且增加硬件重新使用。更具体地，JSALELDPC编码器610/解码器660和SLCC编码器630/解码器640共享相同的基本H-矩阵结构，其中JSALE编码器/解码器与SLCC编码器/解码器之间的差异是SLCC还使用第二级别提升因子Zp，其通过Zp提升256比特以创建最终的Zp×256比特数据块。以下分别参考图9和图10更详细地描述JSALELDPC编码器610和解码器660的硬件实现方式。为了实现与AES标准相同或更高的安全性，任何安全系统需要具有以下特征：用于保护免于任何差值或线性攻击的非线性函数(例如，S-BOX)、用于保护免于任何选择明文攻击的128比特或以上的密钥输入、以及49(即AES标准的扩散级别)或更高的低复杂性高扩散。低复杂性高扩散值是基于轮间高扩散(HD)函数的轮测量值。JSALELDPC编码器610和解码器660实现合并以上所有特征的JSALE加密/解密方法。JSALELDPC编码器610使用将明文顺序编码的准循环(QC)LDPC分层编码器来对明文进行加密。顺序意味着从第一行到最后一行逐行进行。JSALELDPC编码器610执行密钥加法、非线性字节代换、以及行间的高扩散操作。JSALELDPC编码器610使用H-矩阵，以下参考图8更详细地描述所述H-矩阵。H-矩阵奇偶校验部分是下三角矩阵以便提供较低复杂性编码。在某些实施方案中，编码的数据以删截率(Rpunc)来删截，以将最终比率(即有效比率(Re))增加到Re＝R/(1-Rpunc)。注意被限定为删截率(Rpunc)的互补率，其中作为举例，JSALELDPC编码器610接收128比特明文数据605a，对数据605a进行加密编码，并且将密文615输出到硬判决缓冲器620。密文615具有表示为的长度。硬判决缓冲器620输出JSALE编码的数据的数据块625，其具有表示为Zp×Rs×256的比特长度。表1总结了由SLCC编码器610基于SLCC码率(Rs)输出的比特数之间的关系。SLCC编码器630还对JSALE编码的数据625进行编码并且输出具有SLCC编码的数据的数据块635t。SLCC编码的数据的数据块635t具有表示为Zp×256比特的比特长度。JSALC发送器601将数据635t发送到JSALC接收器602。RsZp×Rs×256比特1/21285/81603/419213/16208表1：Rs值与基于128比特明文输入从JSALC发送器输出的最终比特数之间的关系JSALELDPC解码器660使用以逆序对密文进行顺序地解码的准循环(QC)LDPC分层解码器破译密文。在解码器660的情况下，顺序地意味着从最后一行到第一行逐行进行。JSALELDPC解码器660执行密钥加法、逆高扩散、以及行间的非线性字节代换的逆操作。JSALELDPC解码器660使用JSALELDPC编码器610使用的相同H-矩阵。作为举例，JSALC接收器602从JSALC发送器601接收数据635r。当通过通畅信道发送数据635t时，数据的编码数据块635t与SLCC解码器640处接收的数据635r相同，但当信道具有干扰时可能是不同的。SLCC编码的数据的数据块635t具有表示为Zp×256比特的比特长度。SLCC解码器640对JSALE编码的数据635r进行解码，并且输出JSALE编码的数据的数据块645，其具有表示为Zp×Rs×256的比特长度。决策缓冲器650从SLCC解码器640接收JSALE编码的数据的数据块645。表1中的关系也适用于SLCC解码器640。决策缓冲器650将密文655输出到JSALELDPC解码器660。在某些实施方案中，决策缓冲器650是生成到JSALELDPC解码器660的多比特精度LLR输入的软判决缓冲器。在某些实施方案中，决策缓冲器650是生成到JSALELDPC解码器660的单比特精度LLR输入的硬判决缓冲器。基于LLR输入具有单比特精度还是多比特精度，JSALE解密处理可以分别是硬的或软的。密文655具有表示为128/Re的长度。JSALELDPC解码器660对密文655进行加密编码以恢复和输出128比特明文数据605b。128比特明文605b是明文数据605a的解密解码表示，以使得明文605b与明文数据605a完全相同。在某些实施方案中，发送器601通过以删截率(Rpunc)删截H-矩阵来减少发送到接收器602的比特数，以将最终发送的码率(Re)增加到Re＝R/(1-Rpunc)。也就是说，发送器601根据与接收器602共同的删截模式来删截H-矩阵。为了减少密文615的比特长度，接收器602与发送器601共享共同删截模式和共同H-矩阵循环移位值。因此，接收器602可使用REF34中描述的一种置信传播(BP)迭代解码方法来将数据解码。另外，接收器602可能在每个迭代中以从最后一行返回第一行的逆序来对数据635r进行解密/解码。此外，因为删截模式也可以是密钥，通过将发送码率略微减少到Re＝dR/(1-Rpunc)，发送器601可在信道上向接收器602发送虚拟比特组，其中d→1是虚拟率。因为共同删截模式使得接收器602能够知道虚拟比特的位置并且对数据进行正确的解密/解码，接收器602删截虚拟比特。注意可施加不同的删截模式以提供高码率。然而，码率越高，JSALELDPC解码器660将必须执行以将数据正确解码的迭代的数目越大。增加解码器迭代数线性地增加了总解密复杂性。同时，增加LDPC解码器的迭代数目也线性地增加了密码分析复杂性。此外，JSALELDPC的最大似然(ML)解码是高度复杂的O(2128)，因此任何暴力ML密码分析是不切实际的。不同于其他加密编码方法，JSALC系统600的JSALE加密部分并不代替无线系统的信道编码。JSALE是与适合具体无线信道特征的无线系统信道编码器(SLCC)一起工作的加密层的一部分。因此，JSALE方法具有比所有常规AES-128系统高4倍的安全级别，而JSALE方法对总体数据率不造成影响或仅造成最小影响(≤20％)。JSALE方法具有的对总体数据率的影响量取决于JSALE的差错恢复要求。此外，安全LDPC信道代码(SLCC)FER/BER性能符合通信标准，其中在等于10-2的误帧率(FER)处Eb/N0<2dB，具有离随机编码限(RCB)仅1分贝(dB)的间隙。作为技术优点，JSALC系统600重新使用LDPC编码器/解码器硬件资源以用于JSALE部分和SLCC部分两者，由此导致JSALC系统硬件比其他AES/LDPC连结系统(诸如，图5A和图5B的加密编码模块530、解密解码模块575)消耗总体更小的区域，并且消耗更少的电力。总而言之，JSALC系统是比其他加密编码系统更高安全性的加密方法，并且维持了可接受的信道代码BER/FER性能。图7A示出根据本公开的实施方案的与JSALC编码方案相关联的奇偶校验H-矩阵。例如，JSALELDPC编码器610和解码器660可使用H-矩阵700来执行加密编码功能。图7A所示的矩阵700的实施方案仅仅用于说明。可在不脱离本公开的范围的情况下使用其他实施方案。H-矩阵700是符合WiGig标准的1/2码率H-矩阵，其是基于每个符号336子载波的WiGigOFDM大小的(对于QPSK是双比特)。另外，1/2码率H-矩阵700是表示每帧传输672比特(bpf)的672×336矩阵。具体地，H-矩阵700具有每行672比特和每列336比特，因此每个帧传输是来自H-矩阵700的一行。在其他实施方案中，H-矩阵可具有任何合适的比率，诸如5/8、3/4或13/16码率(R)。行(1,3)、(2,4)、(5,7)是使得LDPC比率1/24-层可解码的相互排斥的行对。REF14描述了关于LDPC码和解码器架构以及对应的实现方式复杂性的其他细节。另外，所示的H-矩阵700具有在提升因子(Z)42的情况下为672比特的块大小(N)。与本公开一起使用的H-矩阵的其他实施方案可具有其他块大小和提升因子。提升因子指示以循环移位形式分组的连续比特数Z。也就是说，提升因子Z＝42指示的是，以42比特对块码进行分组，以使得块大小(N＝672)形成N/Z＝672/42＝16个Z-比特组。Z-比特组中的每一个形成一列，以使得H-矩阵700包括16列。第一个八列705表示系统(或数据)比特，而第二个八列710表示奇偶校验比特(或冗余比特)。因此，使用H-矩阵700，每个帧传输包括336个系统比特和336个奇偶校验比特。Z提升因子以循环移位形式限定每个矩阵的比特数。因此，H-矩阵700的16列中的每一个包括许多大小为Z×Z比特的单位矩阵，其中每个单位矩阵形成H-矩阵700的一行。H-矩阵700中的行数可表示为：每列的比特数/Z＝336/42＝8行或表示为R×列数＝1/2×16＝8行。H-矩阵700中的每行形成一层。八行以从0至7顺序地索引或编号，并且八层以从1至8索引。每个数字表示子矩阵，所述子矩阵是大小为Z×Z比特的单位矩阵的循环移位。“-1”值表示零矩阵。因此，“-1”值指示在计算中未使用的位置。剩余值(即，具有非“-1”的值)是表示子矩阵的位置值。例如，在第一行(行0)中，第一列(列0)示出数字40，这意味着第一个42比特在第一个42奇偶校验等式中循环右移40比特，对于剩余比特也是这样。图7B示出由数字40表示的子矩阵，其中中间的三十行被隐藏而无法看到。具体地，在由数字40表示的子矩阵中，行以0至41索引，列以0至41索引，并且第一行除了具有列索引40的列包括比特值“1”之外全部是零。另外，在由数字40表示的子矩阵中，第二行(行1)除了具有列索引41的最后一列包括比特值“1”之外全部是零。另外，在由数字40表示的子矩阵中，第三行(行2)除了具有列索引0的第一列包括比特值“1”之外全部是零。对于子矩阵的剩余行继续此模式，以使得最后一行(行41)除了具有列索引39的第40列包括比特值“1”之外全部是零。作为另一个实例，图7C示出由数字18表示的子矩阵，其中多行被隐藏而无法看到。在H-矩阵700中，设置在第一层中、奇偶校验比特的第一列(即，列8)处的子矩阵由数字18表示。在H-矩阵700的奇偶校验部分710的第一层中，除了第一列之外的全部列包括零子矩阵。由数字18表示的子矩阵包括通过将XOR函数应用于系统比特的第一层而生成的奇偶校验比特。具体地，XOR(40,38,13,5)生成由数字18表示的子矩阵的第一行的列18的比特值。XOR(41,39,14,6)生成由数字19表示的子矩阵的第一行的列18的比特值。将XOR函数应用于层1内的Z行中的每一个的系统比特705的这一过程重复直到处理下一层为止。后一层(层2)在与生成子矩阵的前一层(层1)相同的列中生成第一子矩阵。在层2中，由数字2表示的子矩阵包括通过将XOR函数应用于系统比特的第二层和前一层奇偶校验比特两者而生成的奇偶校验比特。具体地，XOR(34,35,27,30,18)生成由数字2表示的子矩阵的第一行的列2的比特值。在已经生成由数字2表示的子矩阵的整体的比特值之后，层2通过使用由数字2表示的子矩阵来生成层2的下一列中的第二子矩阵。具体地，在层2中，XOR(34,35,27,30,2)生成由数字1表示的子矩阵的第一行的列1的比特值。在与奇偶校验比特的前一层相同的列中生成奇偶校验比特的第一子矩阵并且随后在下一列中使用同一层的前一列生成奇偶校验比特的第二子矩阵的这一过程重复直到全部层都被处理。图8示出根据本公开的实施方案的用于由JSALELDPC编码器/解码器实现的JSALE加密过程801的LDPCH-矩阵800，所述JSALELDPC编码器610/解码器660具有小于基本码率(1/2)的删截率。图8所示的JSALE过程801的实施方案仅仅用于说明。可在不脱离本公开的范围的情况下使用其他实施方案。H-矩阵800可与图7A的H-矩阵700相同或相似。H-矩阵800的每个子矩阵根据对应的行索引(i)和列索引(j)标记为“Si,j”，其中行索引和列索引各自是从0至15的相应一组整数。例如，在H-矩阵800的第一行(行0)中，第一列(列0)标记为“S0,0”并且可表示H-矩阵700的层1中的子矩阵“40”。同样地，子矩阵“S0,8”、“S1,8”、“S1,9”和“S2,10”可分别表示H-矩阵700的层1中的子矩阵“18”、H-矩阵700的层2中的子矩阵“2”、H-矩阵700的层2中的子矩阵“1”和H-矩阵700的层3中的子矩阵“41”。QC-LDPC块大小从具有比率R＝1/2、提升因子Z＝16、16列和8行的256比特LDPC块H-矩阵导出，其中列数被表示为比特数/提升因子＝256/16＝16，并且其中行数被表示为列数×R＝16×1/2＝8。JSALELDPC编码器610通过多个输入端子(诸如每列系统比特的输入端子)接收128比特明文605a，其中每个输入端子并行接收16比特数据。为了生成H-矩阵800的第一层，JSALELDPC编码器610使用第一密钥802a执行密钥加法，随后执行非线性字节代换(S-Box)，并且随后使用128比特明文605a执行高扩散(HD)操作。接下来，JSALELDPC编码器610生成子矩阵“S0,8”的奇偶校验比特。也就是说，在JSALC发送器601通过将JSALE方法应用于{“S0,0”…“S0,7”}来对明文605a进行加密之后，随后SLCC编码器630通过使用SLCC方法附加层1的奇偶校验部分来对层1进行信道编码。为了生成H-矩阵800的每个后续层，JSALELDPC编码器610使用每轮递增地更大的密钥802b-o执行密钥加法、S-Box操作以及行之间的HD操作。也就是说，为了生成H-矩阵800的行i，JSALELDPC编码器610通过将第i个密钥802b-o应用于先前的行数据{“Si-1,0”…“Si-1,7+i”}来执行密钥加法，其中i是当前轮(行)的索引。具体地，为了生成H-矩阵800的第二行，JSALELDPC编码器610通过将第二密钥802b(行1密钥)应用于行0数据{“S0,0”…“S0,8”}来执行密钥加法，其中对于第二层来说i＝1。第二密钥802b的比特数比第一密钥802长。在每个密钥加法步骤802b-o之后，先前的行数据{“Si-1,0”…“Si-1,7+i”}被馈送到非线性S-Box函数。随后，先前的行数据{“Si-1,0”…“Si-1,7+i”}进入保证4比特扩散的高扩散(HD)函数块。随后，SLCC编码器630对当前的轮数据{“Si,0”…“Si,7+i”}进行信道编码。迭代过程继续直至全部Nr＝8轮(行)。此时，JSALC发送器601将256比特密文805发送到JSALC接收器602。使用安全的密钥交换将密文805的这些256比特作为私钥发送。相同密钥用作256比特扰码器的种子或对256比特已编码的密文805输出进行XOR。在发送器601发送256比特密文805的实施方案中，来自JSALELDPC编码器610的输出数据615是256比特的密文805。在发送器601发送小于256比特密文805的全部的其他实施方案中，输出数据615不同于256比特已编码的密文805，因为由JSALELDPC编码器610生产的256比特的密文805在作为输出数据615从JSALELDPC编码器610输出之前被删截。在某些实施方案中，16×8×4比特(0000指示禁用)＝512比特，它们之中仅(8×8×4)256比特的最大值全部是非零的(下三角矩阵并且Wr＝8)。在某些实施方案中，加密密钥的大小是恒定的，诸如128比特，例如，对于第一层之后的层来说，以删截率Rpunc删截来自先前层的系统数据{“Si-1,0”…“Si-1,7”}，以使得每行将密钥802b-o与同一列数(即，128比特)相加。第一密钥802a具有针对第一轮(轮i＝0)的128比特密钥长度。JSALE加密QC-LDPCH-矩阵循环移位值可被保密或以其他方式使数据不会被不意图接收JSALC加密编码的装置得到，并且删截模式可被保密。加密密钥在发送器601与接收器602之间通过安全信道进行传送。加密密钥的大小在128比特至256比特之间变化，例如，对于第一层之后的层来说，也将增大的密钥大小与H-矩阵的奇偶校验部分相加，并且密钥长度逐行递增地增加。第一密钥802a具有针对第一轮(轮i＝0)的128比特密钥长度。图9示出根据本公开的实施方案的JSALELDPC编码器610的硬件实现方式的流程图。图9所示的编码器610的实施方案仅用于说明。可在不脱离本公开的范围的情况下使用其他实施方案。图9和图10中的JSALE加密/解密流程图示出在Rpunc＝1/2(Re＝1)，Nr＝8情况下相应的加密/编码和解密/解码实例。在每个LDPC编码行1≤i≤8中，编码的数据附加有新的奇偶校验列。编码的数据随后在下一次密钥加法之前由列1≤j≤8进行删截，从而将整个过程维持为基于128比特的。在Rpunc＝1/2(即，Re＝1)的情况下，JSALE解密/解码硬件以加密的反向顺序从最后一行至第一行进行处理。解密/解码可作为硬判决进行处理。Rpunc＝1/2(Re＝1)JSALE加密的优点在于，解密仅需要单次LDPC解码迭代来恢复明文。以速率Rpunc＝1/2(Re＝1)进行处理的缺点在于，其不具有差错恢复能力。然而，在某些实现方式(诸如通过空白信道的传输)中，放弃的差错恢复不是缺点，特别是在考虑到高有效率(Re＝1)的技术优点的情况下。JSALELDPC编码器610实现以上参考图8描述的JSALE加密过程801。JSALELDPC编码器610包括密钥加法层处理块905a、905b、S-Box910处理块、HD处理块915、编码块920和列删截处理块925。为了简单起见，根据本公开的实施方案，字节代换块和S-BoxLUT一起被称为“S-BOX”。注意，组件905a、905b和910可与图4的AES标准加密块的相应组件411a、411b和412相同或相似。在第一轮中，将行密钥索引(i)设定为零。密钥加法层905a接收128比特明文605a，通过将XOR函数应用于明文605a和密钥802a来将第一密钥802a(行密钥0)与明文605a相加，并且输出128比特的数据930。例如，数据930可与从图4所示的标准AES410的密钥加法模块411a输出的数据416a类似。响应于接收到128比特的数据930，S-BOX910输出来自S-BOXLUT的非线性对应的128比特数据935。例如，与S-BOX910相关联的S-BOXLUT可与图4所示的LUT413相似，另外，128比特数据935可与从标准AES410的字节代换块412输出的数据417相似。响应于接收到128比特数据935，HD块915应用具有HD值49或更大的低复杂性高扩散函数或根据列置换而混合列的函数，并且输出128比特数据940。对于此第一轮，128比特数据940表示H-矩阵800的层1的系统部分，即，{S0,0…S0,7}。响应于接收到128比特数据940，编码器920基于128比特的数据940和H-矩阵700生成16个奇偶校验比特(即，子矩阵S0,8)，将新生成的奇偶校验子矩阵S0,8连结到128比特数据940，并且输出144比特数据945。在编码器不具有列删截块925的实施方案中，144比特数据945是第一轮的输出，即，{S0,0…S0,8}。下一轮(即，第二轮)开始于密钥加法层905b，所述密钥加法层905b接收144比特加密编码的数据945，使行密钥索引递增一(即，i++)，将下一密钥802b(行密钥i)与加密编码的数据945相加，并且将144比特的数据955输出到S-BOX910，以便处理第二轮加密编码。也就是说，在编码器610不具有删截块925的实施方案中，编码器610针对接收到的明文数据605a的每比特生成两比特密文805，这对应于有效码率Re＝1/4，因为SLCC编码器630针对密文615中的每比特生成两比特的编码数据块635t。当编码器610不删截时，互补的删截率小于H-矩阵的基本码率(R)，从而得到小于基本码率的非删截有效码率(Re)(Re<R)。在编码器610具有列删截块925的某些实施方案中，第一轮的输出是从列删截块925输出的数据950。列删截块925使得发送器601能够基于删截率(Rpunc)将有效码率(Re)调节到(1≥Re≥1/2)范围内。也就是说，编码器610针对根据H-矩阵700基本码率(R＝1/2)接收到的明文数据605a的每比特生成两比特密文805(即，R区别于最终的有效码率Re)。列删截块925删截或以其他方式去除来自加密的数据940的比特的子集或一部分，从而防止SLCC编码器630接收到从256比特密文805a删截出的比特的子集。SLCC编码器630针对删截的、减小长度的密文615中的每比特生成1/Rs比特(即，对于Rs＝1/2为2比特)的编码数据块635t。当删截的密文615具有小于256比特的比特长度时，编码数据块635t包括[256>(Zp×Rs×256)≥128]范围内的比特数。在第一轮中，列删截块925接收输出数据945，将列索引(j)设定为零，删截列j，并且输出删截的数据950。删截的数据950具有(Rpunc×128)比特的比特长度，例如，当Rpunc＝8/9时，数据950具有128比特的比特长度。编码器610的列删截块925实现大于或等于H-矩阵的基本码率(R)且小于的互补的删截率因此得到大于基本码率且小于1的部分删截有效码率(R≤Re<1)。在编码器610具有列删截块925的某些实施方案中，下一轮(即，第二轮)开始于密钥加法层905b。对于处理第一轮之后的轮来说，密钥加法层905b接收删截的128比特数据950的(Rpunc×128)比特，使行密钥索引递增1(即，i++)，将下一密钥802b(行密钥i)与128比特数据950相加，并且将128比特的数据955输出到S-BOX910，以便处理第二轮加密编码。也就是说，在编码器610包括删截块925的实施方案中，编码器610针对接收到的明文数据605a的每比特生成小于两比特的密文805，这对应于1≥Re>1/2范围内的有效码率，因为SLCC编码器630针对密文615中的每比特生成1/Rs比特的编码数据块635t。列删截块925存储与解码器660中相同的删截模式。可使用各种删截模式，只要发送器601和接收器602两者针对相同的明文数据605a使用相同的删截模式。HD915函数是灵活的并且可通过比AES中的列混合函数简单的简单线性二进制运算来计算。(见REF7)。在某些实施方案中，HD915可应用非二进制运算。在HD915函数中，根据代码的最小间距导出的256比特LDPC的自然扩散被添加到JSALE的整体扩散计算。256比特LDPC的自然扩散可被设计成dmin≥16＝42。因此，针对8行的整体JSALE扩散是Rp＝4842＝410，这比49的AES-128扩散高四倍。作为使用JSALE方法的结果，加密的安全等级增加到甚至高于在Rp＝410情况下的AES-128。准循环LDPC行编码过程替换AES410的行移位块414。图10示出根据本公开的实施方案的JSALELDPC解码器660的硬件实现方式的流程图。图9所示的编码器610的实施方案仅用于说明。可在不脱离本公开的范围的情况下使用其他实施方案。JSALELDPC解码器660包括两个密钥加法层1005a、1005b、解码器块1010、列删截块1015、逆HD块1020和逆S-Box1025。JSALELDPC解码器660使用对密文655进行顺序解码的准循环(QC)LDPC分层解码器来破译128比特密文655。JSALELDPC解码器660执行密钥加法层1005a、逆高扩散1020和行之间的逆非线性字节代换操作1025。JSALELDPC解码器660使用JSALELDPC编码器610使用的相同H-矩阵。JSALELDPC解码器660支持多个密钥长度，诸如AES-128、AES-192和AES-256。更具体地说，解码器660在密钥加法层1005a处接收第一轮(轮Nr)的128比特密文655，所述密钥加法层1005a使用诸如逆XOR函数的函数将行密钥Nr应用于密文655，以便恢复H-矩阵800的最后一层的奇偶校验比特，其作为128比特数据1030输出到解码器块1010。JSALE解码器660从SLCC解码器640接收经输出用于误差校正的软判决对数似然比(LLR)数据655。输入到JSALE解码器660的软判决LLR输入具有多比特精度，并且软输入解密过程得到小于1的有效码率(Re<1)。另外，将在接收器中将删截的误差添加在发送器侧中。因此，所有删截的比特全部被设定为“0”(中间值)，同时对软数据655进行密钥加法层1005a-b、逆S-Box1025和逆HD线性函数1020处理。在i∈[0,…,7]的情况下，逆S-Box1025解密(S-1)输入比特的LLR可由等式1表示。在等式1中，来自逆S-box1025的输出比特由等式2表示，其中S是可逆的，以使得k＝S(Sk-1)且j∈[0,…,7]，且K＝256，且bi，qj对于-1和+1具有等概率。在等式2中，且且k∈{0..255}。图11示出根据本公开的实施方案的用于由JSALELDPC编码器/解码器实现的JSALE加密过程1101的LDPCH-矩阵1100，所述JSALELDPC编码器610/解码器660具有等于基本码率(1/2)的删截率。图11所示的JSALE过程1101的实施方案仅仅用于说明。可在不脱离本公开的范围的情况下使用其他实施方案。LDPCH-矩阵1100类似于H-矩阵800并且可基于图7A的H-矩阵700。JSALE过程1101是特殊情况，其中删截率是Rpunc＝1/2，这对应于比率不减小并且最终的有效码率为(Re＝1)。JSALE过程1101在每行编码中删截数据并且在整个加密过程中将编码大小维持为128比特。实现等于H-矩阵的基本码率的互补的删截率的JSALE过程1101得到等于1的完全删截有效码率(Re＝1)。例如，当Rpunc＝1/2时，另外且Re＝1。图12示出在(Re＝1)的情况下的JSALE加密/解密H-矩阵的实例。从编码过程排除块1230条目。加密过程开始于行i＝1。在编码器将密钥加法、S-Box和HD操作应用于行i＝1的系统数据(列1-8)之后，所生成的结果是奇偶校验列9(块1240)。随后，根据非顺序的删截模式，在第一轮结束时，针对过程的剩余部分删除列j＝3。当通过密钥加法、S-Box和HD操作处理行i＝2的非“-1”数据条目时，下一轮编码开始。对行i＝2编码数据(在列1、2和4-9中)进行处理，从而得到列10奇偶校验(示出为由数字“14”表示的子矩阵)。随后，在第一轮结束时，删截列j＝8，对于(行，列)对(3,6)、(4,2)、(5,7)、(6,1)、(7,4)、(8,5)也是如此。来自JSALE过程1101的128比特密文输出从最后一行i＝8的列9-16(8×16＝128比特)输出。以相同方式但逆行序执行解密/解码JSALE过程1101。行i＝8编码器得到列5(示出为由数字“4”表示的子矩阵)并且删截列j＝16。行i＝7编码器得到列4(示出为由数字“10”表示的子矩阵)并且删截列j＝15，以此类推。图13示出根据本公开的实施方案的分级-ZH-矩阵方法的实例。分级-ZH-矩阵方法1300仅仅用于说明。可在不脱离本公开的范围的情况下使用其他实施方案。分级-ZH-矩阵方法1300针对Rs＝1/2使用JSALE和SLCCH-矩阵结构。上部H-矩阵结构与如参考图9-10描述的JSALE256比特比率1/2LDPC码有关。随后再次用Zp＝8提升由8行和16列组成的256比特H-矩阵，以支持2048比特SLCC码。分级提升过程和解码重复使用是基于REF79的，这有助于维持与JSALE码相同的H-矩阵特性，同时重复使用其解码器硬件以便进行信道编码。可基于信道特性、SLCC结构(码率等)和JSALELDPC码结构进一步优化JSALC(JSALE+SLCC)性能，以便支持在JSALE解码器输入中的容许的t≥0比特误差(发生在信道和/或SLCC解码器中的比特误差不由SLCC解码器校正并且传递到JSALE解码器输入)与JSALE总码率Re之间进行折衷。例如，如果SLCC解码器输出和JSALE解密输入的折衷比特误差t≠0，则结果为SLCC码的Zp减小并且SLCC解码器复杂性更低(例如，减少的迭代次数)。然而，在一些情况下，需要增加JSALE解码器复杂性(即，增加的迭代次数)来恢复明文。另外，代码删截可增加解码复杂性，特别是当非线性函数(即，S-Box)嵌入在代码中时。替代解决方案是减小JSALE码率Re(减小Rpunc)并将JSALE解码器复杂性维持为较低。另外，R＝1/28×16H-矩阵结构可用于不同的数据块大小(即，WiGig–672比特等)，同时改变JSALE和SLCC的提升因子Z(即，42)的大小。增大提升因子Z可增加最小间距和JSALE整体扩散并且实现更高码率(Re)。JSALC方案的安全等级可由抗拒密码分析的JSALC测量。抗拒差分密码分析的JSALC是基于选择明文攻击的。当明文变换成密文时，基于循环过程中跟踪和追踪明文对之间的差异进行差分密码分析。对于n比特非线性函数，达到差分均匀性(密码分析复杂性等于强力O(2n))的概率阈值可表示为Td＝2-(n-1)。在JSALC系统中，如在AES中，n＝128。AES标准的S-Box块可用于JSALC系统，其中最大差分概率是4/256＝2-6。HD线性变换具有分支因子5(轮间)，从而在8轮之后得到总共(2-6)40＝2-240的最大差分概率。总计算的最大差分概率2-240<<Td＝2-127，这意味着使用如AES中所定义的S-Box和HD函数的JSALC系统已经达到差分均匀性并且不受与具有复杂性O(2128)的强力攻击具有相同等级的差分攻击的影响。这些测量结果还确认的是，比如AES中所定义的具有低得多的复杂性的S-Box和HD可达到相同阈值T(例如，可将S-Box程度从8减至4)。这同样可应用于线性密码分析，所述线性密码分析被称为使用密文的线性来恢复密钥的明文攻击。线性均匀性阈值被定义为输入输出相关的概率Tl＝2-n/2。最大AESS-Box输入输出相关是1/8＝2-3。因此，在8轮之后，总最大线性概率是(2-3)40＝2-120<<Tl＝2-64。这一结果还确认的是，可将降低复杂性的S-Box和HD函数应用于JSALC，以便达到与AES相同的抗拒等级。对于所选择的抗square攻击，JSALC方案的安全等级可由对基于字节的密文的明文攻击测量。使用JSALELDPC码的JSALC系统比AES更加抗square攻击，因为不同于AES标准，包括JSALELDPC码的JSALC系统是基于比特的密文系统。图14示出JSALE误比特率(BER)/误帧率(FER)性能。示出JSALELDPC解码器针对两种不同情景的FER/BER性能结果。在第一情景中，示出具有Re＝4/5和15次迭代的合法的预期用户。在第二情景中，示出具有Re＝4/5和50次迭代的合法的预期用户(示出为合法用户)。所使用的LDPC解码器是REF34中所描述的分层解码器。还示出QPSK未编码的BER性能以便进行比较。虽然将非法黑客(示出为非法用户)的LDPCFER性能保持为FER＝1(无论SNR如何)，但是具有Re＝4/5和15次迭代的合法的预期用户的LDPC解码FER性能对于Eb/N0≥11dB来说总是小于10E-4。如以上所解释的，JSALELDPC编码器比率为R＝1/2，因此输入数据被封装为具有128比特的数据块，从而提供256比特编码的数据。用于JSALELDPC编码器和解码器的H-矩阵与参考图8所描述的相同，其中二次提升因子Zp＝1。随后以速率Rpunc删截256比特编码的输出数据块，以便提供Re＝R/(1-Rpunc)的最终速率。数据随后通过加性高斯白噪声(AWGN)信道馈送到TxQPSK调制器中并且发送到接收器。Rx输入端处接收到的信号是QPSK解调的并且随后进行去删截，以便恢复R＝1/2256比特LDPC解码器的256比特接收到的对数似然比(LLR)输入。作为实例，从SLCC解码器输出的LLR软数据是AWGN。图15示出在Re＝4/5和Eb/N0＝13dB时相对于JSALE解码迭代数目的JSALEFER/BER性能。对于小于6的全部迭代，JSALELDPC解码器FER性能被维持成接近于1。随后，在第6次迭代时，FER性能变得小于10E-2。由于删截和S-Box，需要多次迭代以正确地恢复明文。因此，即使SLCC解码器不会收敛到无错块，JSALE解码器仍可利用增加的迭代次数来校正误差(如以上所解释的)。图16示出在Zp＝8(2048比特)的情况下的SLCC解码器性能与如图14所描述的在Zp＝1(256比特)的情况下的JSALE解码器的比较。FER性能在这两者之间进行比较并且与每个数据块大小的理论随机编码限(RCB)进行比较。在FER＝10E-4时，增加的2048比特数据块大小SLCC解码器具有优于256比特数据块解码器1.75dB的更好的FER性能。这一结果表明，在SLCC中，代码支持不总是与具有128比特的加密数据块对齐的更大的块大小(超过1000比特)。这一结果还表明，如果选择维持较小块大小的LDPC码，将会损失多于1.5dB的FER性能，这相当于：相同SNR更低数据比率或达成相同数据率而需要更高的SNR。2048比特和256比特LDPC解码器两者的FER性能仍然比对应的RCB性能差约1dB。来自RCB的1dB间隙的原因是LDPC码的准循环格式，所述准循环格式以更规则的形式安排代码以降低实现方式复杂性，从而显著地降低LDPC编码器/解码器功率消耗。如上所述，根据本公开的各种示例性实施方案的传输设备的操作可通过编码模块520对通过加密模块510生成的数据进行编码。传输设备可通过TXRF模块540来传输编码的数据。图17是示出根据本公开的各种示例性实施方案的传输设备的操作的流程图。参考图17，在步骤1710中，传输设备500可对明文数据进行编码并且生成密文数据。在此，明文数据可以是由用户等输入到传输设备的数据。另外，明文数据可以是从传输设备的内部接收到的数据。另外，明文数据可以是从传输设备的外部接收到的数据。在此，编码过程可包括密钥加法操作、字节代换、列置换、奇偶校验比特添加等。在步骤1720中，传输设备500可基于密文数据生成编码数据块。在步骤1730中，传输设备500可传输编码数据块。步骤1730的操作可由TXRF模块540执行。可将编码数据块传输到接收设备555。图18是示出根据本公开的各种示例性实施方案的传输设备的加密操作的流程图。参考图18，在步骤1810中，传输设备500可将行密钥与明文数据相加。详细地，传输设备500可将行密钥与明文数据相加并且输出第一数据。可通过将XOR函数应用于H矩阵的行中包含的比特以及行密钥来将行密钥与明文数据相加。在步骤1820中，传输设备500可针对第一数据执行字节代换。详细地，传输设备500可通过针对第一数据执行字节代换来输出第二数据。在此，可使用S-BOX910完成字节代换。另外，可非线性地完成字节代换。因此，第二数据可以是非线性数据。在步骤1830中，传输设备500可针对第二数据执行列置换。传输设备500可通过针对第二数据执行列置换来输出第三数据。在此，可通过高扩散(HD)来执行列置换。高扩散可以是非二进制运算。在步骤1840中，传输设备500可针对第三数据执行编码。传输设备500可通过对第三数据的预定义的第i行编码来输出第四数据。编码可包括将奇偶校验比特添加到第三数据的操作。在此，添加的奇偶校验比特可以是图8所示的S0.8、S1.9…S7.15等。在步骤1850中，传输设备500可针对第四数据执行删截。传输设备500可基于删截率(Rpunc)和互补的删截率针对第四数据的第j列执行删截，并且输出第五数据。在步骤1860中，传输设备500可将行密钥与第五数据相加。传输设备500可将密钥与第五数据的某一行相加，并且输出第六数据。传输设备500可基于预定义的轮数，迭代地执行步骤1820至步骤1860。在步骤1870中，传输设备500可输出作为密文数据的第六数据。步骤1810至1870可以是对明文数据进行信源编码的操作。为了信道编码，可将输出的密文数据输入到编码模块520。如上所述，根据本公开的各种示例性实施方案的接收设备555可通过RXRF模块565接收密文数据。接收设备500可通过解码模块580来执行解码(即，信道解码)。另外，接收设备500可通过解密模块590来对解码的数据进行解密(即，信源解码)。图19是示出根据本公开的各种示例性实施方案的接收设备的操作的流程图。参考图19，在步骤1910中，接收设备555可使用RXRF模块565来接收第一编码数据块。在此，第一编码数据块可以是由传输设备500传输的加密编码数据。在步骤1920中，接收设备555可针对第一编码数据块执行解码。在此，解码可以是信道解码。详细地，在步骤1920中，接收设备555可使用缓冲器来针对第一编码数据块执行判决(硬判决或软判决)。而且，接收设备555可基于判决结果输出第二编码数据块。接收设备555可针对输出的第二编码数据块执行信道解码并且输出密文数据。步骤1920的操作可由图5B所示的解码模块580执行。在步骤1930中，接收设备555可针对密文数据执行解密。解密操作可包括对密文数据中所包括的行(i)进行解密、删截密文数据中所包括的列(j)、逆列置换、逆字节代换、密钥加法等。步骤1930的操作可以是对信道解码数据进行信源解码的操作。图20是示出根据本公开的各种示例性实施方案的接收设备的解密操作的流程图。参考图20，在步骤2010中，接收设备555可执行将行密钥与输入的密文数据相加的操作。接收设备555可基于H矩阵将密钥与密文数据中所包括的某一行相加，并且输出第一数据。步骤2010的操作可按照图18所示的步骤1810的操作的逆序执行。在步骤2020中，接收设备555可针对第一数据执行解码。传输设备555可对第一数据的预定义的第i行进行解码，并且输出第二数据。解码可包括提取第一数据中所包括的奇偶校验比特的操作。在操作2030中，接收设备555可针对第二数据执行删截。接收设备555可基于删截率(Rpunc)和互补的删截率删截第二数据，并且输出第三数据。删截可包括删截第二数据中所包括的第j列的操作。在步骤2040中，接收设备555可针对第三数据执行逆列置换。接收设备555可通过针对第三数据执行逆列置换来输出第四数据。在此，可通过逆高扩散(HD)来执行逆列置换。逆高扩散可以是非线性运算。在步骤2050中，接收设备555可针对第四数据执行逆字节代换。接收设备555可通过针对第四数据执行逆字节代换来输出第五数据。逆字节代换可以是由传输设备执行的字节代换的逆执行。在步骤2060中，接收设备555可将行密钥与第五数据相加。接收设备555可将密钥与第五数据的某一行相加，并且输出第六数据。接收设备555可基于预定义的轮数迭代地执行步骤2020至步骤2060。轮数可对应于由传输设备500执行的编码过程中的轮数。在步骤2070中，接收设备555可输出作为明文数据的第六数据。步骤2010至2070可以是对密文数据进行信源解码的操作。根据本公开的各种示例性实施方案的传输设备可包括：第一编码器，其用于根据有效码率(Re)对明文数据进行编码并且输出密文数据；以及第二编码器，其用于对与密文数据对应的第一编码数据块进行编码并且输出第二编码数据块。有效码率(Re)可由Re＝R/(1-Rpunc)定义。在此，“R”可表示码率，并且“Rpunc”可表示删截率。第一编码数据块可包括Zp×Rs×2n比特。第二编码数据块可包括Zp×2n比特。在此，“n”可表示明文数据的比特数，并且“Zp”可表示提升因子，并且“Rs”可表示SLCC码率。另外，传输设备还可包括用于发送第二编码数据块的发送器。另外，传输设备还可包括用于输入密文数据并输出第一编码数据块的缓冲器。另外，第一编码器可包括：第一密钥加法层，其用于将行密钥与明文数据相加并且输出第一数据；字节代换块，其用于输入第一数据，并且输出字节代换的第二数据；行置换处理块，其用于输入第二数据，并且输出行置换的第三数据；编码块，其用于输入第三数据，并且输出对预定义的第i行进行编码的第四数据；删截块，其用于输入第四数据，并且输出基于删截率(Rpunc)和互补的删截率删截预定义的第j列的第五数据；以及第二密钥加法层，其用于将行密钥与第五数据相加并且输出作为密文数据的第六数据。第二密钥加法层的输出可被提供到字节代换块并且被迭代地执行。密钥可包括具有长度为至少128比特的高级加密标准(AES)密钥。另外，第一编码器是联合安全高级LDPC加密(JSALE)编码器，并且第二编码器是安全LDPC信道编码(SLCC)编码器。根据本公开的各种示例性实施方案的传输方法可包括以下过程：根据有效码率(Re)对明文数据进行编码并且输出密文数据；以及对与密文数据对应的第一编码数据块进行编码并且输出第二编码数据块。有效码率(Re)可由Re＝R/(1-Rpunc)定义。在此，“R”可表示码率，并且“Rpunc”可表示删截率。第一编码数据块可包括Zp×Rs×2n比特。第二编码块可包括Zp×2n比特。在此，“n”可表示明文数据的比特数，并且“Zp”可表示提升因子，并且“Rs”可表示SLCC码率。另外，传输设备还可包括传输第二编码数据块的过程。另外，对与密文数据对应的第一编码数据块进行编码并且输出第二编码数据块的过程还可包括将密文数据输入到缓冲器并且输出第一编码数据块的过程。另外，根据有效码率(Re)对明文数据进行编码并且输出密文数据的过程可包括：将行密钥与明文数据相加并且输出第一数据的过程；输入第一数据并且输出字节代换的第二数据的第一过程；输入第二数据并且输出行置换的第三数据的第二过程；输入第三数据并且输出对预定义的第i行进行编码的第四数据的第三过程；输入第四数据并且输出基于删截率(Rpunc)和互补的删截率删截预定义的第j列的第五数据的第四过程；以及将行密钥与第五数据相加并且输出作为密文数据的第六数据的第五过程。第六数据可在第一过程中输入，直到一轮结束，可迭代地执行第一过程至第五过程。密钥可包括具有长度为至少128比特的高级加密标准(AES)密钥。另外，可基于联合安全高级LDPC加密(JSALE)执行根据有效码率(Re)对明文数据进行编码并且输出密文数据的过程，并且可基于安全LDPC信道编码(SLCC)执行对与密文数据对应的第一编码数据块进行编码并且输出第二编码数据块的过程。根据本公开的各种示例性实施方案的接收设备可包括：第一解码器，其用于对第一编码数据块进行解码并且输出对应于第二编码数据块的密文数据；以及第二解码器，其用于根据有效码率(Re)对密文数据进行解码，并且输出明文数据。有效码率(Re)可由Re＝R/(1-Rpunc)定义。在此，“R”可表示码率，并且“Rpunc”可表示删截率。第一编码数据块可包括Zp×2n比特，并且第二编码数据块可包括Zp×Rs×2n比特。在此，“n”可表示明文数据的比特数，并且“Zp”可表示提升因子，并且“Rs”可表示SLCC码率。另外，接收设备还可包括用于接收第一编码数据块的接收器。另外，接收设备还可包括用于输入第一编码数据块并输出第二编码数据块的缓冲器。缓冲器是包括多比特精度的软判决缓冲器和包括单比特精度的硬判决缓冲器中的一者。另外，第二解码器可包括：第一密钥加法层，其用于将行密钥与所述密文数据相加并且输出第一数据；解码块，其用于输入所述第一数据，并且输出对预定义的第i行进行解码的第二数据；删截块，其用于输入所述第二数据，并且输出基于删截率(Rpunc)和互补的删截率删截预定义的第j列的第三数据；逆列置换处理块，其用于输入所述第三数据，并且输出逆列置换的第四数据；字节代换块，其用于输入所述第四数据，并且输出逆字节代换的第五数据；以及第二密钥加法层，其用于将行密钥与所述第五数据相加并且输出作为所述明文数据的第六数据。第二密钥加法层的输出可被提供到解码块并且被迭代地执行。密钥可包括具有长度为至少128比特的高级加密标准(AES)密钥。另外，第一解码器是安全LDPC信道编码(SLCC)解码器，并且第二解码器是联合安全高级LDPC加密(JSALE)解码器。根据本公开的各种示例性实施方案的接收方法可包括以下过程：对第一编码数据块进行解码并且输出对应于第二编码数据块的密文数据；以及根据有效码率(Re)对密文数据进行解码并且输出明文数据。有效码率(Re)可由Re＝R/(1-Rpunc)定义。在此，“R”可表示码率，并且“Rpunc”可表示删截率。第一编码数据块可包括Zp×2n比特，并且第二编码数据块可包括Zp×Rs×2n比特。在此，“n”可表示明文数据的比特数，并且“Zp”可表示提升因子，并且“Rs”可表示SLCC码率。另外，接收方法还可包括接收第一编码数据块的过程。另外，对第一编码数据块进行解码并且输出对应于第二编码数据块的密文数据的过程还可包括输入第一编码数据块并输出第二编码数据块的过程。可基于包括多比特精度的软判决缓冲器和包括单比特精度的硬判决缓冲器中的一者执行输入第一编码数据块并输出第二编码数据块的过程。另外，根据有效码率(Re)对密文数据进行解码并且输出明文数据的过程可包括：将行密钥与密文数据相加并且输出第一数据的过程；输入第一数据并且输出对预定义的第i行进行解码的第二数据的第一过程；输入第二数据并且输出基于删截率(Rpunc)和互补的删截率删截预定义的第j列的第三数据的第二过程；输入第三数据并且输出逆列置换的第四数据的第三过程；输入第四数据并且输出逆字节代换的第五数据的第四过程；以及将行密钥与第五数据相加并且输出作为所述明文数据的第六数据的第五过程。第六数据可在第一过程中输入，直到一轮结束，可迭代地执行第一过程至第五过程。密钥可包括具有长度为至少128比特的高级加密标准(AES)密钥。另外，可基于安全LDPC信道编码(SLCC)执行对第一编码数据块进行编码以及输出对应于第二编码数据块的密文数据的过程，并且可基于联合安全高级LDPC加密(JSALE)执行根据有效码率(Re)对密文数据进行编码以输出明文数据的过程。尽管已经利用示范性实施例来描述本公开，但是可以向本领域技术人员建议各种改变和修改。本公开旨在涵盖如落在所附权利要求书范围内的此类改变和修改。当前第1页1 2 3