一种RRU抗阻塞实现方法及装置、RRU与流程

本发明涉及通信技术领域，尤其涉及一种射频拉远单元(remoteradiounit，rru)抗阻塞实现方法及装置、rru。

背景技术：

当前的时分长期演进(timedivisionlongtermevolution，td-lte)系统中，特别是在系统的f频段，rru设备的接收链路普遍存在信号阻塞严重的情况，使得上行通路无法正常工作，影响用户的正常感知。

因此，如何对rru的抗阻塞性能进行优化，以缓解阻塞干扰是当前亟待解决的问题。

技术实现要素：

本发明实施例提供了一种rru抗阻塞实现方法及装置、rru，用以提高rru设备的抗阻塞性能，缓解阻塞干扰，保证rru的接收链路正常工作。

本发明实施例提供的一种rru抗阻塞实现方法，包括：

当接收到现场可编程门阵列(fieldprogrammablegatearray，fpga)发送的中断信号时，确定rru的接收链路发生信号阻塞；

对所述rru的接收链路的增益进行调整控制。

本发明实施例提供的该方法，当接收到fpga发送的中断信号时，可以确定rru的接收链路发生信号阻塞，进而对rru的接收链路的增益进行调整控制，从而可以缓解阻塞干扰，提高rru设备的抗阻塞性能，保证rru的接收链路能够正常工作，进而提升用户感知。

较佳地，对所述rru的接收链路的增益进行调整控制，具体包括：

从所述fpga中读取由该fpga在上行时隙内，对预设数量的采样数据的功率进行统计后确定的最大功率值，所述采样数据是所述fpga对模数转换器(analogtodigitalconverter，adc)发送的信号进行采样后的数据；

根据所述最大功率值，确定需要对所述rru的接收链路的增益进行调整的增益值，并指示所述接收链路中的增益调整模块根据该增益值对信号的增益进行调整。

从而，根据从fpga中读取的最大功率值，确定需要对所述rru的接收链路的增益进行调整的增益值，并指示所述接收链路中的增益调整模块根据该增益值对信号的增益进行调整，达到了缓解阻塞干扰的目的，提高了rru设备的抗阻塞性能，保证了rru的接收链路能够正常工作。

较佳地，根据所述最大功率值，确定需要对所述rru的接收链路的增益进行调整的增益值，并指示所述接收链路中的增益调整模块根据该增益值对信号的增益进行调整，具体包括：

根据所述最大功率值以及预设的定标功率值，确定需要对模拟链路的信号增益进行调整的第一增益值，以及需要对数字链路的信号增益进行调整的第二增益值；

通过发送所述第一增益值给所述模拟链路的增益调整模块，指示所述模拟链路的增益调整模块将信号的增益下调第一增益值，以及通过发送所述第二增益值给所述数字链路的增益调整模块，指示所述数字链路的增益调整模块将信号的增益上调第二增益值。

从而，通过确定所述第一增益值，并指示模拟链路的增益调整模块将信号的增益下调第一增益值，使得接收链路中adc的输入功率降低，从而使得adc不发生饱和，达到了缓解阻塞干扰的目的。同时，确定所述第二增益值，并指示数字链路的增益调整模块将信号的增益上调第二增益值，使得rru整个接收链路的增益保持不变。也就是说，通过该增益调整方法，在保证rru整个接收链路的增益保持不变的前提下，使得接收链路中adc的输入功率降低， 提高了rru设备的抗阻塞性能，保证了rru的接收链路能够正常工作。

较佳地，在下行时隙，发送所述第一增益值给所述模拟链路的增益调整模块，以及发送所述第二增益值给所述数字链路的增益调整模块。

从而，在下行时隙发送第一增益值以及第二增益值，进而由模拟链路的增益调整模块根据第一增益值，以及数字链路的增益调整模块根据第二增益值，分别对链路的增益进行调整，可以避免链路的增益产生突变。

较佳地，根据所述最大功率值以及预设的定标功率值，确定需要对模拟链路的信号增益进行调整的第一增益值，具体包括：

根据所述最大功率值以及预设的定标功率值，采用如下公式确定针对信号阻塞需要对模拟链路的信号增益进行调整的增益值pgc_bc：

pgc_bc＝pgc_bc'+(p-p0)

其中，pgc_bc'表示上一次对所述模拟链路的信号增益进行调整的增益值，p表示所述最大功率值，p0表示所述预设的定标功率值；

将所述pgc_bc，与预设的需要对模拟链路的信号增益进行调整的基础值pgc0相加，得到所述第一增益值。

较佳地，根据所述最大功率值以及预设的定标功率值，需要对数字链路的信号增益进行调整的第二增益值，具体包括：

将所述pgc_bc，与预设的需要对数字链路的信号增益进行调整的基础值agc0相加，得到所述第二增益值。

较佳地，该方法还包括：

当没有接收到fpga发送的中断信号时，从所述fpga中周期性地读取由该fpga在上行时隙内，对预设数量的采样数据的功率进行统计后确定的最大功率值，该采样数据是所述fpga对模数转换器adc发送的信号进行采样后的数据；

当从所述fpga中读取的最大功率值小于预设的定标功率值，并且该最大功率值与预设的定标功率值之差的绝对值大于预设的门限值时，对所述rru 的接收链路的增益进行调整控制。

从而，达到对rru接收链路的增益进行还原的目的，保证接收链路中的adc输入功率保持在预设的范围内，提升上行灵敏度。

较佳地，从所述fpga中读取的最大功率值小于预设的定标功率值，并且该最大功率值与预设的定标功率值之差的绝对值大于预设的门限时，对所述rru的接收链路的增益进行调整控制，具体包括：

根据该最大功率值以及预设的定标功率值，确定需要对模拟链路的信号增益进行调整的第三增益值，以及需要对数字链路的信号增益进行调整的第四增益值；

通过发送所述第三增益值给所述模拟链路的增益调整模块，指示所述模拟链路的增益调整模块将信号的增益上调第三增益值，以及通过发送所述第四增益值给所述数字链路的增益调整模块，指示所述数字链路的增益调整模块将信号的增益下调第四增益值。

较佳地，根据该最大功率值以及预设的定标功率值，采用如下公式确定需要对模拟链路的信号增益进行调整的第三增益值：

pgc_bc＝pgc_bc'+(p-p0)+3

其中，pgc_bc'表示上一次对所述模拟链路的信号增益进行调整的增益值，p表示所述最大功率值，p0表示所述预设的定标功率值。

较佳地，所述第四增益值等于所述第三增益值。

本发明实施例提供了另一种rru抗阻塞实现方法，该方法包括：

fpga对adc发送的信号进行采样，并对采样数据进行检测，确定rru的接收链路是否发生信号阻塞；

当确定所述rru的接收链路产生信号阻塞时，输出中断信号给处理器，由处理器对所述rru的接收链路的增益进行调整控制。

本发明实施例提供的该方法，通过fpga对adc发送的信号进行采样及检测，确定rru的接收链路是否发生信号阻塞，并在确定所述rru的接收链 路产生信号阻塞时，输出中断信号给处理器，由处理器对所述rru的接收链路的增益进行调整控制，从而可以缓解阻塞干扰，提高rru设备的抗阻塞性能，保证rru的接收链路能够正常工作，进而提升用户感知。

较佳地，所述fpga对adc发送的信号进行采样，并对采样数据进行检测，确定rru的接收链路是否产生信号阻塞，具体包括：

所述fpga在上行时隙内，对预设数量的所述采样数据的功率进行统计后确定最大功率值；

所述fpga将所述最大功率值与预设的定标功率值进行比较，当确定所述最大功率值大于所述预设的定标功率值时，确定所述rru的接收链路发生信号阻塞。

本发明实施例提供了一种rru抗阻塞实现装置，该装置包括：

确定单元，用于当接收到fpga发送的中断信号时，确定rru的接收链路发生信号阻塞；

控制单元，用于对所述rru的接收链路的增益进行调整控制。

通过该装置，可以缓解阻塞干扰，提高rru设备的抗阻塞性能，保证rru的接收链路能够正常工作，进而提升用户感知。

较佳地，所述控制单元具体用于：

从所述fpga中读取由该fpga在上行时隙内，对预设数量的采样数据的功率进行统计后确定的最大功率值，所述采样数据是所述fpga对模数转换器adc发送的信号进行采样后的数据；

根据所述最大功率值，确定需要对所述rru的接收链路的增益进行调整的增益值，并指示所述接收链路中的增益调整模块根据该增益值对信号的增益进行调整。

较佳地，所述控制单元根据所述最大功率值，确定需要对所述rru的接收链路的增益进行调整的增益值，并指示所述接收链路中的增益调整模块根据该增益值对信号的增益进行调整时，具体用于：

根据所述最大功率值以及预设的定标功率值，确定需要对模拟链路的信号增益进行调整的第一增益值，以及需要对数字链路的信号增益进行调整的第二增益值；

通过发送所述第一增益值给所述模拟链路的增益调整模块，指示所述模拟链路的增益调整模块将信号的增益下调第一增益值，以及通过发送所述第二增益值给所述数字链路的增益调整模块，指示所述数字链路的增益调整模块将信号的增益上调第二增益值。

较佳地，所述控制单元在下行时隙，发送所述第一增益值给所述模拟链路的增益调整模块，以及发送所述第二增益值给所述数字链路的增益调整模块。

较佳地，所述控制单元根据所述最大功率值以及预设的定标功率值，确定需要对模拟链路的信号增益进行调整的第一增益值时，具体用于：

根据所述最大功率值以及预设的定标功率值，采用如下公式确定针对信号阻塞需要对模拟链路的信号增益进行调整的增益值pgc_bc：

pgc_bc＝pgc_bc'+(p-p0)

其中，pgc_bc'表示上一次对所述模拟链路的信号增益进行调整的增益值，p表示所述最大功率值，p0表示所述预设的定标功率值；

将所述pgc_bc，与预设的需要对模拟链路的信号增益进行调整的基础值pgc0相加，得到所述第一增益值。

较佳地，所述控制单元根据所述最大功率值以及预设的定标功率值，需要对数字链路的信号增益进行调整的第二增益值，具体包括：

将所述pgc_bc，与预设的需要对数字链路的信号增益进行调整的基础值agc0相加，得到所述第二增益值。

较佳地，所述确定单元还用于：

当没有接收到fpga发送的中断信号时，从所述fpga中周期性地读取由该fpga在上行时隙内，对预设数量的采样数据的功率进行统计后确定的最大功率值，该采样数据是所述fpga对adc发送的信号进行采样后的数据；

当所述确定单元确定从所述fpga中读取的最大功率值小于预设的定标功率值，并且该最大功率值与预设的定标功率值之差的绝对值大于预设的门限值时，所述控制单元还用于：对所述rru的接收链路的增益进行调整控制。

较佳地，当所述确定单元确定从所述fpga中读取的最大功率值小于预设的定标功率值，并且该最大功率值与预设的定标功率值之差的绝对值大于预设的门限时，所述控制单元采用如下方式对所述rru的接收链路的增益进行调整控制：

根据该最大功率值以及预设的定标功率值，确定需要对模拟链路的信号增益进行调整的第三增益值，以及需要对数字链路的信号增益进行调整的第四增益值；

通过发送所述第三增益值给所述模拟链路的增益调整模块，指示所述模拟链路的增益调整模块将信号的增益上调第三增益值，以及通过发送所述第四增益值给所述数字链路的增益调整模块，指示所述数字链路的增益调整模块将信号的增益下调第四增益值。

较佳地，所述控制单元根据该最大功率值以及预设的定标功率值，采用如下公式确定需要对模拟链路的信号增益进行调整的第三增益值：

pgc_bc＝pgc_bc'+(p-p0)+3

其中，pgc_bc'表示上一次对所述模拟链路的信号增益进行调整的增益值，p表示所述最大功率值，p0表示所述预设的定标功率值。

较佳地，所述第四增益值等于所述第三增益值。

本发明实施例提供了另一种rru抗阻塞实现装置，该装置包括：

确定单元，用于对adc发送的信号进行采样，并对采样数据进行检测，确定rru的接收链路是否发生信号阻塞；

输出单元，用于当确定所述rru的接收链路产生信号阻塞时，输出中断信号给处理器，由处理器对所述rru的接收链路的增益进行调整控制。

通过该装置，对adc发送的信号进行采样检测，确定rru的接收链路是 否发生信号阻塞，并在确定所述rru的接收链路产生信号阻塞时，输出中断信号给处理器，由处理器对所述rru的接收链路的增益进行调整控制，可以缓解阻塞干扰，提高rru设备的抗阻塞性能，保证rru的接收链路能够正常工作，进而提升用户感知。

较佳地，该装置中的确定单元具体用于：

在上行时隙内，对预设数量的所述采样数据的功率进行统计后确定最大功率值；

将所述最大功率值与预设的定标功率值进行比较，当确定所述最大功率值大于所述预设的定标功率值时，确定所述rru的接收链路发生信号阻塞。

本发明实施例提供的一种rru，包括上述两种rru抗阻塞实现装置。

附图说明

图1为本发明实施例提供的一种rru接收链路及其抗阻塞实现框图；

图2为本发明实施例提供的一种rru抗阻塞实现方法的流程示意图；

图3为本发明实施例提供的另一种rru抗阻塞实现方法的流程示意图；

图4为本发明实施例提供的一种rru抗阻塞实现装置的结构示意图；

图5为本发明实施例提供的另一种rru抗阻塞实现装置的结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

图1为本发明实施例提供的一种rru接收链路及其抗阻塞实现框图。

图1中的混频器(mixer)、滤波器(lc)、数字可变增益放大器(digitalvariablegainamplifier，dvga)，可以理解为是模拟链路；adc和fpga中的内部各功能模块，可以理解为是数字链路。其中，fpga内部的功能模块包括 但不限于：数字下变频(digitaldownconverter，ddc)模块、补偿自动增益控制(automaticgenerationcontrol，agc)模块、输出agc模块、adc信号功率检测模块、功率门限判断模块等。处理器分别与dvga以及fpga相连接。

在该实施例中，对于lte系统，补偿agc模块可以设置在fir滤波之后，此时该模块增益调整范围可以为-1到15db，默认可以为-1db；对于时分同步的码分多址(timedivision-synchronizationcodedivisionmultipleaccess，td-scdma)系统，补偿agc模块可以设置在对信号进行3倍采样抽取前，此时该模块增益调整范围可以为4-20db，默认可以为4db。

并且，在该实施例中，输出agc模块输出的信号增益可以设置为固定6db，放在fir滤波之后，由fir滤波器后截位实现。

此外，可以理解的是，图1中示出的rru接收链路中的各功能模块只是rru中的主要功能模块，当然还包括例如低噪声放大器(lownoiseamplifier，lna)等其他的功能模块。

rru抗阻塞实现方法如下：

fpga接收adc输出的信号，由adc功率检测模块对adc输出的信号进行采样及检测，统计采样数据的最大功率值；功率门限判断模块判断该最大功率值是否大于预设的定标功率值，当确定该最大功率值大于预设的定标功率值时，确定rru的接收链路发生信号阻塞，并输出中断信号给处理器。处理器接收到fpga发送的中断信号后，确定rru的接收链路发生信号阻塞；处理器从fpga中读取所述最大功率值，根据该最大功率值以及预设的定标功率值确定需要对模拟链路的信号增益进行调整的第一增益值，以及需要对数字链路的信号增益进行调整的第二增益值；处理器将第一增益值发送给dvga(本实施例中该dvga为模拟链路的增益调整模块)，指示dvga将信号的增益下调第一增益值，以及通过发送第二增益值给补偿agc模块(本实施例中该补偿agc模块为数字链路的增益调整模块)，指示补偿agc模块将信号的增益 上调第二增益值。通过对rru的模拟链路的增益以及数字链路的增益同时进行调整，从而在保证rru整个接收链路的增益保持不变的前提下，使得接收链路中的adc的输入功率降低，adc不发生饱和，从而达到了缓解阻塞干扰的目的，提高了rru抗阻塞性能，保证了rru的接收链路正常工作。

因此，参见图2，本发明实施例提供的一种rru抗阻塞实现方法，包括以下步骤：

s101、当接收到fpga发送的中断信号时，确定rru的接收链路发生信号阻塞；

s102、对所述rru的接收链路的增益进行调整控制。

较佳地，步骤s102中，对所述rru的接收链路的增益进行调整控制，具体包括：

从所述fpga中读取由该fpga在上行时隙内，对预设数量的采样数据的功率进行统计后确定的最大功率值，所述采样数据是所述fpga对模数转换器adc发送的信号进行采样后的数据；

这里，fpga在上行时隙内，对预设数量的采样数据的功率进行统计后确定最大功率值，例如可以是fpga在上行时隙内，每4096个采样点进行功率统计，从4096个采样点分别对应的功率中确定出最大的功率值。

根据所述最大功率值，确定需要对所述rru的接收链路的增益进行调整的增益值，并指示所述接收链路中的增益调整模块根据该增益值对信号的增益进行调整。

较佳地，根据所述最大功率值，确定需要对所述rru的接收链路的增益进行调整的增益值，并指示所述接收链路中的增益调整模块根据该增益值对信号的增益进行调整，具体包括：

根据所述最大功率值以及预设的定标功率值，确定需要对模拟链路的信号增益进行调整的第一增益值，以及需要对数字链路的信号增益进行调整的第二增益值；

其中，所述预设的定标功率值，可根据rru的不同设置不同的定标功率值，当然，不同的rru设置相同的定标功率值也是可以的，本发明实施例对此不作限定。

通过发送所述第一增益值给所述模拟链路的增益调整模块，指示所述模拟链路的增益调整模块将信号的增益下调第一增益值，以及通过发送所述第二增益值给所述数字链路的增益调整模块，指示所述数字链路的增益调整模块将信号的增益上调第二增益值。

其中，所述模拟链路的增益调整模块，例如可以为dvga，或者是可编程增益控制(programdgaincontrol，pgc)模块等等。所述数字链路的增益调整模块，例如可以是fpga中的补偿agc模块等。

在具体实施中，例如可以是在发送所述第一增益值给所述模拟链路的增益调整模块的同时，携带一指示消息，该指示消息用以指示所述模拟链路的增益调整模块将信号的增益下调第一增益值，以及在发送所述第二增益值给所述数字链路的增益调整模块的同时，携带一指示消息，该指示消息用以指示所述数字链路的增益调整模块将信号的增益上调第二增益值。又例如，可以按照预先约定的格式，发送所述第一增益值给所述模拟链路的增益调整模块，从而所述模拟链路的增益调整模块接收到该第一增益值后，就可以根据该第一增益值的格式，确定将信号的增益下调第一增益值，以及按照预先约定的格式，发送所述第二增益值给所述数字链路的增益调整模块，从而所述数字链路的增益调整模块接收到该第二增益值后，就可以根据该第二增益值的格式，确定将信号的增益上调第二增益值。

此外，需要说明的是，预先设置对模拟链路的增益进行调整的范围，以及对数字链路的增益进行调整的范围。例如，对模拟链路的增益进行调整的范围可以设为0-15db；对数字链路的增益进行调整的范围可以设为-1到15db(对应lte系统)，或者是4-20db(对应td-scdma系统)。当最终确定的第一增益值大于预设的最大调整范围时，将第一增益值设为最大调整范围对应的增益 值，例如第一增益值大于15db时，将第一增益值设为15db；当最终确定的第二增益值大于预设的最大调整范围时，将第二增益值设为最大调整范围对应的增益值，例如第二增益值大于15db时，将第二增益值设为15db(对应lte系统)。

较佳地，在下行时隙，发送所述第一增益值给所述模拟链路的增益调整模块，以及发送所述第二增益值给所述数字链路的增益调整模块。

较佳地，根据所述最大功率值以及预设的定标功率值，确定需要对模拟链路的信号增益进行调整的第一增益值，具体包括：

根据所述最大功率值以及预设的定标功率值，采用如下公式确定针对信号阻塞需要对模拟链路的信号增益进行调整的增益值pgc_bc：

pgc_bc＝pgc_bc'+(p-p0)(1)

其中，pgc_bc'表示上一次对所述模拟链路的信号增益进行调整的增益值，其初始值可设为0；p表示所述最大功率值；p0表示所述预设的定标功率值；

将所述pgc_bc，与预设的需要对模拟链路的信号增益进行调整的基础值pgc0相加，得到所述第一增益值。

其中，上述预设的需要对模拟链路的信号增益进行调整的基础值pgc0，是默认的增益调整值，例如可以是通过温补计算出的需要对模拟链路的信号增益进行调整的增益值。

较佳地，根据所述最大功率值以及预设的定标功率值，需要对数字链路的信号增益进行调整的第二增益值，具体包括：

将所述pgc_bc，与预设的需要对数字链路的信号增益进行调整的基础值agc0相加，得到所述第二增益值。

其中，基础值agc0是默认的增益调整值，对于lte系统，agc0例如可以为-1db，对于td-scdma系统，agc0例如可以为4db。

也就是说，若将模拟链路的增益下调一定的增益值，相应地，就将数字链路的增益上调一定的增益值，以使得rru的整个接收链路的增益保持不变。

较佳地，该方法还包括：

当没有接收到fpga发送的中断信号时，从所述fpga中周期性地读取由该fpga在上行时隙内，对预设数量的采样数据的功率进行统计后确定的最大功率值，该采样数据是所述fpga对模数转换器adc发送的信号进行采样后的数据；

这里，从fpga中读取最大功率值的周期，可根据实际需要进行设定，例如可以为100ms等。

当从所述fpga中读取的最大功率值小于预设的定标功率值，并且该最大功率值与预设的定标功率值之差的绝对值大于预设的门限值时，对所述rru的接收链路的增益进行调整控制。

由于在接收到fpga发送的中断信号后，采用上述方法对rru接收链路的增益进行了调整，因此，在后续没有接收到fpga发送的中断信号时，周期性地从fpga中读取由fpga统计的最大功率值，并在该最大功率值小于预设的定标功率值，并且该最大功率值与预设的定标功率值之差的绝对值大于预设的门限值时，对所述rru的接收链路的增益再次进行调整，以还原接收链路的增益值，保证上行灵敏度。

其中，预设的门限值，可以根据实际需要自行设定，例如可以将该门限值设为5db。从而，在最大功率值p小于预设的定标功率值p0的条件下：当p与p0之差的绝对值大于5db(例如p-p0＝-8db)时，对接收链路的增益进行调整，当p与p0之差的绝对值小于5db(例如p-p0＝-3db)时，不对接收链路的增益进行调整。也就是说，使得该最大功率p始终保持在p0与(p0-5)之间。

较佳地，当从所述fpga中读取的最大功率值小于预设的定标功率值，并且该最大功率值与预设的定标功率值之差的绝对值大于预设的门限时，采用如下方式对所述rru的接收链路的增益进行调整控制：

根据该最大功率值以及预设的定标功率值，确定需要对模拟链路的信号增益进行调整的第三增益值，以及需要对数字链路的信号增益进行调整的第四增 益值；

通过发送所述第三增益值给所述模拟链路的增益调整模块，指示所述模拟链路的增益调整模块将信号的增益上调第三增益值，以及通过发送所述第四增益值给所述数字链路的增益调整模块，指示所述数字链路的增益调整模块将信号的增益下调第四增益值。

较佳地，根据该最大功率值以及预设的定标功率值，确定需要对模拟链路的信号增益进行调整的第三增益值时，可采用如下公式：

pgc_bc＝pgc_bc'+(p-p0)+3(2)

其中，pgc_bc'表示上一次对所述模拟链路的信号增益进行调整的增益值，p表示所述最大功率值，p0表示所述预设的定标功率值。

并且，较佳地，需要对数字链路的信号增益进行调整的第四增益值等于所述需要对模拟链路的信号增益进行调整的第三增益值。

在具体实施中，例如可以是在发送所述第三增益值给所述模拟链路的增益调整模块的同时，携带一指示消息，该指示消息用以指示所述模拟链路的增益调整模块将信号的增益上调第三增益值，以及在发送所述第四增益值给所述数字链路的增益调整模块的同时，携带一指示消息，该指示消息用以指示所述数字链路的增益调整模块将信号的增益下调第四增益值。又例如，可以按照预先约定的格式，发送所述第三增益值给所述模拟链路的增益调整模块，从而所述模拟链路的增益调整模块接收到该第三增益值后，就可以根据该第三增益值的格式，确定将信号的增益上调第三增益值，以及按照预先约定的格式，发送所述第四增益值给所述数字链路的增益调整模块，从而所述数字链路的增益调整模块接收到该第四增益值后，就可以根据该第四增益值的格式，确定将信号的增益下调第四增益值。

参见图3，本发明实施例提供了另一种rru抗阻塞实现方法，该方法包括以下步骤：

s201、fpga对adc发送的信号进行采样，并对采样数据进行检测，确 定rru的接收链路是否发生信号阻塞；

s202、当确定所述rru的接收链路产生信号阻塞时，输出中断信号给处理器，由处理器对所述rru的接收链路的增益进行调整控制。

较佳地，所述fpga对adc发送的信号进行采样，并对采样数据进行检测，确定rru的接收链路是否产生信号阻塞，具体包括：

所述fpga在上行时隙内，对预设数量的所述采样数据的功率进行统计后确定最大功率值；

例如，可以是fpga在上行时隙内，每4096个采样点进行功率统计，从4096个采样点对应的功率中确定出最大的功率值。

所述fpga将所述最大功率值与预设的定标功率值进行比较，当确定所述最大功率值大于所述预设的定标功率值时，确定所述rru的接收链路发生信号阻塞。

上述预设的定标功率值，可根据rru的不同设置不同的定标功率值，当然，不同的rru设置相同的定标功率值也是可以的，本发明实施例对此不作限定。

参见图4，本发明实施例提供了一种rru抗阻塞实现装置，包括：

确定单元11，用于当接收到fpga发送的中断信号时，确定rru的接收链路发生信号阻塞；

控制单元12，用于对所述rru的接收链路的增益进行调整控制。

该rru抗阻塞实现的装置例如可以是处理器。

较佳地，所述控制单元12具体用于：

从所述fpga中读取由该fpga在上行时隙内，对预设数量的采样数据的功率进行统计后确定的最大功率值，所述采样数据是所述fpga对模数转换器adc发送的信号进行采样后的数据；

这里，fpga在上行时隙内，对预设数量的采样数据的功率进行统计后确定最大功率值，例如可以是fpga在上行时隙内，每4096个采样点进行功率 统计，从4096个采样点对应的功率中确定出最大的功率值。

根据所述最大功率值，确定需要对所述rru的接收链路的增益进行调整的增益值，并指示所述接收链路中的增益调整模块根据该增益值对信号的增益进行调整。

较佳地，所述控制单元12根据所述最大功率值，确定需要对所述rru的接收链路的增益进行调整的增益值，并指示所述接收链路中的增益调整模块根据该增益值对信号的增益进行调整时，具体用于：

根据所述最大功率值以及预设的定标功率值，确定需要对模拟链路的信号增益进行调整的第一增益值，以及需要对数字链路的信号增益进行调整的第二增益值；

通过发送所述第一增益值给所述模拟链路的增益调整模块，指示所述模拟链路的增益调整模块将信号的增益下调第一增益值，以及通过发送所述第二增益值给所述数字链路的增益调整模块，指示所述数字链路的增益调整模块将信号的增益上调第二增益值。

在具体实施中，例如可以是控制单元12在发送所述第一增益值给所述模拟链路的增益调整模块的同时，携带一指示消息，该指示消息用以指示所述模拟链路的增益调整模块将信号的增益下调第一增益值，以及控制单元12在发送所述第二增益值给所述数字链路的增益调整模块的同时，携带一指示消息，该指示消息用以指示所述数字链路的增益调整模块将信号的增益上调第二增益值。又例如，控制单元12可以按照预先约定的格式，发送所述第一增益值给所述模拟链路的增益调整模块，从而所述模拟链路的增益调整模块接收到该第一增益值后，就可以根据该第一增益值的格式，确定将信号的增益下调第一增益值，以及控制单元12按照预先约定的格式，发送所述第二增益值给所述数字链路的增益调整模块，从而所述数字链路的增益调整模块接收到该第二增益值后，就可以根据该第二增益值的格式，确定将信号的增益上调第二增益值。

较佳地，所述控制单元12在下行时隙，发送所述第一增益值给所述模拟 链路的增益调整模块，以及发送所述第二增益值给所述数字链路的增益调整模块。

较佳地，所述控制单元12根据所述最大功率值以及预设的定标功率值，确定需要对模拟链路的信号增益进行调整的第一增益值时，具体用于：

根据所述最大功率值以及预设的定标功率值，采用如下公式确定针对信号阻塞需要对模拟链路的信号增益进行调整的增益值pgc_bc：

pgc_bc＝pgc_bc'+(p-p0)

其中，pgc_bc'表示上一次对所述模拟链路的信号增益进行调整的增益值，p表示所述最大功率值，p0表示所述预设的定标功率值；

将所述pgc_bc，与预设的需要对模拟链路的信号增益进行调整的基础值pgc0相加，得到所述第一增益值。

其中，上述预设的需要对模拟链路的信号增益进行调整的基础值pgc0，是默认的增益调整值，例如可以是通过温补计算出的需要对模拟链路的信号增益进行调整的增益值。

较佳地，所述控制单元12根据所述最大功率值以及预设的定标功率值，需要对数字链路的信号增益进行调整的第二增益值，具体包括：

将所述pgc_bc，与预设的需要对数字链路的信号增益进行调整的基础值agc0相加，得到所述第二增益值。

其中，基础值agc0是默认的增益调整值，对于lte系统，agc0例如可以为-1db，对于td-scdma系统，agc0例如可以为4db。

较佳地，所述确定单元11还用于：

当没有接收到fpga发送的中断信号时，从所述fpga中周期性地读取由该fpga在上行时隙内，对预设数量的采样数据的功率进行统计后确定的最大功率值，该采样数据是所述fpga对模数转换器adc发送的信号进行采样后的数据；

当所述确定单元11确定从所述fpga中读取的最大功率值小于预设的定 标功率值，并且该最大功率值与预设的定标功率值之差的绝对值大于预设的门限值时，所述控制单元12还用于：对所述rru的接收链路的增益进行调整控制。

较佳地，当所述确定单元11确定从所述fpga中读取的最大功率值小于预设的定标功率值，并且该最大功率值与预设的定标功率值之差的绝对值大于预设的门限时，所述控制单元12采用如下方式对所述rru的接收链路的增益进行调整控制：

根据该最大功率值以及预设的定标功率值，确定需要对模拟链路的信号增益进行调整的第三增益值，以及需要对数字链路的信号增益进行调整的第四增益值；

通过发送所述第三增益值给所述模拟链路的增益调整模块，指示所述模拟链路的增益调整模块将信号的增益上调第三增益值，以及通过发送所述第四增益值给所述数字链路的增益调整模块，指示所述数字链路的增益调整模块将信号的增益下调第四增益值。

在具体实施中，例如可以是控制单元12在发送所述第三增益值给所述模拟链路的增益调整模块的同时，携带一指示消息，该指示消息用以指示所述模拟链路的增益调整模块将信号的增益上调第三增益值，以及控制单元12在发送所述第四增益值给所述数字链路的增益调整模块的同时，携带一指示消息，该指示消息用以指示所述数字链路的增益调整模块将信号的增益下调第四增益值。又例如，控制单元12可以按照预先约定的格式，发送所述第三增益值给所述模拟链路的增益调整模块，从而所述模拟链路的增益调整模块接收到该第三增益值后，就可以根据该第三增益值的格式，确定将信号的增益上调第三增益值，以及控制单元12按照预先约定的格式，发送所述第四增益值给所述数字链路的增益调整模块，从而所述数字链路的增益调整模块接收到该第四增益值后，就可以根据该第四增益值的格式，确定将信号的增益下调第四增益值。

较佳地，所述控制单元12根据该最大功率值以及预设的定标功率值，采 用如下公式确定需要对模拟链路的信号增益进行调整的第三增益值：

pgc_bc＝pgc_bc'+(p-p0)+3

其中，pgc_bc'表示上一次对所述模拟链路的信号增益进行调整的增益值，p表示所述最大功率值，p0表示所述预设的定标功率值。

较佳地，所述第四增益值等于所述第三增益值。

参见图5，本发明实施例提供了另一种rru抗阻塞实现装置，该装置包括：

确定单元21，用于对模数转换器adc发送的信号进行采样，并对采样数据进行检测，确定rru的接收链路是否发生信号阻塞；

输出单元22，用于当确定所述rru的接收链路产生信号阻塞时，输出中断信号给处理器，由处理器对所述rru的接收链路的增益进行调整控制。

该rru抗阻塞实现装置例如可以是fpga。

较佳地，所述确定单元21具体用于：

在上行时隙内，对预设数量的所述采样数据的功率进行统计后确定最大功率值；

将所述最大功率值与预设的定标功率值进行比较，当确定所述最大功率值大于所述预设的定标功率值时，确定所述rru的接收链路发生信号阻塞。

本发明实施例还提供了一种rru，该rru包括上述两种rru抗阻塞实现装置。当然，该rru除包括上述两种装置外，还可以包括其他的功能模块。

本发明实施例中，可通过硬件处理器等实体设备实现上述各功能单元。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和 /或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。