收发器组和相关联的路由器的制作方法

本发明一般地涉及通信技术领域，更具体地，涉及数据传输装置。

背景技术：

随着微处理器计算机存储器、通信接口和其他设备的速度增加，这些分立设备之间经由高度通信总线的连接也必须增加速度和吞吐量。与大多数部件相同，对于高速并行总线传输来说，功耗和转换时间是主要的关注点。通过宽并行总线传输，每个信号单元的功耗较大且传输速度被转换时间所限制。更快的转换时间导致更大的传输速度。

技术实现要素：

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种收发器组，包括：多个收发器；其中，所述收发器组通过线执行发射和接收，并且每一个收发器均包括发射器和接收器，并且所述发射器包括：载波发生器，被配置为针对将被发射的多个数据流生成具有不同频率的多个载波；调制器，耦合至将被发射的数据流和所述载波发生器，以生成在所述多个载波上承载的多个调制数据流；和加法器，被配置为将所述多个调制数据流合并为到达所述线的输出信号；以及所述接收器包括：载波发生器，被配置为针对从所述线接收的输入信号生成具有不同频率的多个载波；和解调器，耦合至所述输入信号和所述载波发生器，以生成多个解调数据流。

在收发器组中，所述调制器是正交调幅(QAM)调制器，并且所述解调器是QAM解调器。

在收发器组中，所述线是差分对。

在收发器组中，每一个收发器均包括用于将所述输入信号或所述输出信号选择性地耦合至所述线的开关。

在收发器组中，所述收发器组还包括耦合在所述多个收发器和所述线之间的多个开关。

根据本发明的另一方面，提供了一种路由器，包括：第一收发器；第二收发器；第一开关矩阵，耦合在所述第一收发器和所述第二收发器之间；以及第二开关矩阵，耦合在所述第一收发器和所述第二收发器之间；其中，所述第一收发器和所述第二收发器中的每一个均包括发射器和接收器。

在路由器中，所述发射器包括：载波发生器，被配置为针对将被发射的多个数据流生成具有不同频率的多个载波；调制器，耦合至将被发射的数据流和所述载波发生器，以生成在所述多个载波上承载的多个调制数据流；加法器，被配置为将所述多个调制数据流合并为到达线的输出信号；并且所述接收器包括：载波发生器，被配置为针对从所述线接收的输入信号生成具有不同频率的多个载波；解调器，耦合至所述输入信号和所述载波发生器，以生成多个解调数据流；以及所述第一开关矩阵选择性地将所述第一收发器的每个调制数据流耦合至所述第二收发器的将被发射的数据流；并且所述第二开关矩阵选择性地将第二收发器的每个解调数据流耦合至所述第一收发器的将被发射的数据流。

在路由器中，所述调制器是正交调幅(QAM)调制器，并且所述解调器是QAM解调器。

在路由器中，所述线是差分对。

在路由器中，所述第一收发器和所述第二收发器中的每一个都包括用于选择性地将所述输入信号或所述输出信号耦合至所述线的开关。

根据本发明的又一方面，提供了一种路由器，包括：第一收发器；第二收发器；第一串行-解串电路，耦合在所述第一收发器和所述第二收发器之间；第二串行-解串电路，耦合在所述第一收发器和所述第二收发器之间；其中，所述第一收发器和所述第二收发器中的每一个均包括发射器和接收器。

在路由器中，所述发射器包括：载波发生器，被配置为针对将被发射的多个数据流生成具有不同频率的多个载波；调制器，耦合至将被发射的数据流和所述载波发生器，以生成在所述多个载波上承载的多个调制数据流；以及加法器，被配置为将所述多个调制数据流合并为到达所述线的输出信号；以及所述接收器包括：载波发生器，被配置为针对从所述线接收的输入信号生成具有不同频率的多个载波；和解调器，耦合至所述输入信号和所述载波发生器，以生成多个解调数据流。

在路由器中，所述第一串行-解串电路或所述第二串行-解串电路对所述多个解调数据流中的N个执行串行，以生成将被发射的多个数据流中的一个，其中N是大于1的整数。

在路由器中，所述多个数据流中的串行数据流的数据速率是N个解调数据流中的每一个的数据速率的N倍。

在路由器中，所述第一串行-解串电路或所述第二串行-解串电路对所述多个解调数据流中的一个执行解串，以生成将被发射的多个数据流中的N个，其中N是大于1的整数。

在路由器中，一个解调数据流的数据速率是N个解串数据流中的每一个的数据速率的N倍。

路由器还包括：第一开关矩阵，耦合在所述第一串行-解串电路和所述第二收发器之间；以及第二开关矩阵，耦合在所述第一收发器和所述第二串行-解串电路之间；其中，所述第一开关矩阵选择性地将所述第一串行-解串电路的每个串行-解串数据流耦合至所述第二收发器的将被发射的数据流；以及所述第二开关矩阵选择性地将所述第二串行-解串电路的每个串行-解串数据流耦合至所述第一收发器的将被发射的数据流。

在路由器中，所述调制器是正交调幅(QAM)调制器，并且所述解调器是QAM解调器。

在路由器中，所述线是差分对。

在路由器中，所述第一收发器和所述第二收发器中的每一个都包括选择性地将所述输入信号或所述输出信号耦合至所述线的开关。

附图说明

当结合附图进行阅读时，根据以下详细的描述来更好地理解本发明的各个方面。注意，根据工业的标准实践，各个部件没有按比例绘制。实际上，为了讨论的清楚，可以任意地增加或减小各个部件的尺寸。

图1是示出根据本发明的示例性实施例的发射器的示意图；

图2是示出根据本发明的示例性实施例的接收器的示意图；

图3是示出根据本发明的示例性实施例的收发器的示意图；

图4是示出根据本发明的示例性实施例的收发器组的示意图；

图5是示出根据本发明的示例性实施例的连接至另一收发器组的收发器组的示意图；

图6是示出根据本发明的示例性实施例的通过路由器连接至另一收发器组的收发器组的示意图；

图7是示出根据本发明的另一示例性实施例的通过路由器连接至另一收发器组的收发器组的示意图；

图8是示出根据本发明的示例性实施例的芯片通过收发器组与另一芯片通信的示意图；

图9是示出根据本发明的示例性实施例的芯片通过收发器组与另一芯片通信的示意图；

图10是示出根据本发明的实施例的电路块通过收发器组与另一电路块通信的示意图；

图11是示出根据本发明的另一实施例的电路块通过收发器组与另一电路块通信的示意图；

图12是示出根据本发明的实施例的用于多个收发器组的连接的结构的示意图；

图13是示出根据本发明的另一实施例的用于多个收发器组的连接的结构的示意图；

图14是示出根据本发明的实施例的示例性数据包的示图；

图15是示出根据本发明的实施例的用于指定命令的数据包序列的示图；以及

图16是示出根据本发明的又一实施例的收发器组通过路由器连接至另一收发器组的示意图。

具体实施方式

以下公开内容提供了许多不同的用于实施本发明的不同特征的实施例或实例。以下描述部件或配置的具体实例以简化本发明。当然，这些仅仅是实例而不用于限制。例如，在以下的描述中，在第二部件上方或之上形成第一部件可以包括第一部件和第二部件被形成为直接接触的实施例，并且也可以包括可以在第一部件和第二部件之间形成附加部件使得第一部件和第二部分没有直接接触的实施例。此外，本发明可以在各个实例中重复参考标号和/或字母。这些重复是为了简化和清楚，其本身并不表示所讨论的各个实施例和/或结构之间的关系。

此外，为了易于描述，可以使用空间相对术语(诸如“在…下方”、“之下”、“下部”、“上方”、“上部”等)以描述图中所示的一个元件或部件与另一个元件或部件的关系。除图中所示的定向之外，空间相对术语还包括使用或操作中设备的不同定向。装置可以以其他方式定向(旋转90度或处于其他定向)，本文所使用的空间相对描述可因此进行类似的解释。

尽管阐述本发明的大范围的数值范围和参数是近似值，但具体实例中阐述的数值尽可能精确。然而，任何数值固有地包含由对应测试测量中发现的标准偏差的所导致的必然的特定误差。此外，如本文所使用的，术语“大约”通常表示在给定值10％、5％、1％或0.5％内或在10％、5％、1％或0.5％的范围内。可选地，本领域技术人员认为术语“大约”表示在平均值的可接受的标准差内。除了操作/工作实例之外或者除非另有明确指定，否则所有的数值范围、量、值和百分比(诸如本文公开的那些材料量、持续时间、温度、操作条件、量的比率等)应该理解为在所有情况下可以对术语“大约”进行修改。因此，除非具有相反指示，否则本发明和权利要求中阐述的数值参数是可以期望地改变的近似值。应该至少根据所报告的有效位和通过应用普通的舍入技术来构建每个数值参数。范围可以在本文至少表示为一个端点到另一端点或者在两个端点之间。除非另有指定，否则本文公开的所有范围均包括端点。

图1是示出根据本发明的示例性实施例的发射器100的示意图。简而言之，发射器100包括载波发生器102、调制器104、加法器106、108以及放大器110。

发射器100接收期望被发射的输入数据流TX_BIT_1-TX_BIT_N，其中N是大于1的整数。输入数据流TX_BIT_1-TX_BIT_N连同载波发生器102所生成的载波CARRIER_1-CARRIER_N被输入至调制器104。在该实施例中，载波CARRIER_1-CARRIER_N中的每个都juy6不同频率或不同相位。另外，载波CARRIER_1-CARRIER_N的频率至少大于输入数据流TX_BIT_1-TX_BIT_N的频率的两倍，被称为奈奎斯特-香农(Nyquist–Shannon)采样定理。在一些实施例中，载波CARRIER_2-CARRIER_N的频率至少可以是载波CARRIER_1的频率的多倍。

调制器104可以操作性地基于输入数据流TX_BIT_1-TX_BIT_N和载波CARRIER_1-CARRIER_N执行正交调幅(QAM)。在一些实施例中，QAM可以是由复杂QAM信号星座组成的高等级QAM(例如，64QAM)。具体地，调制器104包括分别用于输入数据流TX_BIT_1-TX_BIT_N的调制的子调制器104_1-104_N。每个子调制器104_1-104_N均输出从其输出的调制信号的正部和负部。如图1所示，子调制器104_1产生正信号TXSP1和负信号TXSN1；子调制器104_2产生正信号TXSP2和负信号TXSN2，等等。

所有的正信号TXSP1-TXSPN通过加法器106组到一起并相加，并且所有的负信号TXSN1-TXSNN通过加法器108组到一起并相加。此后，相加的正信号TXSP和相加的负信号TXSN被放大器110放大以生成一对输出差分信号TXON和TXOP。输出差分信号对TXON和TXOP可以通过差分传输线对112传输至远程接收端。

可以通过由对应于图1所示传输路径的接收路径所组成的对应接收器来恢复在N个不同载波CARRIER_1-CARRIER_N上承载的N位输入数据流。图2是示出根据本发明的示例性实施例的接收器200的示意图。简而言之，接收器200对应于发射器100。接收器200包括放大器206、载波发生器202和解调器204。

当差分传输线对212耦合至差分传输线对112时，从发射器100输出的差分信号对TXON和TXOP经由差分传输线对112和212馈送到接收器200中。具体地，差分信号对TXON和TXOP耦合至差分接收信号对RXIN和RXIP并输入至放大器206。放大的差分接收信号对RXSN和RXSP连同载波发生器202所生成的载波CARRIER_1-CARRIER_N被输入至解调器204。从图2可以看出，通过对应的子解调器从其对应的载波上卸载数据流RX_BIT_1-RX_BIT_N。具体地，针对载波CARRIER_1，通过解调操作从放大的差分信号对RXSN和RXSP中恢复数据流RX_BIT_1；针对载波CARRIER_2，通过解调操作从放大的差分信号对RXSN和RXSP中恢复数据流RX_BIT_2，等等。

图3是示出根据本发明的示例性实施例的收发器300的示意图。收发器300由发射器100、接收器200和开关302组成。在该实施例中，收发器300以半双工模式进行操作。开关302选择性地将传输信号TXD(即，差分信号对TXON和TXOP)或者接收信号RXD(即，差分接收信号对RXSN和RXSP)耦合至收发器300的接口信号IO，以用于选择传输或接收模式。在半双工操作中，一次在一个方向上进行通信。收发器300可以与具有相同或相似架构的另一收发器通信。为了确定收发器300的适当操作模式，可以在数据传输之前执行一些握手机制以获取握手结果。因此，根据与远程收发器系统的握手结果，可以通过收发器系统的上层来控制开关302。将在后面的段落中描述与握手机制相关联的具体细节。

收发器300的概念包括使用N个不同的载波CARRIER_1-CARRIER_N和QAM调制机制来允许差分传输线对上的更宽传输带宽。以这种方式，一次可以传输更多信号以实现更大当数据吞吐量。与现有技术的常用于高速通信以补偿有限的输入/输出(I/O)管脚和互连的串行器/解串器(SerDes)相似，收发器300可以有效地减少I/O管脚和互连；但是不同于现有技术的SerDes，所提出的收发器300由于复杂的调制机制在每个载波频率内都具有较小的传输频率带宽。

注意，本发明不限于这里所示的实例。本领域技术人员可以将本发明的原理应用于其他收发器应用而不背离本发明的范围。在一些实施例中，差分线可以是设置在2.5D、3D集成电路(IC)中的单个管芯或不同管芯中、安装在印刷电路板(PCB)上的不同芯片中、或者在如堆叠封装件(PoP)或集成扇出(InFo)封装件的内部封装件中的互连线。在一些实施例中，收发器300还可以被设计为连接至单条线的单端系统。在一些实施例中，QAM调制机制可以被其他类型的调制所代替。在一些实施例中，可以省略放大器110。在一些实施例中，收发器300可以以全双工模式进行操作。

图4是示出根据本发明的示例性实施例的收发器组400的示意图。如名称所理解的，收发器组400由多个收发器400_1-400_M组成，其中M是整数且大于1。在该实施例中，每个收发器400_1-400_M均可以具有与收发器300相同的架构。收发器组400还包括多个开关401_1-401_M。每个收发器400_1-400_M都经由对应的开关耦合至收发器组400的接口信号IO，其中开关被控制为接通或断开接口信号IO的路径。注意，接通的开关的数量不受限制。例如，至少收发器400_1和400_2能够与远程收发器或收发器组通信；但是收发器400_M与远程收发器或收发器组之间的路径被开关401_M断开。

当收发器组400处于发射模式时，通过控制对应开关以将收发器400_1和400_M中每个收发器的发射器与收发器组400的接口信号IO连接，所有的收发器400_1和400_M均处于发射模式。收发器组400的总发射带宽基本等于收发器400_1和400_M中的每一个发射带宽。从而，每个收发器的输入数据流应该避免使用相同的载波频率，以防止信号干扰。如图4所示，至少收发器400_1和400_2连接至收发器组400的接口信号IO，被收发器400_1使用的载波应该不同于被收发器400_2使用的载波，或其他收发器也连接至接口信号IO。

当收发器组400处于接收模式时，通过控制对应开关以将收发器400_1和400_M中的每个接收器与收发器组400的接口信号IO连接，所有的收发器400_1和400_M均处于接收模式。通过预先进行的握手机制，收发器组400中的每个开关均相应地被接通或断开，并且通过对应的收发器接收和解调输入信号。

收发器400_1和400_M可以设置在单个管芯或不同管芯(诸如，2.5D或3D IC中的管芯)中或者如堆叠封装件(PoP)或集成扇出(inFo)封装件的内部封装件中。收发器组400可用作存储器块、处理器或其他电路模块的接口。在一些实施例中，当多个存储器块不总是充分使用收发器组400的带宽时，收发器组400的收发器400_1和400_M可以分别分配给存储器块。通过适当地控制每个存储器块，通过存储器块共享一个收发器组400可以减少总的I/O管脚和互连而没有过度地影响整体数据吞吐量。当特定的存储器块要求更大的数据带宽时，连接至相同收发器组并且不处于繁忙状态的其他存储器块可以立刻释放其带宽。从而，收发器组400提供了用于存储器块、处理器或其他电路模块的更加灵活和简洁的接口设计。

图5是示出根据本发明的示例性实施例的连接至另一收发器组402的收发器组400的示意图。从图5中可以看出，图4的收发器组400经由差分或单端互连线连接至收发器组402。收发器组402包括收发器402_1-402_P和开关403_1-403_P，其中P是大于1的整数。收发器组400和402可以设置在2.5D、3D IC中的单个管芯或不同管芯中或者安装在PCB上的不同芯片中。如上所述，收发器组400的收发器400_1-400_M和收发器组402的收发器402_1-402_P可以设置在相同或不同的管芯或芯片中。

在图5中，假设第一数据流和第二数据流被输入至收发器400_1并且分别被载波CARRIER_1和CARRIER_2调制；以及第三数据流被输入至收发器400_3并且被载波CARRIER_3调制。因此，从收发器400_1输出的调制信号IO_400_1包括第一和第二数据流的信息；以及从收发器400_2输出的调制信号IO_400_2由此包括第三数据流的信息。假设没有其他数据流需要通过收发器400_3-400_M进行传输。因此，相应地，开关401_1-401_2被接通，并且剩余开关401_3-401_M断开。因此，接口信号仅包括第一、第二和第三数据流的信息。

收发器组402接收来自收发器组400的接口信号IO。在这种情况下，收发器402_2用于通过接口信号IO从收发器组400接收第一、第二和第三数据流。在开关403_1-403_P中，仅接通开关403_2。这种结构可以是收发器组400和402之间的握手的结果，或者可以预先由设计者来确定这种结构。然后，通过收发器组402_2恢复第一、第二和第三数据流。具体地，在对应于载波CARRIER_1、CARRIER_2和CARRIER_3的收发器组402_2的子调制器的输出处获得第一、第二和第三数据流。

注意，本发明不限于这里所示的实例。本领域技术人员可以将本发明的原理应用于其他收发器应用而不背离本发明的范围。在一些实施例中，收发器组400中的收发器以及收发器组402中的收发器的数量可以相同，即M＝P。在一些实施例中，收发器组400中的收发器以及收发器组402中的收发器的数量可以不同，即，M>P或M<P。在一些实施例中，可以具有两个以上的收发器组经由差分或单端互连线相互连接。通过适当的控制，任何组合都可以用于收发器组400和收发器组402。

图6是示出根据本发明的示例性实施例的收发器组600通过路由器604连接至另一收发器组602的示意图。从图6可以看出，收发器组600经由差分或单端互连线通过K通道路由器604连接至另一收发器组602，其中K是整数。在该实施例中，K大于M和P。不同于收发器组400，收发器组600仅包括收发器600_1-600_M而不具有开关。如此，收发器组600可以认为是没有开关401_1-401_M的收发器组400。

收发器组602的架构类似于收发器组600的架构。收发器组602包括收发器602_1-602_P。收发器组600和602可以设置在2.5D、3D IC中的单个管芯或不同管芯中或者在PCB上安装的不同芯片中。路由器604包括均相互耦合的2*K个开关604_X1-604_YK。路由器604中的每个开关均可以经由差分或单端互连线分配给收发器组60和602的接口信号。如图6所示，开关604_X1-604_XM分别耦合至收发器600_1-600_M的接口信号IO_600_1-IO_600_M；以及开关604_Y1-604_YP分别耦合至收发器602_1-602_P的接口信号IO_602_1-IO_602_P。

在图6中，假设第一数据流和第二数据流被输入至收发器600_1并且分别被载波CARRIER_1和CARRIER_2调制；以及第三数据流被输入至收发器600_2并且分别被载波CARRIER_3调制。因此，从收发器600_1输出的调制信号IO_600_1包括第一和第二数据流的信息；以及从收发器600_2输出的调制信号IO_600_2由此包括第三数据流的信息。假设没有其他数据流需要通过收发器600_3-600_M进行传输。

路由器604的开关604_X1-604_X2接通以接收来自收发器组600的调制信号IO_600_1和IO_600_2。然后，调制信号IO_600_1和IO_600_2被合并并通过接通的开关604_Y2被收发器602_2接收。这种路由器604的结构可以是收发器组600和602之间的握手的结果，或者可以预先由设计者确定。然后，通过收发器组602_2恢复第一、第二和第三数据流。具体地，在对应于载波CARRIER_1、CARRIER_2和CARRIER_3的收发器组602_2的子解调器的输出处获取第一、第二和第三数据流。

注意，本发明不限于这里所示的实例。本领域技术人员可以将本发明的原理应用于其他收发器应用而不背离本发明的范围。在一些实施例中，收发器组600中的收发器以及收发器组602中的收发器的数量可以相同，即M＝P。在一些实施例中，收发器组600中的收发器以及收发器组602中的收发器的数量可以不同，即，M>P或M<P。在一些实施例中，可以具有更多的收发器组通过可用的开关(例如开关604_XM+1-604_XK和604_YP+1-604_YK)连接至路由器。通过适当的控制，任何组合都可以用于收发器组600和收发器组602。

图7是示出根据本发明的另一示例性实施例的收发器组400通过路由器700连接至另一收发器组402的示意图。从图7可以看出，图4的收发器组400经由路由器700连接至另一收发器组402。收发器组402的架构类似于收发器组400的架构。在该实施例中，路由器700包括收发器702和704，以及N×N开关矩阵706和708，其中N是整数。在该实施例中，N等于收发器组400和402的全部性能的数据流的数量。路由器700是两端口路由器。然而，这不用于限制本发明。本领域技术人员可以将本发明的原理应用于其他路由器应用而不背离本发明的范围。在一些实施例中，路由器可以具有更多组的收发器702和704以及N×N开关矩阵706和708以执行多端口操作。

收发器702和704的架构类似于收发器300的架构。假设输入数据流需要从收发器组400传输至收发器组402。收发器702接收来自收发器组400的接口信号IO。收发器702解调从收发器组400接收的接口信号IO并基于从收发器组400接收的接口信号IO生成数据流RX_BIT_1-RX_BIT_N。N×N开关矩阵706包括N×N条路径，其中每条路径均具有可选择性地接通或断开对应路径的开关。数据流RX_BIT_1-RX_BIT_N连接至N×N开关矩阵706的节点node_X1-node_XN，并且可以通过N×N开关矩阵706的结构来重新分配。例如，通过接通node_X1和node_Y2之间的路径上的开关并断开连接至node_X1的所有剩余路径，可以将RX_BIT_1分配给节点node_Y2。

当输入数据流需要从收发器组402传输至收发器组400时，其他N×N开关矩阵708可用于路径分配。在一些实施例中，只使用N×N开关矩阵706和N×N开关矩阵708中的一个，并且还可以通过共享单个N×N开关矩阵来实现两个发射方向。

当与路由器702连接的收发器组的结构复杂时，路由器702是灵活且有用的。每个数据流均可以通过开关矩阵任意分配给收发器组中的被分配收发器。

图8是示出根据本发明的实施例的芯片800通过收发器组804和806与另一芯片802通信的示意图。芯片800或802可以包括存储器块、处理器或其他电路模块。芯片800包括耦合至芯片802的收发器组806的收发器组804。收发器组804和806可以具有与图5的收发器组400或402相同或相似的架构。在一些实施例中，如果存在接收端处的数据流分配的某些需要，则图7的路由器700可以进一步设置在收发器组804和806之间。在一些实施例中，收发器组804和806可以具有与图6的收发器组600或602相同或相似的架构，并且路由器604设置在收发器组804和806之间。

当数据流的数量不足以用于芯片800和802时，可以增加所使用的收发器组的尺寸，或者可以增加收发器组的数量。图9是示出根据本发明的另一实施例的芯片900通过收发器组904_1-904_n与另一芯片902通信的示意图。芯片900包括分别耦合至芯片902的收发器组906_1-906_n的收发器组904_1-904_n。每个收发器组和/或路由器的可选设计的细节与图8相同或相似，因此省略相关描述。

图10是示出根据本发明的实施例的电路块1002通过收发器组804和806与另一电路块1004通信的示意图。可以在芯片1000的相同管芯中实施电路块1002和1004。在一些实施例中，可以在2.5D或3D IC形式的芯片100的不同管芯中实施电路块1002和1004。电路块1002或1004可以是存储器块、处理器或其他电路模块。电路块1002包括收发器组804，收发器组804耦合至电路块1004的收发器组806。收发器组804和806可具有与图5的收发器组400或402相同或相似的架构。在一些实施例中，如果对于接收端处的数据流分配具有某些需求，则图7的路由器700可以进一步设置在收发器组804和806之间。在一些实施例中，收发器组804和806可具有与图6的收发器组600或602相同或相似的架构，并且路由器604设置在收发器组804和806之间。

当数据流的数量不足以用于电路块1002和1004时，可以增加所使用的收发器组的大小或者可以增加收发器组的数量。图11是示出根据本发明的另一实施例的电路块1102通过收发器组904_1-904_n和906_1-906_n与另一电路块1102通信的示意图。可以在芯片1100的相同管芯中实施电路块1102和1104。在一些实施例中，可以在2.5D或3D IC形式的芯片1100的不同管芯中实施电路块1102和1104。电路块1102或1104可以是存储器块、处理器或其他电路模块。电路块1102包括收发器组904_1-904_n，收发器组904_1-904_n分别耦合至电路块1104的收发器组906_1-906_n。每个收发器组和/或路由器的可选设计的细节与图10的相同或相似，因此省略相关描述。

图12是示出根据本发明的实施例的用于多个收发器组的连接的结构的示意图。在图12中，收发器组1200-1216可具有与图5的收发器组400或402相同或相似的架构。收发器组1200-1216中的每一个均在两个方向上与相邻的收发器组连接。当收发器组1200-1216中的一个将数据流发射至与其不相邻的目标收发器组时，数据流仍然可以通过穿过至少一个其他中间收发器组到达目标收发器组。例如，收发器组1200可以通过收发器组1202、1208和1210将数据流发射至收发器组1216；以及收发器组1216可以通过使用不同于收发器组1202、1208和1210的路径的收发器组将数据流返回到收发器组1200。

图13是示出根据本发明的另一实施例的用于多个收发器组的连接的结构的示意图。在图13中，除了图12的收发器组1208被路由器1308所代替之外，该结构类似于图12的结构。路由器1308可以与图7所示的路由器700相同或相似，并且收发器组1200-1216可具有与图5的收发器组400或402相同或相似的架构。在一些实施例中，路由器1308可与图6所示的路由器604相同或相似，并且收发器组1200-1216可具有与图6的收发器组600或602相同或相似的架构。收发器组1200-1216中的每一个均在两个方向上连接至路由器1308。当收发器组1200-1216中的一个向收发器组1200-1216中的目标收发器组发射数据流时，数据流可以通过穿过路由器1308到达目标收发器组。与图12相比，图13的结构可以拥有较少的发射等待时间。

本发明的收发器组可包括在收发器系统中。通过预定协议，多个收发器系统可以相互通信。预定协议可以包括具有预定格式的指定数据包。在图14中示出了示例性数据包。数据包包括至少32位，并且可以通过收发器组串行发射该数据包来用于请求或响应特定操作。

图14所示的数据包包括位[31:26]，其表示请求或响应操作的源收发器系统的硬件识别码(ID)。位[25:20]包括数据包应该被发射的下一收发器系统的ID。下一收发器系统可以是最终的目的地或者中间站。位[19:16]被预留用于软件ID字段以指示源收发器内的软件ID。位[15:4]表示当前操作的指令。指令可以包括发射的方法和当前操作的类型。例如，发射方法包括前进到最终目的地或者传播至所有连接的收发器系统。当前操作的类型可以包括复位操作、请求操作或响应操作。位[3]用于指示数据包是否包括位于前32位[31:0]之后的其他命令字段。根据预定协议，命令字段可用于存储具有指定格式的任何命令。如果具有的话，则位[2:0]用于指示数据有效载荷的总长度。

图15是示出根据本发明的实施例的用于指定命令的数据包序列的示图。通过数据包1500-1508实现总序列。首先，收发器系统S1通过发送广播数据包1500来初始化序列，从而使连接至收发器系统S1的所有收发器系统复位。由于广播数据包1500不具有其他命令字段和数据有效载荷，所以位[3]和位[2:0]被设置为0。此后，收发器系统S1开始通过收发器系统S2将提取命令数据包1502发送至收发器系统S3。一旦收发器系统S2接收到提取命令数据包1502，作为中间站的收发器系统S2就将提取命令重新发送给收发器系统S3。除了位[25:20]从收发器系统S2的ID改变为收发器系统S3的ID之外，发送至收发器系统S3的提取命令数据包1504与提取命令数据包1502几乎相同。

收发器系统S3接收数据包1504并通过将具有数据有效载荷的数据包1506沿着相同路线(即，通过收发器系统S2)发送回收发器系统S1来进行响应。中间站S2再次将包括在数据包1508中的数据有效载荷传输至收发器系统S1。

为了更有效地利用每个收发器系统的整体容量，公开了包括串行器-解串器机制的路由器。图16是示出根据本发明的又一示例性实施例的收发器组400通过路由器1600连接至另一收发器组402的示意图。从图16可以看出，图4的收发器组400经由路由器1600连接至另一收发器组402。收发器组402的架构类似于收发器组400的架构。假设收发器组400的每个数据流的数据速率为500Mbits/s；并且收发器组402的每个数据流的数据速率为2Gbits/s。在该实施例中，路由器1600包括收发器702和704、串行-解串电路1602和1604以及N×N开关矩阵706和708，其中N是整数。在该实施例中，N等于收发器组400和402的全部性能的数据流的数量。

路由器1600是两端口路由器。然而，这不用于限制本发明。本领域技术人员可以将本发明的原理应用于其他路由器应用而不背离本发明的范围。在一些实施例中，路由器可以具有更多组的收发器702和704、N×N开关矩阵706和708以及串行-解串电路1602和1604以执行多端口操作。

收发器702和704的架构类似于收发器300的架构。假设输入数据流需要从收发器组400发射至收发器组402。确定地，从收发器组400发送的数据速率为500Mbits/s的输入数据流可以成功被收发器组402所接收，但是由于对于收发器组402来说每个可用数据流的最大数据速率为2Gbits/s，所以这种情况下收发器组402的效率和利用率较低。为了提高收发器组402的利用率，使用串行-解串电路1602，并且收发器组402的利用率可以最大提高四倍。以下对具体细节进行描述。

收发器702接收来自收发器组400的接口信号IO。收发器702对从收发器组400接收的接口信号IO解调并基于从收发器组400接收的接口信号IO生成数据流RX_BIT_1-RX_BIT_N。在该实施例中，数据流RX_BIT_1-RX_BIT_N中的每一个均具有500Mbits/s的数据速率。可以控制串行-解串电路1602以根据接收器(即，收发器组402)的数据速率调整发送器(即，收发器组400)的数据速率。

因为收发器组402的每个数据流的数据速率均为收发器组400的每个数据流的数据速率的四倍，所以串行-解串电路1602可以将最多4个数据流合并到一起以产生具有4倍数据速率的数据流。该概念类似于4-1串行。以这种方式，收发器组400的N个数据流可以减少为N/4个数据流。N/4个数据流可以通过N×N开关矩阵706分配给收发器704。

N×N开关矩阵706包括N×N条路径，其中每条路径均具有可操作性地接通或断开对应路径的开关。数据流RX_BIT_1-RX_BIT_N连接至N×N开关矩阵706的节点node_X1-node_XN，并且可以通过N×N开关矩阵706的结构来重新分配。例如，通过接通node_X1和node_Y2之间的路径上的开关并断开连接至node_X1的所有剩余路径，RX_BIT_1可以被重新分配给节点node_Y2。

例如，通过N×N开关矩阵706的指定分配，只有数据流TX_BIT_1-TX_BIT_(N/4)被分配以接收数据流RX_BIT_1-RX_BIT_N。如此，最多可以节省收发器组402的吞吐量的四分之三。当路由器1600具有多个端口时，节省的容量可用于接收来自除收发器400之外的一个或多个收发器组的一个或多个其他数据流。

当输入数据流需要从收发器组402发射至收发器组400时，来自收发器组402的数据流的数据速率必须减小以适合收发器组400的数据流的最大数据速率。例如，当2Gbits/s数据流RX_BIT_1需要发射至收发器组400时，串行-解串电路1604可以将2Gbits/s数据流RX_BIT_1解串为四个500Mbits/s数据流。然后，数据速率减小的四个数据流可以通过N×N开关矩阵708分配给任何四个数据流TX_BIT_1-TX_BIT_N。

在一些实施例中，仅使用N×N开关矩阵706和N×N开关矩阵708中的一个，并且还可以通过共享单个N×N开关矩阵来实现两个发射方向。

当与路由器1600连接的收发器组具有不同的最大数据速率容量或不同的吞吐量容量时，路由器1600是灵活且有用的。两个或多个数据流可以串行为一个数据流，或者一个数据流可以解串为两个或多个数据流。因此，可以提高具有更大吞吐量的收发器组的利用率。

本发明的一些实施例提供了一种收发器组，包括多个收发器；其中，收发器组通过线执行发射和接收，并且每一个收发器均包括发射器和接收器，并且发射器包括：载波发生器，被配置为针对将被发射的多个数据流生成具有不同频率的多个载波；调制器，耦合至将被发射的数据流和载波发生器，以生成在多个载波上承载的多个调制数据流；以及加法器，被配置为将多个调制数据流合并为到达的输出信号。接收器包括：载波发生器，被配置为针对从线接收的输入信号生成具有不同频率的多个载波；以及解调器，耦合至输入信号和载波发生器，以生成多个解调数据流。

在本发明的一些实施例中，调制器是正交调幅(QAM)调制器，并且解调器是QAM解调器。

在本发明的一些实施例中，线是差分对。

在本发明的一些实施例中，每一个收发器均包括用于将输入信号或输出信号选择性地耦合至线的开关。

在本发明的一些实施例中，收发器组还包括耦合在多个收发器和线之间的多个开关。

本发明的一些实施例提供了一种路由器，包括：第一收发器；第二收发器；第一开关矩阵，耦合在第一收发器和第二收发器之间；以及第二开关矩阵，耦合在第一收发器和第二收发器之间；其中，第一收发器和第二收发器中的每一个均包括发射器和接收器。

在本发明的一些实施例中，发射器包括：载波发生器，被配置为针对将被发射的多个数据流生成具有不同频率的多个载波；调制器，耦合至将被发射的数据流和载波发生器，以生成在多个载波上承载的多个调制数据流；以及加法器，被配置为将多个调制数据流合并为到达线的输出信号；以及接收器包括：载波发生器，被配置为针对从线接收的输入信号生成具有不同频率的多个载波；解调器，耦合至输入信号和载波发生器，以生成多个解调数据流；以及第一开关矩阵选择性地将第一收发器的每个调制数据流耦合至第二收发器的将被发射的数据流；并且第二开关矩阵选择性地将第二收发器的每个解调数据流耦合至第一收发器的将被发射的数据流。

在本发明的一些实施例中，调制器是正交调幅(QAM)调制器，并且解调器是QAM解调器。

在本发明的一些实施例中，线是差分对。

在本发明的一些实施例中，第一收发器和第二收发器中的每一个都包括用于选择性地将输入信号或输出信号耦合至线的开关。

本发明的一些实施例提供了一种路由器，包括：第一收发器；第二收发器；第一串行-解串电路，耦合在第一收发器和第二收发器之间；第二串行-解串电路，耦合在第一收发器和第二收发器之间；其中，第一收发器和第二收发器中的每一个均包括发射器和接收器。

在本发明的一些实施例中，发射器包括：载波发生器，被配置为针对将被发射的多个数据流生成具有不同频率的多个载波；调制器，耦合至将被发射的数据流和载波发生器，以生成在多个载波上承载的多个调制数据流；以及加法器，被配置为将多个调制数据流合并为到达线的输出信号。接收器包括：载波发生器，被配置为针对从线接收的输入信号生成具有不同频率的多个载波；以及解调器，耦合至输入信号和载波发生器，以生成多个解调数据流。

在本发明的一些实施例中，第一串行-解串电路或第二串行-解串电路对多个解调数据流中的N个执行串行，以生成将被发射的多个数据流中的一个，其中N是大于1的整数。

在本发明的一些实施例中，多个数据流中的串行数据流的数据速率是N个解调数据流中的每一个的数据速率的N倍。

在本发明的一些实施例中，第一串行-解串电路或所述第二串行-解串电路对多个解调数据流中的一个执行解串，以生成将被发射的多个数据流中的N个，其中N是大于1的整数。

在本发明的一些实施例中，一个解调数据流的数据速率是N个解串数据流中的每一个的数据速率的N倍。

在本发明的一些实施例中，该路由器还包括：第一开关矩阵，耦合在第一串行-解串电路和第二收发器之间；以及第二开关矩阵，耦合在第一收发器和第二串行-解串电路之间；其中，第一开关矩阵选择性地将第一串行-解串电路的每个串行-解串数据流耦合至第二收发器的将被发射的数据流；以及第二开关矩阵选择性地将第二串行-解串电路的每个串行-解串数据流耦合至第一收发器的将被发射的数据流。

在本发明的一些实施例中，调制器是正交调幅(QAM)调制器，并且所述解调器是QAM解调器。

在本发明的一些实施例中，线是差分对。

在本发明的一些实施例中，第一收发器和第二收发器中的每一个都包括选择性地将输入信号或输出信号耦合至线的开关。

上面论述了多个实施例的特征使得本领域技术人员能够更好地理解本发明的各个方面。本领域技术人员应该理解，他们可以容易地使用本发明作为基础来设计或修改用于执行与本文所述实施例相同的目的和/或实现相同优点的其他工艺和结构。本领域技术人员还应该意识到，这些等效结构不背离本发明的精神和范围，并且可以在不背离本发明的精神和范围的情况下做出各种变化、替换和改变。