一种低功耗RFID时钟提取电路的制作方法

本发明涉及一种射频电路技术领域，尤其是一种低功耗RFID时钟提取电路。

背景技术：

RFID（Radio Frequency Identification），即射频识别技术，由于RFID技术发展速度快，运用广、在低频RFID芯片的电路设计中，数字电路工作的时钟一般都是从天线端直接提取，时钟提取电路设计的优劣性能直接影响整个芯片的性能，并且无法克服环境变化。

技术实现要素：

针对现有技术的不足，本发明提供一种采用三路低电流的电流源以及反馈回路采样天线端，通过施密特整形得到了供给数字电路工作的时钟信号的低功耗RFID时钟提取电路。

本发明的技术方案为：一种低功耗RFID时钟提取电路，其特征在于：包括一天线端提取电压电路、一反馈开关电路、一施密特整形电路和一BUFF缓冲电路，所述天线端提取电路的输出端与反馈开关电路的输入端连接，所述反馈开关电路的输出端与施密特整形电路输入端连接，所述施密特整形电路输出端与BUFF缓冲电路的出入端连接。

天线端提取电压电路包括MOS管MN0、MOS管MN1、滤波电容C0、限流电阻R0，所述MOS管MN0的漏极与栅极相连，并且所述MOS管MN0的漏极与栅极均与外部的基准电流源I0连接，所述MOS管MN0的源极接地gnd，所述MOS管MN0漏极与栅极与滤波电容C0的一端连接，所述滤波电容C0的另一端接地gnd，所述MOS管MN0的栅极与MOS管MN1的栅极连接，所述MOS管MN1的漏极与外部的基准电流源I1相连，所述MOS管MN1的源极经限流电阻R0与天线RF连接。

所述反馈开关电路包括MOS管MP0、MOS管MN2、MOS管MN2、MOS管MN3，所述MOS管MP0的栅极与MOS管MN1的源极连接，所述MOS管MP0的源极与电源VDD连接，所述MOS管MP0的漏极与外部的基准电流源I2连接，所述MOS管MN2的栅极分别与所述MOS管MP0的栅极、MOS管MN1的源极连接，所述MOS管MN2的漏极与所述MOS管MP0的漏极连接，所述MOS管MN2的源极与MOS管MN3的漏极连接，所述MOS管MN3的栅极与电源VDD连接，所述MOS管MN3的源极接地gnd。

所述施密特整形电路包括MOS管MP5、MOS管MP4、MOS管MN4、MOS管MN5、MOS管MP6、MOS管MN6、MOS管MP7、MOS管MN7，所述MOS管MP5的源极与电源VDD连接，所述MOS管MP5的栅极与MOS管MN2的漏极连接，所述MOS管MP5的漏极与MOS管MP4的源极连接，所述MOS管MP4的栅极与MOS管MN2的漏极连接，所述MOS管MP4的漏极与MOS管MN4的漏极连接，所述MOS管MN4的栅极与MOS管MN2的漏极连接，所述MOS管MN4的源极与MOS管MN5的漏极连接，所述MOS管MN5的栅极与MOS管MN2的漏极连接，所述MOS管MN5的源极接地gnd，所述MOS管MP6的源极与电源VDD连接，所述MOS管MP6的漏极与MOS管MP4的源极连接，所述MOS管MP6的栅极与MOS管MP7的漏极连接，所述MOS管MP7的源极与电源VDD连接，所述MOS管MP7的栅极与MOS管MP4的漏极连接，所述MOS管MP7的漏极分别与MOS管MN6的栅极、MOS管MN7的漏极连接，所述MOS管MN6的漏极与MOS管MN4的源极连接，所述MOS管MN6的源极接地gnd，所述MOS管MN7的源极接地gnd，所述MOS管MN7的栅极与MOS管MN4的漏极连接。

所述BUFF缓冲电路包括MOS管MP8、MOS管MP9、MOS管MN8、MOS管MN9，所述MOS管MP8的源极与电源VDD连接，所述MOS管MP8的栅极与MOS管MP7的漏极连接，所述MOS管MP8的漏极与MOS管MN8的漏极连接，所述MOS管MN8的源极接地gnd，所述MOS管MN8的栅极与MOS管MN7的漏极连接，所述MOS管MP9的源极与电源VDD连接，所述MOS管MP9的栅极与MOS管MP8的漏极连接，所述MOS管MP9的漏极与MOS管MN9的漏极连接，所述MOS管MN9的源极接地gnd，所述MOS管MN9的栅极与MOS管MN8的漏极连接，所述MOS管MP9的漏极与MOS管MN9的漏极相连并作为时钟输出端。

基准电流源I0通过所述MOS管MN0后，使得MN0工作在饱和区，MOS管MN0的栅极信号得到一个稳定的电压，滤波电容C0对MOS管MN0的栅极信号的毛刺进行过滤，从而使MOS管MN0的栅极电压更加平稳，当天线RF端信号接近地gnd电平时，所述MOS管MN1的栅极和所述的MOS管MN0的栅极相连，所述MOS管MN1的漏极与基准电流源I1相连，所述MOS管MN1导通，所述MOS管MN1的源极也接近地gnd电平；当天线RF端信号慢慢升高后，经过所述限流电阻R0，随着天线RF端信号的提高，所述MOS管MN1的阈值电压也在不断的变大，当天线RF端信号增加到一定值后MOS管MN1进入关断状态，所述MN1的漏极的电压net1也随RF的增大而增大；

所述MOS管MN2的栅极与所述MOS管MN1的源极相连，当所述MOS管MN2的栅极是高电平，所述MOS管MN2的处在导通状态，所述MOS管MP0在关断状态，所述MOS管MN2的漏极电压net2接近地gnd，所述MOS管MN3接法相当于一个大电阻，增加了所述MOS管MN2的阈值电压，平衡了所述前级电路，当所述MOS管MN2的栅极电压逐渐下降，所述MOS管MN2逐渐关断，所述MOS管MP0逐渐打开，由于所述MOS管MP0的导通，反馈给所述MOS管MN2的漏极，从而使MOS管MN2的漏极电压net2能更快的接近所述电源VDD的电压，使所述MOS管MN2的漏极电压变得更加陡峭，MOS管MN2的漏极电流的最大值由所述基准电流源I2控制。

所述施密特整形电路的MOS管MP5、MOS管MP4、MOS管MN5、MOS管MN4构成一个反相器，调整器件的宽边比使得电路能较好的控制由于所述MOS管MN2的漏极电压不是很陡峭而造成的电流损失，所述MOS管MP7和MOS管MN7组成一个反相器，MOS管MP7和MOS管MN7组成的反相器的输入为所述MOS管MP5、MOS管MP4、MOS管MN5、MN4构成的反相器的输出，MOS管MP7和MOS管MN7组成的反相器的输出接MOS管MP6和MOS管MN6，形成了一个正反馈电路，使得MOS管MP7和MOS管MN7组成的反相器的输出信号net3的上升沿和下降沿更加陡峭，一个上升沿和下降沿都陡峭的方波是数字电路功耗小的基础。

所述MOS管MP8、MOS管MP9、MOS管MN8、MOS管MN9组成的BUFF缓冲电路使输出信号的驱动能力更强。

本发明的有益效果为：通过基准电流源I0、I1、I2控制着整体电路的功耗，提取的天线RF端的信号，经过施密特整形电路的整形以及BUFF缓冲电路进处理，从而使输出端在消耗很小的功耗即可得到一个上升沿和下降沿都陡峭的时钟信号。

附图说明

图1为本发明的电路图；

图2本发明天线RF端的一个周期的信号示意图。

具体实施方式

下面结合附图对本发明的具体实施方式作进一步说明：

如图1、图2所示，一种低功耗RFID时钟提取电路，其特征在于：包括一天线端提取电压电路、一反馈开关电路、一施密特整形电路和一BUFF缓冲电路，所述天线端提取电路的输出端与反馈开关电路的输入端连接，所述反馈开关电路的输出端与施密特整形电路输入端连接，所述施密特整形电路输出端与BUFF缓冲电路的出入端连接。

天线端提取电压电路包括MOS管MN0、MOS管MN1、滤波电容C0、限流电阻R0，所述MOS管MN0的漏极与栅极相连，并且所述MOS管MN0的漏极与栅极均与外部的基准电流源I0连接，所述MOS管MN0的源极接地gnd，所述MOS管MN0漏极与栅极与滤波电容C0的一端连接，所述滤波电容C0的另一端接地gnd，所述MOS管MN0的栅极与MOS管MN1的栅极连接，所述MOS管MN1的漏极与外部的基准电流源I1相连，所述MOS管MN1的源极经限流电阻R0与天线RF连接。

所述反馈开关电路包括MOS管MP0、MOS管MN2、MOS管MN2、MOS管MN3，所述MOS管MP0的栅极与MOS管MN1的源极连接，所述MOS管MP0的源极与电源VDD连接，所述MOS管MP0的漏极与外部的基准电流源I2连接，所述MOS管MN2的栅极分别与所述MOS管MP0的栅极、MOS管MN1的源极连接，所述MOS管MN2的漏极与所述MOS管MP0的漏极连接，所述MOS管MN2的源极与MOS管MN3的漏极连接，所述MOS管MN3的栅极与电源VDD连接，所述MOS管MN3的源极接地gnd。

所述施密特整形电路包括MOS管MP5、MOS管MP4、MOS管MN4、MOS管MN5、MOS管MP6、MOS管MN6、MOS管MP7、MOS管MN7，所述MOS管MP5的源极与电源VDD连接，所述MOS管MP5的栅极与MOS管MN2的漏极连接，所述MOS管MP5的漏极与MOS管MP4的源极连接，所述MOS管MP4的栅极与MOS管MN2的漏极连接，所述MOS管MP4的漏极与MOS管MN4的漏极连接，所述MOS管MN4的栅极与MOS管MN2的漏极连接，所述MOS管MN4的源极与MOS管MN5的漏极连接，所述MOS管MN5的栅极与MOS管MN2的漏极连接，所述MOS管MN5的源极接地gnd，所述MOS管MP6的源极与电源VDD连接，所述MOS管MP6的漏极与MOS管MP4的源极连接，所述MOS管MP6的栅极与MOS管MP7的漏极连接，所述MOS管MP7的源极与电源VDD连接，所述MOS管MP7的栅极与MOS管MP4的漏极连接，所述MOS管MP7的漏极分别与MOS管MN6的栅极、MOS管MN7的漏极连接，所述MOS管MN6的漏极与MOS管MN4的源极连接，所述MOS管MN6的源极接地gnd，所述MOS管MN7的源极接地gnd，所述MOS管MN7的栅极与MOS管MN4的漏极连接。

所述BUFF缓冲电路包括MOS管MP8、MOS管MP9、MOS管MN8、MOS管MN9，所述MOS管MP8的源极与电源VDD连接，所述MOS管MP8的栅极与MOS管MP7的漏极连接，所述MOS管MP8的漏极与MOS管MN8的漏极连接，所述MOS管MN8的源极接地gnd，所述MOS管MN8的栅极与MOS管MN7的漏极连接，所述MOS管MP9的源极与电源VDD连接，所述MOS管MP9的栅极与MOS管MP8的漏极连接，所述MOS管MP9的漏极与MOS管MN9的漏极连接，所述MOS管MN9的源极接地gnd，所述MOS管MN9的栅极与MOS管MN8的漏极连接，所述MOS管MP9的漏极与MOS管MN9的漏极相连并作为时钟输出端。

基准电流源I0通过所述MOS管MN0后，使得MN0工作在饱和区，MOS管MN0的栅极信号得到一个稳定的电压，滤波电容C0对MOS管MN0的栅极信号的毛刺进行过滤，从而使MOS管MN0的栅极电压更加平稳，当天线RF端信号接近地gnd电平时，所述MOS管MN1的栅极和所述的MOS管MN0的栅极相连，所述MOS管MN1的漏极与基准电流源I1相连，所述MOS管MN1导通，所述MOS管MN1的源极也接近地gnd电平；当天线RF端信号慢慢升高后，经过所述限流电阻R0，随着天线RF端信号的提高，所述MOS管MN1的阈值电压也在不断的变大，当天线RF端信号增加到一定值后MOS管MN1进入关断状态，所述MN1的漏极的电压net1也随RF的增大而增大；

所述MOS管MN2的栅极与所述MOS管MN1的源极相连，当所述MOS管MN2的栅极是高电平，所述MOS管MN2的处在导通状态，所述MOS管MP0在关断状态，所述MOS管MN2的漏极电压net2接近地gnd，所述MOS管MN3接法相当于一个大电阻，增加了所述MOS管MN2的阈值电压，平衡了所述前级电路，当所述MOS管MN2的栅极电压逐渐下降，所述MOS管MN2逐渐关断，所述MOS管MP0逐渐打开，由于所述MOS管MP0的导通，反馈给所述MOS管MN2的漏极，从而使MOS管MN2的漏极电压net2能更快的接近所述电源VDD的电压，使所述MOS管MN2的漏极电压变得更加陡峭，MOS管MN2的漏极电流的最大值由所述基准电流源I2控制。

所述施密特整形电路的MOS管MP5、MOS管MP4、MOS管MN5、MOS管MN4构成一个反相器，调整器件的宽边比使得电路能较好的控制由于所述MOS管MN2的漏极电压不是很陡峭而造成的电流损失，所述MOS管MP7和MOS管MN7组成一个反相器，MOS管MP7和MOS管MN7组成的反相器的输入为所述MOS管MP5、MOS管MP4、MOS管MN5、MN4构成的反相器的输出，MOS管MP7和MOS管MN7组成的反相器的输出接MOS管MP6和MOS管MN6，形成了一个正反馈电路，使得MOS管MP7和MOS管MN7组成的反相器的输出信号net3的上升沿和下降沿更加陡峭，一个上升沿和下降沿都陡峭的方波是数字电路功耗小的基础。

所述MOS管MP8、MOS管MP9、MOS管MN8、MOS管MN9组成的BUFF缓冲电路使输出信号的驱动能力更强。

上述实施例和说明书中描述的只是说明本发明的原理和最佳实施例，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。