一种高速高阶变步长自适应均衡方法与流程

本发明涉及航天数传领域，特别是一种高速高阶变步长自适应均衡方法。

背景技术：

在高速卫星通信系统中，如果能够根据卫星信道状况自适应的改变传输参数，则可以较大改善通信系统性能，于是人们提出了自适应传输技术。自适应传输技术克服了传统非自适应通信系统传输效率较低的缺点，能够在有利的信道条件下高速传输数据，在信道变差时低速传输数据，从而可以在不牺牲误比特率的前提下，根据信道的时变性提供较高的平均信道频谱效率，最终提高了卫星系统的传输效率和系统容量。现有的自适应传输技术为低阶高速均衡算法，通常采用正交前向高速并行时域盲均衡方案，动态调整误差算法，降低对系统时钟稳定度的要求，并改善信道非线性、群时延等非理想特性对传输性能的影响。

近年来由于各国在不断地发射对地观测卫星，而且所传输的信息速率越来越高，X波段的带宽已经远远不能满足人们日益增长的需要，现有的频带资源越来越拥挤。ESCC-E50标准也建议采用高阶调制方式完成高数据率的传输，比如使用Ka波段进行传输。同时，在一定的带宽条件下，高阶调制可以承载更高的信息速率，为了满足越来越高的信息传输速率，系统调制方式也向高阶调制发展，因此在提高系统带宽的同时，传统的低阶高速均衡算法已经不能满足卫星系统对带宽的需求，需要提出一种新的满足卫星系统对带宽要求的高速高阶变步长自适应均衡方法。

技术实现要素：

本发明解决的技术问题是：克服现有技术的不足，提供了一种高速高阶变步长自适应均衡方法，克服了传统非自适应传输方法效率较低的缺点，能够在有利的信道条件下高速传输数据，在信道变差时低速传输数据，提供较高的平均信道频谱效率。

本发明的技术解决方案是：一种高速高阶变步长自适应均衡方法，包括如下步骤：

(1)将解调器的输出数据作为输入数据x(n)，然后对输入数据x(n)进行串并转换得到n路并行数据x(n)＝[x₁…x_n]^T，其中，n为正整数；

(2)将并行滤波器权系数记为权向量W

其中，W_i为并行滤波器中第i个滤波器的权系数向量，w_ij为并行滤波器中第i个滤波器的第j通道的滤波器权系数，i＝1，2，…，n，j＝1，2，…，n；

将输入数据x(n)分别作为并行滤波器中各个滤波器的输入，进而得到并行滤波器的输出数据y(n)＝[y₁,y₂,y₃,...,y_n]^T为

其中，y_i为并行滤波器中第i个滤波器的输出数据；

(3)获取并行滤波器n路输出数据的期望值，并记为

进而计算得到自适应均衡的理论误差值e(n)为

其中，d_i为并行滤波器第i路输出数据的期望值，e_i为自适应均衡的并行滤波器第i路理论误差值；

(4)根据步骤(3)得到的自适应均衡的理论误差值e(n)计算得到当前自适应均衡所使用的步长因子μ为

其中，f_i(e_i)＝errori×errorq，errori为第i路理论误差值e_i的I误差绝对值，errorq为第i路理论误差值e_i的Q误差绝对值；

(5)根据步骤(3)得到的自适应均衡的理论误差值e(n)、步骤(4)得到的当前自适应均衡所使用的步长因子μ确定得到下次自适应均衡所使用的并行滤波器权向量为

W'＝W+2μe(n)x(n)；

(6)将步骤(5)得到的并行滤波器权向量W'作为并行滤波器权向量W，重复步骤(2)-步骤(5)，直至完成自适应均衡过程。

本发明与现有技术相比的优点在于：

(1)本发明方法通过使用高速自适应均衡技术，能够在有利的信道条件下高速传输数据，在信道变差时低速传输数据，从而可以在不牺牲误比特率的前提下，根据信道的时变性，提供较高的平均信道频谱效率，克服了传统非自适应传输方法效率较低的缺点；

(2)本发明方法通过采用变步长均衡算法，对步长因子进行实时更新，并控制滤波器更新值随步长因子每个时钟动态更新、滤波器权系数快速准确地趋紧于稳态值，提高了数据传输的稳定性；

(3)本发明方法与现有技术相比，通过将变步长均衡算法和自适应均衡算法相结合，在自适应均衡算法的基础上，运用变步长均衡算法，动态调整滤波器的更新值，提高了自适应均衡传输的性能和适用性。

附图说明

图1为本发明均衡器结构示意图；

图2为本发明权系数更新装置框图；

图3为本发明解调指示模块结构图；

图4为本发明误差产生模块结构图；

图5为本发明变步长模块的结构图；

具体实施方式

以下结合附图和具体实现示例来说明本发明的具体实现：

如图1所示为均衡器结构示意图，图1以两路输入数据为例。均衡器一般放置于解调器之后，包括时域并行均衡器和权系数更新装置。

均衡器的输入数据x(n)是一个n路的数据块。时域并行均衡器利用权系数更新装置产生的权系数对输出的2n路数据进行时域滤波，从而实现对输入数据的均衡。而权系数更新装置则利用输入的2n路数据以及均衡器输出的数据产生变步长因子和误差数据，从而更新时域滤波器权系数。

如图2所示为本发明权系数更新装置框图，本发明权系数更新装置包括解调指示模块、误差产生模块、变步长因子模块。解调指示模块对时域均衡模块产生的数据进行解调判定指示，根据指示信号的进行相应的误差计算；误差产生模块对输入信号根据具体的解调指示信号，依据理论值计算其相应的误差值；变步长因子模块的对误差产生模块输出的数据进行门限比较，大于门限值M1，取值M1；小于门限值M2，取值M1；大于M2小于M1，则步长因子线性正比于误差信号Error。在解调指示模块、误差产生模块、变步长因子模块控制下，产生均衡器中时域并行均衡器所需的权系数。

下面就对权系数更新装置中的各模块的设计和功能做详细介绍。

1、解调指示模块

如图3所示为解调指示模块结构图。解调指示模块的输入为解调后送入时域均衡的数据以及解调方式的判定指示信号，所述判定指示信号的位宽以及取值由系统采用的n种解调方式确定，由解调模块直接送入时域均衡模块。

根据判定指示信号，对输入数据Q路和I路信号分别送入相应的误差信号产生模块。

2、误差产生模块

如图4所示为误差产生模块结构图。控制模块采用减法器将输入的2m路信号进行误差计算。

首先根据判定s(一般硬件实现时为2bits)信号的数值确定解调方式。误差信号的计算要依据采用的是何种相关算法，若是LMS算法，误差信号为期望信号与输入信号相减；若是CMA算法，误差信号的计算则会相对复杂。采用LMS算法时，理论值dy的数值大小正比于输入数据xn的大小，硬件实现时dy的位宽取值与误差产生模块的输入数据相等。

对m路Q信号数据和I信号数据分别进行误差计算，得到相应的误差信号，分别送入变步长因子模块和滤波器权系数更新模块。

3、变步长因子模块

如图5所示为变步长模块的结构图。

变步长因子模块的输入为2m路误差信号，首先对输入的2m路信号进行取绝对值运算，得到m路abs(Errori)和m路abs(Errorq)。为了弥补I路和Q路的交调干扰，硬件实现时，在时域均衡的基础上采用了正交均衡器，弥补I路和Q路的相互干扰，提高EVM的性能。因此，变步长因子计算模块，变步长因子的大小在一定范围内线性正比于abs(Errori)和abs(Errorq)的组合值Error。

变步长因子μ的数值取决于Error值，当Error〉M1(M1＝0.01)时，步长取值过大，均衡剩余频差变大，因此，μ取值0.01；当Error〈M2(M2＝0.001)时，步长取值较小，均衡收敛速率变慢，因此，μ取值0.001；当M2〉Error〉M1时，μ线性正比于Error。变步长因子模块的输出值μ送入滤波器权系数更新模块。

滤波器权系数更新模块接收经过延时的解调模块的输出信号xn，xn的延时拍数l等于时域滤波器的延迟拍数、误差模块的延迟拍数之和；误差产生模块的输出信号Errori、Errorq以及变步长因子模块的输出μ对应于相应的输入滤波器权系数模块的xn信号。

滤波器权系数更新的更新公式为w_n+1＝w_n+Δw，w_k＝[w_0k,w_1k,w_2k...w_nk]^T不能初始化为全零(初始化的方式不是公知的)，(W_ki值设置为：W_ki＝{v,v...v}(v为任意值)，i取1到len的任一值)；

实施例

下面就以8PSK、16APSK、32APSK均衡，两路输入信号，均衡滤波器系数选为13阶为例，给出本发明的实施例。

1、时域并行均衡器

根据输入数据速率的要求对输入数据进行串并变换，时域并行均衡器对输入的2m路数据时域均衡，再利用输入的权系数变量对时域滤波器进行权系数更新，结果将作为最终的均衡数据输出。

如图1所示，时域并行滤波器的具体实现如下：

(1)首先对输入数据进行延迟。以两路并行数据为例：第一路数据均衡时，第一路数据延迟7拍，第一路数据延迟6拍；第二路数据均衡时，第一路数据延迟6拍，第一路数据延迟7拍。

每延迟一拍采用一个延迟单元实现，延迟单元被用作子卷积中的延迟，滤波器的阶数为13阶。本实施例中延迟单元采用的是寄存器实现。

(2)并行权系数产生模块一路输入的权系数w_k＝[w_0k,w_1k,w_2k...w_nk]^T，权系数的更新公式如下：

W(n+1)＝W(n)+2μe(n)x(n)

从4个不同的延迟单元送来的4路数据矢量(每路数据为10bits)，分别与13路权系数矢量(13路权系数矢量由并行权系数产生模块输入，在下个clk上升沿所有乘法器中的权系数将被更新)相乘，可以得到4路相乘后的矢量，对这4路相乘得到的矢量相加求和，最终得到4路并行数据点。乘法单元可以使用FPGA的复数乘法器IP核，使用FPGA自带的乘法器IP核可以节省逻辑资源，同时也能够进行更好的优化，有利于硬件速率的提高。

(3)对步骤(2)的结果相乘求和如下式：

输出y_n为进行滤波后的4路数据，输出也为4路数据：2路I数据和2路Q数据。

2、权系数更新装置

权系数更新装置用来更新(或产生)权系数。结合上述各模块的具体实现操作流程如下：

(1)接收由输入串并转换单元产生的2m路数据，将这2m路输出送入步骤(4)；接收均衡输出的y(n)；对y(n)进行解调指示判定，确定解调方式后进行相应的误差计算获得误差信号，并同时输出到步骤(2)和步骤(3)；

(2)利用解调指示信号进行判定，对m路I信号和Q信号分别进行误差计算；对误差信号进行正交划分，获得I支路和Q支路的各m路信号，并同时输出到步骤(3)和步骤(4)；

(3)对输入的m路I误差信号和Q误差信号分别取其绝对值，由I路误差绝对值和Q路误差绝对值经过线性变换得到m路误差信号Error，当Error〉M1(M1＝0.01)时，步长取值过大，均衡剩余频差变大，因此，μ取值0.01；当Error〈M2(M2＝0.001)时，步长取值较小，均衡收敛速率变慢，因此，μ取值0.001；当M2〉Error〉M1时，μ线性正比于Error，μ值得选取为实时更新，将μ值送入步骤(4)；

(4)本次实例采用LMS算法，利用时域LMS算法对步骤(1)送入的2m路数据进行时域数据处理，步骤(1)送入的2m路数据的延时拍数l等于时域滤波器的延迟拍数、误差模块的延迟拍数之和，本次实例I＝8，m路I数据和Q数据分别与步骤(2)和步骤(3)送入的误差数据和步长因子μ相乘得到权系数更新值，将更新值送入步骤(5)；

(5)将权系数更新值反馈回时域并行滤波器。

本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。