一种通信信号处理系统的制作方法

本发明涉及通信领域，具体是一种通信信号处理系统。

背景技术：

随着信息技术的发展，信号采集和处理用于各个领域，特别是通信领域，没有信号的采集处理就谈不上通信，现有的很多通信信号处理系统都使用大规模集成电路实现，一方面成本较高，另一方面稳定性、信号的处理效率都比较低。

技术实现要素：

本发明的目的在于提供一种低成本、高效率的通信信号处理系统，以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供如下技术方案：

一种通信信号处理系统，包括信号采集模块、PC104总线和控制模块，所述信号采集模块通过PC104总线连接控制模块，信号采集模块包括依次相连接的信号调理电路、多通道选择开关、A/D转换器和FPGA模块，信号调理电路输入端输入模拟信号，所述控制模块包括与CPU相连接的键盘接口和显示接口；所述信号调理电路包括电阻R0、电容C1、二极管VD1、电阻R1和芯片U1，芯片U1由U1A和U1B两部分组成，所述电阻R0一端分别连接电容C4和电阻R7，电阻R7另一端分别连接电容C4另一端、电阻R3和U1A引脚2，电阻R3另一端分别连接电阻R4和U1A引脚1，U1A引脚4接地，U1A引脚8分别连接电源VCC和电阻R1，电阻R1另一端分别连接U1A引脚3、UAB引脚5、电阻R2、电容C2、二极管VD2正极、电容C1、电阻R0另一端和模拟信号，电容C1另一端分别连接二极管VD2负极、电容C2另一端和电阻R2另一端并接地，所述U1B引脚6分别连接电阻R4另一端和电阻R5，电阻R5另一端分别连接U1B引脚7和二极管VD1正极，二极管VD1负极分别连接电阻R6、电容C3和多通道选择开关，电阻R6另一端连接电容C3另一端并接地，所述芯片U1型号为MAX4451。

作为本发明进一步的方案：所述FPGA模块采用芯片EP3C25F256C7N。

作为本发明进一步的方案：所述信号采集模块上采用芯片74LVH162245对电平进行转换，调整电气特性，完成由TTL电平向LVTTL电平的转换，并增强驱动能力，给FPGA模块供电。

作为本发明进一步的方案：所述A/D转换器采用2片ADG508A并行控制模拟信号的输入，实现对16路信号的实时采集。

作为本发明再进一步的方案：所述CPU采用英特尔凌动N455处理器。

与现有技术相比，本发明的有益效果是：本发明实现了用户对信号的实时采集和处理，信号采集模块的所有控制功能由FPGA模块来完成，大大减少电路板的器件数量，同时降低了系统成本，提高系统的可靠性。

附图说明

图1为通信信号处理系统的电路结构框图。

图2为通信信号处理系统中信号调理电路的电路图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图1～2，本发明实施例中，一种通信信号处理系统，包括信号采集模块、PC104总线和控制模块，所述信号采集模块通过PC104总线连接控制模块，信号采集模块包括依次相连接的信号调理电路、多通道选择开关、A/D转换器和FPGA模块，信号调理电路输入端输入模拟信号，所述控制模块包括与CPU相连接的键盘接口和显示接口；所述信号调理电路包括电阻R0、电容C1、二极管VD1、电阻R1和芯片U1，芯片U1由U1A和U1B两部分组成，所述电阻R0一端分别连接电容C4和电阻R7，电阻R7另一端分别连接电容C4另一端、电阻R3和U1A引脚2，电阻R3另一端分别连接电阻R4和U1A引脚1，U1A引脚4接地，U1A引脚8分别连接电源VCC和电阻R1，电阻R1另一端分别连接U1A引脚3、UAB引脚5、电阻R2、电容C2、二极管VD2正极、电容C1、电阻R0另一端和模拟信号，电容C1另一端分别连接二极管VD2负极、电容C2另一端和电阻R2另一端并接地，所述U1B引脚6分别连接电阻R4另一端和电阻R5，电阻R5另一端分别连接U1B引脚7和二极管VD1正极，二极管VD1负极分别连接电阻R6、电容C3和多通道选择开关，电阻R6另一端连接电容C3另一端并接地，所述芯片U1型号为MAX4451。

FPGA模块采用芯片EP3C25F256C7N。

信号采集模块上采用芯片74LVH162245对电平进行转换，调整电气特性，完成由TTL电平向LVTTL电平的转换，并增强驱动能力，给FPGA模块供电。

A/D转换器采用2片ADG508A并行控制模拟信号的输入，实现对16路信号的实时采集。

CPU采用英特尔凌动N455处理器。

本发明的工作原理是：本发明系统进行工作时，控制模块的CPU通过PC104总线向信号采集模块发送命令，对其工作参数进行设置，CPU与FPGA模块之间通过地址和数据总线完成命令及数据的交互，多通道选择开关对外部输入的模拟信号进行通道选择，在信号调理电路对模拟信号进行相应的预处理之后，在FPGA模块的逻辑控制下由A/D转换器完成信号的采集，FPGA模块通过PC104总线实时地将采集的信号数据传输给CPU,通过运行在控制模块的应用程序完成数据的最终分析和处理，通信信号处理系统可以通过FPGA模块逻辑控制模块灵活地调整采样速率，来满足多种信号不同速率的采样要求。

请参阅图2，电阻R1和电阻R2分压为芯片U1提供输入偏置电压，适当调节电阻R2可改变放大器的输入偏置电压。电阻R7是为了降低第1级放大电路的直流增益，从而提高静态工作点的稳定性，但电阻R7的引入降低了第1级电路的交流放大能力，故接入电容C4实现交流旁路，二极管VD1、电阻R6和电容C3构成幅度检波电路，电容C3的容量越大，输出到多通道选择开关A/D端的直流电压中的20kHz波纹越小，但电容C3的容量过大将导致电路响应时间长，所以电容C3的实际取值应根据实际情况而定。

由于二极管VD1、电阻R6和电容C3构成的是正半周峰值包络检波电路，为增大此电路的输出摆幅，根据实际情况，设置电阻R1和电阻R2的值，使芯片U1同相端的输入偏置电压降低到约1.8V，以降低检波电路输出端的初始直流电位，增大电路的动态范围。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。