一种跟踪器硬件平台的制作方法

本实用新型涉及视频信号处理技术领域，具体的涉及一种跟踪器硬件平台。

背景技术：

随着工业化水平和科学技术的不断发展，人们可能过视频跟踪系统实现对现场的远程实时监控。在视频跟踪系统中，对视频信号的连续采集、贮存和发析是其核心技术。现有技术中一般是都过ARM、DSP来实现的，但随着各种视频质量的不断提高、压缩格式的不断改进，对图像数据处理的运算速度也来断提高，现有技术就其实时性、并形性和稳定性，都无法满足需求。

技术实现要素：

针对上述现有技术存在的问题，本实用新型在现有技术基础之上作进一步改进，本实用新型涉及一种跟踪器硬件平台，本实用新型结合了DSP和FPGA的优势，能够完成对数字视频信号的连续采集、储存和分析，而且其速度快、易于调试、成本较低。

本实用新型通过以下技术方案实现上述实用新型目的。

一种跟踪器硬件平台，包括底板和子板，所述底板上设置有电源插座、排针双口、DSP和FPGA，所述电源插座输入+5V电压，电源插座功率小于20W，所述DSP为TI公司的TMS320C6201芯片，所述FPGA为Xilinx公司的XC5VSX95T芯片，所述排针双口和DSP均与FPGA通信连接，所述子板上设置有网口PHY芯片，用于与DSP的GMII接口通信，所述子板与底板之间通过一组TOLC/SOLC通信，所述底板和子板上还分别设置有一组CAMERALINK接口，底板上的CAMERALINK接口与FPGA通信，子板上的CAMERALINK接口与SOLC通信。

本实用新型结合了DSP和FPGA的优势，其中DSP选用TI公司的TMS320C6201芯片，该芯片具有大容量的片内存储器和大范围的寻址能力，很适用于数字音频采集和储存。FPGA选用Xilinx公司的XC5VSX95T芯片，功耗小，成本低，调试较为方便。排针双口便于不同路数据储存传输，视频信号经CAMERALINK接口输入子板和底板，提高了本实用新型的通用性。子板上设置由网口PHY芯片，底板与子板之间由TOLC/SOLC，使本实用新型对外传输速度快。

进一步的，所述DSP外接8片DDR3芯片，每4片为一组，每组内存共512MB，保障本实用新型的储存能力。

进一步的，所述DSP的GPMC总线外接一片2Gb的NandFlash芯片，所述2Gb的NandFlash芯片的型号为K9F2G08U0B-PIBO。

进一步的，所述DSP的SPI上接有一片SPI接口的Eeprom，作为DSP代码启动，设计时采用开发板型号，方便调试，不用更改驱动，DSP的I2C上接有一片I2C0接口的Eeprom，容量256Kb，设计时采用开发板型号，I2C1不用。

进一步的，所述DSP的EMAC0经连接器与子板上的网络PHY芯片连接。

进一步的，所述DSP的Video0的输入/输出总线、Video1的输入/输出总线均连接到FPGA，DSP的PCIE总线连接FPGA的高速接口，DSP的GPMC总线连接FPGA的IO口，DSP的至少一个GPIO线连到FPGA的IO口。

进一步的，所述FPGA外挂一片RS232电平芯片后连接排针双口的一个排针串口，FPGA外挂一片RS422电平芯片后连接排针双口的另一个排针串口。

进一步的，还包括27MHz晶振、32.768KHz晶振、25MHz晶振以及50MHz晶振，其中，27MHz晶振为DSP的DEV_MXI、DEV_MXO提供时钟，其原因为DSP要求时钟幅度为1.8V，如果用晶振则需加降幅芯片。其中，32.768KHz晶振，经电阻后为DSP的RTC时钟脚CLKIN32提供时钟，25MHz晶振经时钟芯片倍频后为DSP的PCIE时钟Serdes_clk和FPGA的高速接口提供时钟，实现PCIE通信，50MHz晶振，经时钟芯片为FPGA提供时钟。

本实用新型与现有技术相比，至少具有以下益效果：

本实用新型结合了DSP和FPGA的优势，能够完成对数字视频信号的连续采集、储存和分析，而且其速度快、易于调试、成本较低。DSP的SPI上接有一片SPI接口的Eeprom，作为DSP代码启动，设计时采用开发板型号，方便调试，不用更改驱动。

附图说明

此处所说明的附图用来提供对本实用新型实施例的进一步理解，构成本申请的一部分，并不构成对本实用新型实施例的限定。在附图中：

图1为本实用新型的原理框图；

图2为本实用新型的时钟分配示意图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本实用新型作进一步的详细说明，本实用新型的示意性实施方式及其说明仅用于解释本实用新型，并不作为对本实用新型的限定。

实施例1：

如图1所示，一种跟踪器硬件平台，包括底板和子板，底板上设置有电源插座、排针双口、DSP和FPGA，电源插座输入+5V电压，电源插座功率小于20W， DSP为TI公司的TMS320C6201芯片， FPGA为Xilinx公司的XC5VSX95T芯片，排针双口和DSP均与FPGA通信连接，子板上设置有网口PHY芯片，用于与DSP的GMII接口通信，子板与底板之间通过一组TOLC/SOLC通信，底板和子板上还分别设置有一组CAMERALINK接口，底板上的CAMERALINK接口与FPGA通信，子板上的CAMERALINK接口与SOLC通信。

本实用新型结合了DSP和FPGA的优势，其中DSP选用TI公司的TMS320C6201芯片，该芯片具有大容量的片内存储器和大范围的寻址能力，很适用于数字音频采集和储存。FPGA选用Xilinx公司的XC5VSX95T芯片，功耗小，成本低，调试较为方便。排针双口便于不同路数据储存传输，视频信号经CAMERALINK接口输入子板和底板，提高了本实用新型的通用性。子板上设置由网口PHY芯片，底板与子板之间由TOLC/SOLC，使本实用新型对外传输速度快。

实施例2：

本实施例是在上述实施例基础上做的进一步改进，如图1所示，在本实施例中， DSP外接8片DDR3芯片，每4片为一组，每组内存共512MB，保障本实用新型的储存能力。DSP的GPMC总线外接一片2Gb的NandFlash芯片，所述2Gb的NandFlash芯片的型号为K9F2G08U0B-PIBO。DSP的SPI上接有一片SPI接口的Eeprom，作为DSP代码启动，设计时采用开发板型号，方便调试，不用更改驱动，DSP的I2C上接有一片I2C0接口的Eeprom，容量256Kb，设计时采用开发板型号，I2C1不用。

实施例3：

本实施例是在上述实施例基础上做的进一步改进，如图1所示，在本实施例中， DSP的EMAC0经连接器与子板上的网络PHY芯片连接。DSP的Video0的输入/输出总线、Video1的输入/输出总线均连接到FPGA，DSP的PCIE总线连接FPGA的高速接口，DSP的GPMC总线连接FPGA的IO口，DSP的至少一个GPIO线连到FPGA的IO口。FPGA外挂一片RS232电平芯片后连接排针双口的一个排针串口，FPGA外挂一片RS422电平芯片后连接排针双口的另一个排针串口。

实施例4：

本实施例是在上述实施例基础上做的进一步改进，如图1所示，在本实施例中，本实用新型还板载有27MHz晶振、32.768KHz晶振、25MHz晶振以及50MHz晶振，其中，27MHz晶振为DSP的DEV_MXI、DEV_MXO提供时钟，其原因为DSP要求时钟幅度为1.8V，如果用晶振则需加降幅芯片。其中，32.768KHz晶振，经电阻后为DSP的RTC时钟脚CLKIN32提供时钟，25MHz晶振经时钟芯片倍频后为DSP的PCIE时钟Serdes_clk和FPGA的高速接口提供时钟，实现PCIE通信，50MHz晶振，经时钟芯片为FPGA提供时钟。

如上所述，可较好的实施本实用新型。