频率为2.4GHZ的无线收发芯片的制作方法

文档序号:11085022阅读:1145来源:国知局
频率为2.4GHZ的无线收发芯片的制造方法与工艺
本实用新型涉及一种无线收发芯片,具体为一种频率为2.4GHZ的无线收发芯片。
背景技术
:目前许多应用领域都采用无线的方式进行数据传输,这些领域涉及小型无线网络、无线抄表、门禁系统、小区传呼工业数据采集、无限遥控系统、智能家居等。由于无线收发芯片的种类和数量比较多,无线收发芯片的选择在设计中是至关重要的。高集成度的2.4GHZ无线收发芯片为例,其片上集成发射机,接收机,频率综合器,GFSK调制解调器。发射机支持功率可调,接收机采用数字扩展通信机制,在复杂环境和强干扰条件下,可以达到优良的收发性能。外围电路简单,只需搭配少数外围被动器件,因而,根据不同的应用搭配不同的功能模块,由于该无线收发芯片封装形式一致,使得芯片抄袭者可以不改动电路板的设计就能轻而易举地代替电路板的原芯片的封装片而直接使用。技术实现要素:本实用新型的目的在于克服现有技术的缺点,重新定义了管脚功能及重新排列了管脚顺序,进而避免了芯片抄袭者可以不改动电路板的设计就能轻而易举地代替电路板的原芯片的封装片而直接使用的问题。为实现以上技术目的,本实用新型的技术方案是:频率为2.4GHZ的无线收发芯片,包括封装壳和对称排列在所述封装壳四周并连接芯片内部电路的四十八个管脚,所述封装壳内封装有第一芯片和第二芯片,所述第二芯片包括发射模块、接收模块、频率综合器、模拟锁相环、基带处理模块、射频开关、时钟管理模块和电源模块,所述射频开关均与发射模块、接收模块相连,所述频率综合器分别与发射模块和接收模块相连,所述模拟锁相环分别与发射模块、接收模块和频率综合器相连,所述基带处理模块分别与发射模块、接收模块、频率综合器和模拟锁相环,所述时钟管理模块分别与频率综合器、模拟锁相环和基带处理模块相连,所述基带处理模块与第一芯片相连;所述第三管脚、第七管脚和第十六管脚均由封装壳内部的电源模块引出,所述第一管脚和第二管脚由封装壳内的射频开关引出,所述第十四管脚和第十五管脚由时钟管理模块引出,第四管脚至第六管脚、第八管脚至第十三管脚均由封装壳内的第一芯片引出;所述第一管脚和第二管脚均连接于射频输入输出电路,所述第三管脚连接于数字电源电路,所述第七管脚和第十六管脚均连接于电源电路,所述第四管脚至第六管脚、第八管脚、第九管脚、第十一管脚至第十三管脚均为自定义功能管脚,所述第十管脚连接于复位电路,所述第十四管脚和第十五管脚分别连接于晶体振荡器的输出、输入电路。进一步地,所述第一芯片为MCU模块,所述第二芯片为无线收发模块。进一步地,所述封装壳的形状为长方形。进一步地,所述第一管脚至第十六管脚从第一管脚起始按逆时针顺序依次设置在封装壳四周,且第一管脚和第十六管脚设置在封装壳的左侧,所述第二管脚、第七管脚、第十管脚和第十五管脚分别设置在封装壳的四角。附图说明图1为本实用新型的无线收发芯片的结构示意图。图2为本实用新型的无线收发芯片内部各模块的结构框图。附图说明:1-封装壳,2-第一芯片,3-第二芯片,3.1-发射模块、3.2-接收模块,3.3-频率综合器,3.4-模拟锁相环,3.5-基带处理模块,3.6射频开关,3.7-时钟管理模块,4-第一管脚,5-第二管脚,6-第三管脚,7-第四管脚,8-第五管脚,9-第六管脚,10-第七管脚,11-第八管脚,12-第九管脚,13-第十管脚,14-第十一管脚,15-第十二管脚,16-第十三管脚,17-第十四管脚,18-第十五管脚,19-第十六管脚。具体实施方式下面结合附图对本实用新型做进一步详细说明。根据附图1和图2所示,包括封装壳1和对称排列在所述封装壳1四周并连接芯片内部电路的四十八个管脚,所述封装壳1内封装有第一芯片2和第二芯片3,所述第二芯片3包括发射模块3.1、接收模块3.2、频率综合器3.3、模拟锁相环3.4、基带处理模块3.5、射频开关3.6、时钟管理模块3.7和电源模块,所述射频开关3.6均与发射模块3.1、接收模块3.2相连,所述频率综合器3.3分别与发射模块3.1和接收模块3.2相连,所述模拟锁相环3.4分别与发射模块3.1、接收模块3.2和频率综合器3.3相连,所述基带处理模块3.5分别与发射模块3.1、接收模块3.2、频率综合器3.3和模拟锁相环3.4,所述时钟管理模块3.7分别与频率综合器3.3、模拟锁相环3.4和基带处理模块3.5相连,所述基带处理模块3.5与第一芯片2相连;所述第三管脚6、第七管脚10和第十六管脚19均由封装壳1内部的电源模块引出,所述第一管脚4和第二管脚5由封装壳1内的射频开关3.6引出,所述第十四管脚17和第十五管脚18由时钟管理模块3.7引出,第四管脚7至第六管脚9、第八管脚11至第十三管脚16均由封装壳1内的第一芯片2引出;所述第一管脚4和第二管脚5均连接于射频输入输出电路,所述第三管脚6连接于数字电源电路,所述第七管脚10和第十六管脚19均连接于电源电路,所述第四管脚7至第六管脚9、第八管脚11、第九管脚12、第十一管脚14至第十三管脚16均为自定义功能管脚,所述第十管脚13连接于复位电路,所述第十四管脚17和第十五管脚18分别连接于晶体振荡器的输出、输入电路。所述封装壳1的形状为长方形。所述第一管脚4至第十六管脚19从第一管脚4起始按逆时针顺序依次设置在封装壳1四周,且第一管脚4和第十六管脚19设置在封装壳1的左侧,所述第二管脚5、第七管脚10、第十管脚13和第十五管脚18分别设置在封装壳1的四角。为了进一步说明芯片管脚的定义及管脚的顺序,请如下参阅表一:管脚编号管脚名称类型功能定义1ANTBBalancedRF射频输入/输出2ANT(VSS)BalancedRF射频输入/输出3VDDIOPWR数字IO电源4PB5I/O自定义功能脚5PB6I/O自定义功能脚6PB7I/O自定义功能脚7VDDPWR电源8PA7I/O自定义功能脚9PA6I/O自定义功能脚10PRSTBRst复位11PA4I/O自定义功能脚12PA3I/O自定义功能脚13PA0I/O自定义功能脚14XTALOAO晶体振荡器输出脚15XTALIAI晶体振荡器入脚16VCOVDDPWR电源本实用新型的工作原理是,天线接收到的RF信号传送到接收模块3.2,经低噪声放大器收集并放大后输入混频器,混频器对放大后的信号进行下变频,再经过带通滤波器进行初步滤波,最后经模数转换器转换成数字信号,输入到数字部分进行处理;数模转换器将处理后的数字信号转换成模拟信号,模拟信号经压控振荡器调制后发送给功率放大器,经功率放大器放大后的信号传送给发射模块3.1通过天线发射;所述频率综合器3.3为发射模块3.1提供稳定的精确的频率,为接收模块3.2提供本振信号,所述模拟锁相环3.4是在接收、发射通信双方建立载波同步或位同步,为发射模块3.1提供一稳定的频率信号,所述基带处理模块3.5内部有数字基带处理系统、存储器、寄存器、状态机。如上所述,本实用新型提供频率为2.4GHZ无线收发芯片,经过重新定义管脚功能和重新排布管脚顺序,避免了芯片抄袭者在不改动内部电路设计的情况下就能轻易照抄的行为,且根据不同的实际应用,芯片的自定义功能管脚通过MCU模块做出相应的功能定义,该无线收发芯片的收发性能优良,节省了芯片的开发成本。以上对本实用新型及其实施方式进行了描述,该描述没有限制性,附图中所示的也只是本实用新型的实施方式之一,实际的结构并不局限于此。总而言之如果本领域的普通技术人员受其启示,在不脱离本实用新型创造宗旨的情况下,不经创造性的设计出与该技术方案相似的结构方式及实施例,均应属于本实用新型的保护范围。当前第1页1 2 3 
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1