一种用于双通道CCD成像系统的时序发生器的制作方法

本实用新型涉及一种用于双通道CCD成像系统的时序发生器。

背景技术：

高质量的图像在天文探测、遥测遥感、航空航天等科学研究领域起着举足轻重的作用，因此，为了获取高品质图像，CCD相机充当起了至关重要的角色。目前的CCD相机为了降低读出噪声、提高整体性能，读出速率普遍较低，帧频往往不超过1fps，远不能满足某些高帧频应用的需求。采用双通道输出的方式可以在一定程度上提高CCD输出频率，但是相应的CCD成像系统的控制时序也更加复杂，现有的CCD时序控制方法大多难以满足需求。

技术实现要素：

为了解决现有的CCD时序控制方法难以满足高帧频CCD成像系统控制需求的技术问题，本实用新型提供一种用于双通道CCD成像系统的时序发生器。

本实用新型的技术解决方案是：一种用于双通道CCD成像系统的时序发生器，其特殊之处在于：包括外部时钟、主状态机、子状态机和计数器；

所述外部时钟与主状态机相连；

所述子状态机包括曝光控制状态机、帧转控制状态机、行转控制状态机、像元读出控制状态机；所述曝光控制状态机一端与主状态机相连，曝光控制状态机的另一端与帧转控制状态机相连；所述帧转控制状态机与像元读出控制状态机相连；所述像元读出控制状态机分别与行转控制状态机和主状态机相连；

所述计数器包括分别与各子状态机相对应的曝光计数器、帧转计数器、行转计数器和像元读出计数器。

本实用新型还提供一种用于双通道CCD成像系统的时序驱动方法，其特殊之处在于：包括以下步骤：

1)系统上电，复位信号触发主状态机处于待机状态；

2)外部时钟产生同步脉冲信号，通过主状态机发送至曝光控制状态机；

3)同步脉冲信号触发曝光控制状态机，打开电子快门开始曝光，同时曝光计数器开始计数；当曝光计数器的计数值达到曝光时间设定值后，曝光控制状态机产生曝光结束标识信号并发送至帧转控制状态机；曝光控制状态机恢复待机状态；

4)曝光结束标识信号触发帧转控制状态机，进行帧转操作，同时帧转计数器开始计数；当帧转计数器的计数值达到帧转设定值后，帧转控制状态机产生帧转完成标识信号并发送至像元读出控制状态机；帧转控制状态机恢复待机状态；

5)帧转完成标识信号触发像元读出控制状态机，进行空读操作，同时像元读出计数器开始计数；当像元读出计数器的计数值达到像元读出设定值后，像元读出控制状态机产生空读完成标识信号并发送至行转控制状态机；像元读出控制状态机恢复待机状态；

6)空读完成标识信号触发行转控制状态机，进行行转操作，同时行转计数器开始计数；当行转计数器的计数值达到行转时间设定值后，行转控制状态机产生行转完成标识信号并发送至像元读出控制状态机；行转控制状态机恢复待机状态；

7)行转完成标识信号触发像元读出控制状态机，进行像元读出操作，同时像元读出计数器开始计数；当像元读出计数器的计数值达到像元读出设定值后，完成像元读出，像元读出控制状态机恢复待机状态；

8)重复执行步骤3-7)，直至完成全部模拟图像的输出。

较佳的，外部时钟产生的同步脉冲信号是宽度为1ms的20Hz同步脉冲信号。

步骤4)中进行的帧转操作是产生固定周期为720KHz、交叠2/3正程的时钟将图像区的图像转到存储区。

步骤4)中的帧转设定值为1030。

步骤5)中的像元读出设定值为256。

步骤6)中的行转时间设定值为105Tp。

本实用新型的有益效果在于：本实用新型提供的时序发生器及时序驱动方法适用于双通道高帧频科学级CCD成像系统，可以满足具有一定相位关系的复杂逻辑时序信号驱动，提高CCD成像系统的可靠性。

附图说明

图1为本实用新型时序发生器产生的具体时序示意图。

图2为本实用新型时序发生器的驱动电路结构框图。

图3为本实用新型时序驱动方法的时序流程图。

图4为本实用新型时序驱动方法产生的时序驱动信号仿真波形。

具体实施方式

本实施例中选用FTT1010-M作为CCD成像传感器，FTT1010-M属帧转移型面阵CCD，参见图1，其正常工作需要的时序驱动信号包括：4路帧转移信号A1、A2、A3、A4，4路行转移信号B1、B2、B3、B4，3路像元读出信号C1、C2、C3以及复位信号RG和像元合并信号SG。该CCD成像传感器工作在左右双路输出模式，为了防止左右路信号互相干扰，设计上将读出时钟信号的C1信号分为C1X和C1W，C2信号分为C2X和C2W，分别去驱动CCD读出，这样，驱动时序信号总共有15路。

FTT1010-M工作所需的具体时序如图2所示，其工作过程可大体分为4个阶段：(1)曝光阶段，电子快门打开，CCD进行光积分，将光信号转换成空间分布的电荷包信号；(2)电荷包信号转移，电荷包信号依次从图像区转移到存储区；(3)电荷包信号输出，电荷包信号依次从存储区经放大器输出；(4)空闲，CCD完成图像信号输出后等待拍摄下一帧图像。此外，CCD外围还需要有大量的电压偏置来配合这4个步骤才能保证其正常工作。

由图2中可以看出，CCD的时序由FPGA产生，将外部提供的时钟进行分频，并按照手册产生相应曝光、帧转移、行转移和读出时序信号，这些时序信号通过垂直、水平驱动电路送给CCD，驱动其工作；同时，FPGA还要根据需要产生相应的偏置电压控制信号，经偏压切换电路送给CCD，满足其对各种电压的需要。

整个时序框图中，CCD时序的设计最为复杂，为了简化设计，本实用新型采用了一个主状态机来控制，如图3所示。然后再对不同的子功能设计下一级状态机来实现，最终完成所有的功能。

具体的时序设计如下：当FPGA上电稳定后，系统复位信号Reset触发主状态机处于空闲状态，因为相机的帧频为固定20f/s，首先，在FPGA内利用时钟分频功能产生一个宽度为1us的20Hz同步脉冲信号，用于同步整个成像过程。为了精准控制各过程，系统内分别定义了曝光计数器Inter_cnt、帧转计数器F_cnt、行转计数器L_cnt和像元读出计数器P_cnt。当第一个20Hz脉冲到来时，触发曝光控制状态，打开电子快门，电子快门的持续时间设定为15us，同时Inter_cnt开始计数，当Inter_cnt的值等于设定的曝光时间时，表明曝光完成，状态机会产生一个曝光结束标识信号，用于触发帧转控制状态，同时曝光控制状态会继续等待下一个20Hz同步信号的到来，再按照新的曝光时间重复以上过程。

帧转控制状态收到触发信号后开始进行帧转操作，F_cnt开始计数。帧转操作主要是产生固定周期为720KHz、交叠2/3正程的时钟将图像区的图像转到存储区，每转移一行F_cnt数值加1，当F_cnt等于1030时，表示将图像区的所有图像转移完毕，这时状态机会产生一个帧转完成标识来触发像元读出控制状态，同时，帧转控制状态会空闲，直到下一次帧转触发的到来。

为了尽可能减少干扰信号对本帧图像的影响，帧转完成后，本实用新型没有直接去行转，而是先空读2行，当像元读出状态收到触发信号后，P_cnt开始计数，每读一个像元P_cnt数值加1，因为本实用新型的CCD成像系统工作在双路Binning模式，当P_cnt等于256时说明像元已经读干净，这时如果空读完成则触发行转状态，否则进入IDLE状态，待105Tp时间后再次空读一次。

行转状态收到触发后，L_cnt开始计数，行转的时间为105Tp，L_cnt在70MHz时钟域数值累加直到其值等于105Tp时，触发像元读出状态去读像元。

重复以上过程，CCD就可以源源不断输出模拟图像，期间可以根据成像需要通过RS422改变相机的曝光时间，以适应多变的成像环境。系统的时序仿真波形如图4所示，对照CCD手册可知，本实用新型提供的时序发生器及时序驱动方法完全满足要求。