本发明涉及通信领域，具体而言，涉及一种编码方法及装置。
背景技术：
图1是根据相关技术的LTE系统中Turbo码编码调制总体框架图，如图1所示，该流程中包含循环冗余校验(Cyclic Redundancy Check，简称为CRC)、Turbo编译码、速率适配和调制解调等过程。
发送端设备，首先按照LTE协议进行CRC校验位的附着，再采用Turbo码编码。接着根据系统设计要求进行速率适配，然后将得到的传输比特序列调制映射到星座符号。最后将得到的符号序列输入到信道中进行传输。在接收端设备，首先进行解调得到比特序列软信息，接着按照发送端设备约定进行速率逆适配，最后进行Turbo码译码和CRC解码得到最终的比特估计序列。
然而Turbo码本身具有error floor(错误平台)现象，使用高阶调制后，该现象会更加明显。在5G部分应用场景中，需要极低的error floor。为了克服上述error floor，本发明中引入极化码作为信道编码方式。
极化码(Polar Codes)是一种被严格证明的可达信道容量的构造性编码方式。图2是根据相关技术的较简单的信道极化单元图，如图2所示，即将两个信道W：进行单步极化操作。其中，是信道输入符号的集合(对于二进制输入信道，取值为{0,1})，是信道输出符号的集合。如图2所示，定义两个信道输入比特分别为u1和u2，一方面将这两个比特进行模二加操作得到x1，另一方面将u2直接赋给x2，即x2＝u2，为模二加运算。然后将x1和x2送入信道W进行传输，得到输出为y1和y2。按照上述方式，两个独立信道W被合并成一个两输入两输出的向量信道其中运算符*为笛卡尔积。将W2进行信道分割，得到两个极化子信道(输入为u1、输出为y1y2)和(输入为u2输出为y1y2u1)。从信道容量上看，其中I(·)表示求信道容量的函数。也就是说，经过单步极化后，和容量保持不变，子信道容量发生了两极分化，称之为极化现象。如果对该两组相互独立且转移概率相同的极化子信道之间再次进行极化操作，极化现象会更加明显。每多做一次极化，需要的信道数就会加倍。N＝2n个信道进行完全的极化，共需要n层极化操作。
理论上已经证明，对接近无穷多个信道进行极化操作后，会出现一部分信道的容量为1(即通过其传输的比特一定会被正确接收)，其余信道容量为0(即完全无法在其上可靠地传输比特)的现象，而容量为1的信道占全部信道的比例正好为原二进制输入离散信道的容量。在容量为1的子信道中传输信息比特，在容量为0的子信道中传输收发均已知的冻结比特。按照上述方式可以实现可靠传输，且可达信道容量。
图3是根据相关技术中的长度为N的极化码编码器的递归结构示意图，如图3所示，长度为N的信道编码结构可以用两个长度为递归操作实现，递归结束的最小单元(即N＝2时)就是图1所示的基本单元。图3中极化编码结构有一个长度为N的比特反转交织器，其功能是：先将输入端的十进制序号i按二进制表示为(bnbn-1…b1)，其中，n＝log2N，再将该二进制序列反序，得到(b1b2…bn)，最后重新按十进制表示成θ(i)，作为输入序号i对应的输出序号。比特反转交织器的用处是将输入端序号为i的比特映射到序号θ(i)处。
极化码的编码过程可以等价描述为：将由信息比特和冻结比特组成的序列u＝(u1,…,uN)乘以矩阵GN，即x＝u·GN。其中，矩阵N×N的矩阵BN为比特反序置换矩阵，的上标表示求n个F2的克罗内克积。矩阵BN是将一个N×N的单位方阵的各个行按照比特反序重排才得到的：对每一个序号i∈{1,2,...,N}，(i-1)的二进制表示为(bn,bn-1,…,b1)，找出一个j∈{1,2,...,N}使得(j-1)的二进制表示为(b1,b2,…,bn)，令BN的第i行等于IN的第j行。
简单的使用信道编码技术无法达到高频谱效率不能满足实际系统需求。将极化码编码和信号调制技术有效结合起来，在保证频谱效率的前提下尽量提高性能是一大急需解决的问题。除此之外，传统极化码编码过程中，冻结比特位均取0。当码率极低时，导致码字序列各比特之间相关性极强，导致译码性能不佳。
针对相关技术中，编码调制系统存在的error floor现象和无法实现高频谱效率的问题，目前还没有有效的解决方案。
技术实现要素：
本发明实施例提供了一种编码方法及装置，以至少解决相关技术中编码调制系统存在的error floor现象和无法实现高频谱效率的问题。
根据本发明的一个实施例，提供了一种编码方法，包括：
发送端设备对信息比特序列进行极化编码，得到极化编码后的比特序列；所述发送端设备生成扰码比特序列，将所述扰码比特序列与所述极化编码后的比特序列进行叠加，得到待传输的比特序列；所述发送端设备依据预先设定的调制方式将所述待传输的比特序列映射为待传输的调制符号序列；将所述待传输的调制符号序列发送给接收端设备。
可选地，所述发送端设备生成扰码比特序列，包括：所述发送端设备生成与所述极化编码后的比特序列长度相等的扰码比特序列。
可选地，将所述扰码比特序列与所述极化编码后的比特序列进行叠加，包括：将所述扰码比特序列与所述极化编码后的的比特序列进行二进制相加。
可选地，所述发送端设备生成扰码比特序列，包括：所述扰码比特序列是一个周期序列。
可选地，所述扰码比特序列的周期满足以下条件：T＝2i，其中，T表示所述周期，i为正整数。
可选地，对所述信息比特序列进行极化编码，包括：
根据预先设定的调制方式，计算各极化信道的可靠度或错误概率，其中，所述极化信道与所述极化编码后的比特序列中的比特是一一对应的。
可选地，所述方法还包括：
计算调制符号中各比特对应的极化信道的容量，并且根据所述极化信道的容量计算各极化信道的可靠度或错误概率，其中，依据所述调制方式调制所述待传输的比特序列映射为所述调制符号序列；
其中，所述αj表示所述调制符号序列中第j个比特对应的极化信道，其中，1≤j≤m，所述m是调制阶数。
可选地，得到所述各极化信道的可靠度之后，所述发送端设备选取可靠度高的前k个极化信道作为信息承载比特位，剩余的极化子信道为冻结比特位，其中，所述k是所述待传输的调制符号序列的信息比特的长度。
可选地，得到所述各极化信道的错误概率之后，所述发送端设备选取错误概率低的前k个极化信道作为信息承载比特位，剩余的极化子信道为冻结比特位，其中，所述k是所述待传输的调制符号序列的信息比特的长度。
根据本发明的另一个实施例，还提供了一种编码装置，应用于发送端设备，包括：
编码模块，用于对信息比特序列进行极化编码，得到极化编码后的比特序列；
第一获得模块，用于生成扰码比特序列，将所述扰码比特序列与所述极化编码后的比特序列进行叠加，得到待传输的比特序列；
第二获得模块，用于依据预先设定的调制方式将所述待传输的比特序列映射为待传输的调制符号序列；
发送模块，用于将所述待传输的调制符号序列发送给接收端设备。
可选地，所述第一获得模块还用于生成与所述极化编码后的比特序列长度相等的扰码比特序列。
可选地，所述第一获得模块还用于将所述扰码比特序列与所述极化编码后的的比特序列进行二进制相加。
可选地，所述第一获得模块生成的所述扰码比特序列是一个周期序列。
可选地，所述扰码比特序列的周期满足以下条件：T＝2i，其中，T表示所述周期，i为正整数。
根据本发明的又一个实施例，还提供了一种存储介质。该存储介质设置为存储用于执行以下步骤的程序代码：
发送端设备对信息比特序列进行极化编码，得到极化编码后的比特序列；所述发送端设备生成扰码比特序列，将所述扰码比特序列与所述极化编码后的比特序列进行叠加，得到待传输的比特序列；所述发送端设备依据预先设定的调制方式将所述待传输的比特序列映射为待传输的调制符号序列；将所述待传输的调制符号序列发送给接收端设备。
通过本发明，发送端设备将扰码比特序列与极化编码后的比特序列叠加，得到待传输的比特序列，发送端设备依据预设的调制方式调制及映射该待传输的比特序列，得到待传输信号，传输该信号。采用上述技术方案，将传统的编码调制方案运用到极化编码系统，由于极化码本身的编译码复杂度非常低，使得本申请文件中的传输信号有着较低的复杂度，并且解决了相关技术中编码调制系统存在的error floor的问题，上述技术方案在极化编码调制中引入极性映射进一步提升了系统性能，实现了高频谱效率。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据相关技术的LTE系统中Turbo码编码调制总体框架图；
图2是根据相关技术的较简单的信道极化单元图；
图3是根据相关技术中的长度为N的极化码编码器的递归结构示意图；
图4是根据本发明实施例的一种编码方法的流程图；
图5是根据具体实施方式中的极化码联合构造流程图；
图6是根据具体实施方式的发送端设备的处理流程图；
图7是根据具体实施方式的发送端设备处理的流程框图；
图8是根据具体实施方式中的8PAM星座图集分割映射图；
图9是根据具体实施方式中接收端设备的处理流程图；
图10是根据具体实施方式中接收端设备采用解极性映射的流程框图；
图11是根据具体实施方式中接收端设备采用新型SC译码进行译码的流程图；
图12是根据具体实施方式中的一个码长N＝4的极化码的码树示意图；
图13是在加性白高斯噪声信道(AWGN)，采用256QAM调制，码率R＝0.25，码长N＝1024的条件下，利用本发明优选实施例使用极性映射与不使用极性映射性能对比示意图；
图14是在加性白高斯噪声信道(AWGN)，采用1024QAM调制，码率R＝0.25，码长N＝1024的条件下，利用本发明优选实施例使用极性映射与不使用极性映射性能对比示意图。
具体实施方式
下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
实施例一
本申请文件中的技术方案可以运用于一种移动通信网络(包括但不限于5G移动通信网络，或者4G LTE网络中)，该网络的网络架构可以发送端设备和接收端设备，具体可以是基站或者终端等。在本实施例中提供了一种可运行于上述网络架构上的编码方法，需要说明的是，本申请实施例中提供的编码方法的运行环境并不限于上述网络架构。
图4是根据本发明实施例的一种编码方法的流程图，如图4所示，该流程包括以下步骤：
步骤S402，发送端设备对信息比特序列进行极化编码，得到极化编码后的比特序列；
步骤S404，该发送端设备生成扰码比特序列，将该扰码比特序列与该极化编码后的比特序列进行叠加，得到待传输的比特序列；
步骤S406，该发送端设备依据预先设定的调制方式将该待传输的比特序列映射为待传输的调制符号序列；
步骤S408，将该待传输的调制符号序列发送给接收端设备。
采用上述技术方案，解决了相关技术中编码调制系统存在的error floor现象和无法实现高频谱效率的问题，获得了性能和复杂度的双增益，与相关技术中相比，更加适合应用于实际的通信系统中。
可选地，该扰码比特序列是一个周期序列。
可选地，该扰码比特序列的周期满足以下条件：T＝2i，其中，T表示该周期，i为正整数。
可选地，该发送端设备根据预先设定的调制方式，计算各极化信道的可靠度或错误概率，其中，该极化信道与该极化编码后的比特序列中的比特是一一对应的。需要补充的是，该调制方式包括以下之一：
二进制相移键控BPSK(Binary Phase Shift Keying)调制，正交相移键控QPSK(Quadrature Phase Shift Keyin)8PAM(脉幅调制，Pulse Amplitude Modulation)调制，16相正交振幅调制QAM(Quadrature Amplitude Modulation)，64相正交振幅调制QAM调制，256QAM调制，1024QAM调制。
可选地，计算调制符号中各比特对应的极化信道的容量，并且根据该极化信道的容量计算各极化信道的可靠度或错误概率，其中，依据该调制方式调制该待传输的比特序列映射为该调制符号序列；其中，该αj表示该调制符号序列中第j个比特对应的极化信道，其中，1≤j≤m，该m是调制阶数。
可选地，得到该各极化信道的可靠度之后，该发送端设备选取可靠度高的前k个极化信道作为信息承载比特位，剩余的极化子信道为冻结比特位，其中，该k是该待传输的调制符号序列的信息比特的长度。
可选地，得到该各极化信道的错误概率之后，该发送端设备选取错误概率低的前k个极化信道作为信息承载比特位，剩余的极化子信道为冻结比特位，其中，该k是该待传输的调制符号序列的信息比特的长度。
以下结合本发明优选实施例进行详细说明。
本发明优选实施例提供的技术方案所要解决的技术问题是：克服4G LTE编码调制系统存在的error floor现象的问题，并且为了进一步提高极化码的频谱利用率，本优选实施例中提供一种实现高频谱效率的极化编码调制方案。
本发明优选实施例采用以下技术方案：在在发送端设备引入极性映射从而实现高频谱效率的极化编码调制方案。
本发明优选实施例所述的一种实现高频谱效率的极化编码调制方案包括以下步骤：
步骤一，根据传输条件，初始化设定下列参数
给定2m进制输入无记忆信道其中m表示每符号所携带的比特数(即调制阶数)，为所有发送符号所组成的集合，为接收信号集合。设置星座映射规则其中{0,1}m表示一组由0、1组成的长度为m的向量，L将其映射成为中的一个符号，因此W可以等价地写作其信道转移概率函数为其中表示长度为m的待发送比特向量，
步骤二，极化编码调制联合构造
极化编码调制联合构造分为两个阶段。
第一阶段为子信道拆分过程，对每一个j∈{1,2,…,m}，第j个比特bj的软解调依赖于前j-1个比特的判决结果。上述过程可看作将一个2m进制输入信道拆分成为一组二进制输入信道{α1,α2,…,αm}，其中第j比特对应信道αj，αj的输入与输出关系表达为每个αj会被分别计算容量。
第二阶段为子信道极化过程，得到一组极化子信道其中，发送比特序列中第j比特所对应的极化编码器中第i个比特所对应的极化子信道。每个极化子信道的可靠度均可采用高斯近似的方式迭代计算得到，在mN个极化子信道的可靠度均计算完成之后。根据要求码率选取最可靠的K个比特子信道作为信息承载比特位，其他则为冻结比特承载比特位。定义信息承载比特位集合为冻结比特承载比特位集合为满足需要补充的是，选取最可靠的K个比特子信道，即是，按照信道的可靠度从高往低排，选择可靠度高的K个比特子信道。
步骤三，发送端设备信号处理
当码率极低时，会导致码字中各比特相关性极强，导致译码性能较差。为了避免上述问题，可以采用下列所述极性映射方式：
冻结比特位仍然取全0，此时为长度为mN-K的全0序列。生成mN长度的扰码比特序列叠加到码字序列，
其中，该叠加到码字序列是指将该扰码序列与码字序列进行二进制相加。此时调制器输入序列满足
上述过程中扰码比特序列的具体构造方式在下面的具体实施内容中进行详细介绍。
在信号调制过程中，在第i个时隙，从m路比特流对应位抽取一个比特得到长度为m的比特序列接着按照映射法则得到第i个时隙的传输符号xi，最后将长度为N的符号序列依次输入到上述步骤中得到的子信道中进行传输，可靠度高的信息承载比特位作为子信道。
步骤四，接收端设备信号处理
定义接收到的符号序列为首先进行软解调得到第一个比特的软信息，输入到第一个译码器，得到译码序列。然后根据第一个极化码码字序列得到调制符号中第二个比特的软信息，输入到第二个译码器进行译码。按照上述方式依次进行，直至第m个译码器译码完成。
其中，对于每个极化码译码器可采用下列两种方法进行译码：
第一种译码方法：将解调得到的软信息根据进行解极性映射操作，然后输入给极化码译码器，采用传统串行抵消SC(successive cancellation)算法。
第二种译码方法：首先进行软解调，不需要解极性映射操作，将扰码比特序列混合到译码格图中进行新型SC译码。
下面是本发明优选实施例的具体实施方式
具体实施方式中的内容是与上述优选实施例中对应的，详细的记载了优选实施例中的每一步骤的处理流程，记载如下：
步骤一，根据传输条件，初始化设定下列参数
给定2m进制输入无记忆信道其中m表示每符号所携带的比特数(即调制阶数)，为所有发送符号所组成的集合，为接收信号集合。设置星座映射规则其中{0,1}m表示一组由0、1组成的长度为m的向量，L将其映射成为中的一个符号，因此W可以等价地写作其信道转移概率函数为其中表示长度为m的待发送比特向量，
步骤二，极化编码调制联合构造
采用MLC模式下的极化编码调制框架，极化编码调制联合构造分为两个阶段。
步骤二中的第一阶段为子信道拆分过程：
对每一个j∈{1,2,…,m}，第j个比特bj的软解调依赖于前j-1个比特的判决结果。上述过程可看作将一个2m进制输入信道拆分成为一组二进制输入信道{α1,α2,…,αm}，其中第j比特对应信道αj，αj的输入与输出关系表达为每个αj会被分别计算容量。每个αj的容量I(αj)计算过程包含以下两个步骤：
步骤二中第一阶段的第一步骤，记为步骤211：
计算比特子信道条件转移概率密度函数其中为2m进制输入信道的转移概率密度函数，Pr(·)表示求某事件的概率。
步骤二中第一阶段的第二步骤，记为步骤212：
利用公式计算得到每个2进制输入信道αj的信道容量，式中j∈{1,2,…,m}，I(αj)表示αj的信道容量，表示发送比特序列与接收信号点间的联合概率，和均可由步骤(211)计算得到。
步骤二中的第二阶段为子信道极化过程：
得到一组极化子信道其中发送比特序列中第j比特所对应的极化编码器中第i个比特所对应的极化子信道。具体步骤如下：
步骤二中第二阶段的第一步骤，记为步骤221：
首先根据步骤212中计算得到的调制子信道容量{I(α1),I(α2),…,I(αm)}，得到与之容量相等的二进制输入加性高斯白噪声信道的噪声方差{σ2(α1),σ2(α2),…,σ2(αm)}，其中σ2(αj)代表信道αj的等效噪声方差。
噪声方差为σ2的二进制输入加性高斯白噪声信道传输模型为v＝(1-2c)+z，其中c为发送比特，采用BPSK调制，噪声为z，服从方差为σ2的高斯分布。该信道容量可由下列计算公式得到：
其中，IAWGN(σ2)代表噪声方差为σ2的二进制输入高斯信道的容量，信道转移概率其中exp(·)表示自然常数e为底的幂函数，接收符号概率利用全概率展开得由于IAWGN(σ2)为噪声方差σ2的单调递减函数，子信道容量的等效噪声方差σ2(αj)可以根据等式IAWGN(σ2(αj))＝I(αj)利用二分法求得。
步骤二中第二阶段的第二步骤，记为步骤222：
根据步骤221中得到的{α1,α2,…,αm}子信道组所对应的等效噪声方差{σ2(α1),σ2(α2),…,σ2(αm)}，采用高斯近似方法计算极化子信道的可靠度。因为极化码是线性编码方式，可以用发送全零序列下的编码性能来表示，则对于调制子信道，等效得到的二进制数入加性白噪声信道概率密度函数值(LLR)为因此所得到信道的LLR值服从均值为方差为由于高斯近似中概率密度函数满足密度进化的对称条件-方差为均值的2倍，所以在计算过程中只需要考虑均值。根据极化码概率迭代计算关系，信道αj对应的极化编码器中第i个极化子信道的概率密度函数对应的高斯分布均值可以如下递归计算得到其中极化编码器信源端子信道容量集合可以通过n＝log2N次迭代计算得到，函数定义如下：
其中，tanh(·)为反曲正切函数，在[0,∞)上连续单调递减，其反函数用表示，一般情况下，函数可以使用如下的近似形式来进行计算：
在得到子信道集合可靠度后，各极化子信道在发送全零序列时所对应的接收信号的LLR值服从均值为方差为的高斯分布，于是每个子信道的传输错误概率可利用进行计算，Q函数的表达式为将得到mN个极化子信道按照传输错误概率从大到小的顺序排序，按照要求传输码率选取错误概率最小的K个极化子信道作为信息比特位(用集合表示)，其他比特位(用集合表示)作为冻结比特位传输，最终得到极化编码调制的联合构造。此时，系统的误帧率上界的计算公式为图5是根据具体实施方式中的极化码联合构造流程图，如图5所示，包括与以下步骤：首先根据传输条件初始化构造所需参数，在多极码模式下进行二进制信道拆分，采用高斯近似的方式计算得到极化信道的可靠度，最后选取最可靠的K个极化信道承载信息比特。
步骤三，发送端设备信号处理
图6是根据具体实施方式的发送端设备的处理流程图，如图6所示，该流程主要包括极化编码和调制两个步骤：编码调制联合构造得到信息比特位置集合，然后极化码编码得到极化编码后的比特序列，生成mN长伪随机序列与上述码序列进行叠加，得到待传输比特序列，该比特序列进入调制器得到调制符合序列，最后将该调制符合序列送入信道进行发送。
极化编码调制流程主要分为极性映射和调制两个步骤：
步骤三的第一阶段，图7是根据具体实施方式的发送端设备处理的流程框图，如图7所示，mN长数据首先进行串并变化得到m路数据流每路数据流经过极化编码器得到相应的码字序列最后通过极性映射操作得到调制器第j路第i比特s(j-1)N+i可表示为其中表示第j路第i比特所对应的极性映射函数。该极性映射函数满足或者具体设计准则在后续内容详细说明。
当64QAM星座图中I路Q路独立，且采用相同映射方式，可等效为8PAM星座。图8是根据具体实施方式中的8PAM星座图集分割映射图，如图8所示，对于首比特，取0或者1所对应两个符号子集可靠性相同。当首比特确定为0时，第二比特为0，发送符号可取-7和1；第二比特为1，发送符号可取-3和5。这两个符号子集可靠度不相同，b0b1＝00所对应子集可靠度差。对于高维多级码极化编码调制，由于第一、二比特可靠度低，所对应极化码信息比特子信道个数少。当冻结比特取全0时，码字序列中会出现连续全0子序列。此时译码器输入呈现连续错误，导致译码性能较差。
为了避免上述情况，极性映射设计方案应使得各个极化码编码码字集合满足
①0,1个数最多相差不超过1；
②长度为l的游程子序列出现的概率不大于
对于映射函数可表示为同理，可表示为因此，可以采用扰码比特序列的方式实现上述极性映射操作。具体来说，调制器输入第j路比特序列可以表示为为了满足上述两个准则，可以取周期序列。具体来说，满足h(τ)＝h(τ+T)，其中T为周期。为了避免造表操作，当周期满足T＝2k,k∈Z，只需要采用计数器即可，便于硬件实现。
步骤三中的第二阶段：在信号调制过程中，在第i个时隙，从m路比特流对应位抽取一个比特得到长度为m的比特序列接着按照映射法则得到第i个时隙的传输符号xi，最后将长度为N的符号序列依次输入到信道中进行传输。
步骤四，接收端设备信号处理
定义接收到的符号序列为图9是根据具体实施方式中接收端设备的处理流程图，如图9所示，首先进行软解调得到第一个比特的软信息，输入到第一个译码器，得到译码序列。然后对码字序列进行极性映射，计算第二个比特的软信息，输入到第二个译码器进行译码。按照上述方式依次进行，直至第m个译码器译码完成。每个译码器的详细译码过程可以采用以下两种方式进行信号接收处理。第一种方式首先进行软解调，然后进行解极性映射操作，最后进行传统的SC译码算法；第二种方式首先进行软解调，不需要进行解极性映射操作，将扰码比特序列信号混合到译码格图中进行新型SC译码。相较于第一种方式，第二种方式虽然操作较复杂，但是时延较低，不需要进行单独解极性映射操作。上述两种信号接收方式具体操作如下：
步骤四中的第一种方案，图10是根据具体实施方式中接收端设备采用解极性映射的流程框图，如图10所示，解调得到的软信息根据进行解极性映射操作，具体解极性映射操作如下。
然后输入给极化码译码器。
极化码译码过程中可采用串行抵消SC(successive cancellation)算法，对第j个编码比特流中每个比特按照序号i从1到N依次进行译码：式中，信息比特的判决函数为：
其中为当前译码路径下判决比特等于u的可靠度量值。可以通过以下递归运算计算得出，
其中当N＝1时，表示接收信号所提供的比特软信息。
步骤四中第二种方案，不同于第一种方案，图11是根据具体实施方式中接收端设备采用新型SC译码进行译码的流程图，如图11所示，解调后得到的软信息不需要进行解极性映射操作，将解极性映射操作与极化译码器进行联合。第i个时隙发送符号所对应的第j个比特的软信息计算如下，
定义其中为矩阵GN的逆矩阵。由于可化简为极化码译码过程中可采用串行抵消SC算法，对第j个编码比特流中每个比特按照序号i从1到N依次进行译码：式中，信息比特的判决函数为：
可以通过以下递归运算计算得出，
需要补充的是，串行抵消译码方法还可以描述为一个码树上的搜索过程(，图12是一个简单示例，图12是根据具体实施方式中的一个码长N＝4的极化码的码树示意图，如图12所示，图中的黑实线指示了一条串行抵消译码得到的路径，其对应的比特估计序列为(0110))。串行抵消译码是在码树上逐步扩展，每次从两条候选路径选择其中具有相对大概率值的一条，并在这条路径的基础上，继续进行下一步路径的扩展。
作为串行抵消译码的一个改良型，串行抵消列表译码允许保留多条候选路径，而不是仅仅一条，以此扩大搜索范围，并减小在搜索过程中离开正确路径的概率。其具体方法是：将所有的候选路径与其对应的可靠性度量值都存储于一个列表中。该列表中的所有候选路径都被同步扩展，所以每次扩展后，该列表中的候选路径数量就会翻倍。接着，丢弃那些可靠性度量值较小的部分候选路径，以保证候选路径数始终不大于列表大小的一半。并在译码结束时，从表中找出可靠性度量值最大的那条路径，其对应的比特估计序列即为译码结果。如果信息块包含了循环冗余信息，即信息块序列的循环冗余校验结果为全零序列，就可以使用循环冗余校验辅助的串行抵消列表算法进行译码。采用这种译码方法，有限码长极化码的抗噪性能可以得到很大幅度的提高。
本申请文件中涉及的硬件模块包括：S/P为串并变换模块，GN为极化码编码器，调制/解调模块，极化码译码器，极性映射模块，解极性映射模块。上述模块分别执行与各自名称中携带的功能。
本申请文件的申请人已经进行了多次仿真实施例的实验和模拟使用，下面就仿真实施例的试验结果，详细介绍本发明优选实施例的实施过程及性能分析：
首先说明的是，在图13和图14中，5号线和3号线是采用本申请文件中的技术方案的实验结果，1号线是理论上的性能上界，4号线和2号线是不采用本申请文件中技术方案的实验结果。5号线和4号线，3号线和2号线是各自对应的。
图13是在加性白高斯噪声信道(AWGN)，采用256QAM调制，码率R＝0.25，码长N＝1024的条件下，利用本发明优选实施例使用极性映射与不使用极性映射性能对比示意图。
图14是在加性白高斯噪声信道(AWGN)，采用1024QAM调制，码率R＝0.25，码长N＝1024的条件下，利用本发明优选实施例使用极性映射与不使用极性映射性能对比示意图。
参见图13中256QAM和图14中1024QAM性能图所示，在AWGN信道，码率R＝0.25，码长N＝1024。从结果可以看出，采用引入极性映射，相对于传统全0序列作为Frozen序列的无极性映射方案(Conv)，改进的方案性能明显更加稳定。
采用本发明优选实施例所述方法和装置(系统)，与相关技术相比，本申请文件中记载的方法的创新优点是：将传统的编码调制方案运用于极化码系统，配合极化码本身的编译码复杂度非常低，使得本发明优选实施例相较于现有传输系统有着较低的复杂度。再者，极化码的无error floor特性使得其在5G场景中有着很强竞争力，并且在极化编码调制中引入极性映射可进一步提高系统性能。综上，采用本发明优选实施例可以获得性能和复杂度的双增益。因此，本发明优选实施例更适合实际通信系统的应用，具有很好的推广应用前景。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到根据上述实施例的方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备(可以是手机，计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。
实施例二
在本实施例中还提供了一种编码装置，该装置用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述。如以下所使用的，术语“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。
根据本发明的另一个实施例，还提供了一种编码装置，应用于发送端设备，该装置包括以下模块：
编码模块，用于对信息比特序列进行极化编码，得到极化编码后的比特序列；
第一获得模块，用于生成扰码比特序列，将该扰码比特序列与该极化编码后的比特序列进行叠加，得到待传输的比特序列；
第二获得模块，用于依据预先设定的调制方式将该待传输的比特序列映射为待传输的调制符号序列；
发送模块，用于将该待传输的调制符号序列发送给接收端设备。
可选地，该第一获得模块还用于生成与该极化编码后的比特序列长度相等的扰码比特序列。
可选地，该第一获得模块还用于将该扰码比特序列与该极化编码后的的比特序列进行二进制相加。
可选地，该第一获得模块生成的该扰码比特序列是一个周期序列。
可选地，该扰码比特序列的周期满足以下条件：T＝2i，其中，T表示该周期，i为正整数。
需要说明的是，上述各个模块是可以通过软件或硬件来实现的，对于后者，可以通过以下方式实现，但不限于此：上述模块均位于同一处理器中；或者，上述各个模块以任意组合的形式分别位于不同的处理器中。
实施例三
根据本发明的又一个实施例，还提供了一种存储介质。该存储介质设置为存储用于执行以下步骤的程序代码：
本发明的实施例还提供了一种存储介质。可选地，在本实施例中，上述存储介质可以被设置为存储用于执行以下步骤的程序代码：
S1，发送端设备对信息比特序列进行极化编码，得到极化编码后的比特序列；
S2，该发送端设备生成扰码比特序列，将该扰码比特序列与该极化编码后的比特序列进行叠加，得到待传输的比特序列；
S3，该发送端设备依据预先设定的调制方式将该待传输的比特序列映射为待传输的调制符号序列；
S4，将该待传输的调制符号序列发送给接收端设备。
可选地，在本实施例中，上述存储介质可以包括但不限于：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
可选地，在本实施例中，处理器根据存储介质中已存储的程序代码执行上述实施例中的方法步骤。
可选地，本实施例中的具体示例可以参考上述实施例及可选实施方式中所描述的示例，本实施例在此不再赘述。
显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，并且在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。