一种应用于图像传感器中的高速模数转换装置的制作方法

本发明涉及一种应用于cmos图像传感器中的高速模数转换装置，用于将传感器中像素信号的模拟值量化为数字信号。

背景技术：

典型的cmos图像传感器的像素会依次输出2个电压：复位电压和信号电压。在进行像素操作时首先将像素的感光单元复位，并将此复位电压读出，然后光电流会开始对感光单元进行放电，一段曝光时间之后，感光单元被放电到一个信号电压，复位电压和信号电压之间的差值就代表了光信号的强度。

传统的带斜坡信号模数转换器的cmos图像传感器的架构如图1所示。它主要由像素，模拟信号处理电路，斜坡信号，比较器，时钟构成。斜坡信号由一个初始值开始随着时间慢慢增加或者减少。斜坡信号输入到比较器的一个输入端，而比较器的另一端为待比较信号。当斜坡信号达到待比较信号时，比较器开始翻转。通过一些数字逻辑和用于计数的时钟，一定数量的脉冲就会被产生并被计数器计数。

如图2所示为传统的带斜坡信号模数转换器的计数方式。首先像素的复位信号被放在比较器的输入端，比较器的另一端为用于转换复位信号的斜坡信号，当斜坡信号达到复位电压时，比较器开始反转，计数器开始计数，斜坡信号结束时，计数器停止计数。然后像素的光信号电压置于比较器的输入端，此时比较器的另一端为用于转换像素光信号的斜坡信号，当斜坡信号电压达到信号电压时，比较器开始翻转。计数器从斜坡信号开始时继续开始计数，比较器翻转时停止计数。最终的计数数值就代表了像素的光信号大小。

传统斜坡信号模数转换器的计数方式的缺点在于模数转换时间被模数转换器的精度和数字时钟所限制。比如一个10位的模数转换器中，模数转换时间至少为1024个数字时钟。在高速且高分辨率的图像传感器中，模数转换时间会成为限制传感器帧频的瓶颈。高速的斜坡信号模数转换器在高速高分辨率图像传感器中有着较大的需求。

技术实现要素：

本发明要解决的技术问题是提供一种能够有效降低斜坡信号模数转换器模数转换时间的应用于图像传感器中的高速模数转换装置。

为了解决上述技术问题，本发明的应用于图像传感器中的高速模数转换装置采用两种技术方案。

技术方案一

本发明的应用于图像传感器中的高速模数转换装置包括比较器，高速时钟，数据处理器；其特征在于还包括数字逻辑电路、高位计数器和低位计数器；图像传感器输出的像素信号和斜坡信号作为比较器的两个输入；数字逻辑电路利用高速时钟的不同时钟沿将比较器翻转点到斜坡信号结束点之间的时间进行采样分别得到高位计数使能和低位计数使能，然后将高位计数使能与高速时钟进行“与”操作得到高位计数脉冲，根据高位计数使能和低位计数使能产生低位计数脉冲，最后输出控制信号使高位计数器向上计数，低位计数器向上计数或向下计数；其中高位计数器对高位计数脉冲进行计数，低位计数器对低位时钟脉冲进行向上计数或向下计数；高位计数器和低位计数器的计数值传输给数据处理器，数据处理器根据公式g＝m×2+n计算得到像素信号电压的最终量化数值g；其中m为高位计数器输出的计数值，n为低位计数器输出的计数值。

所述数字逻辑电路利用高速时钟下降沿将比较器翻转点到斜坡信号结束点之间的时间进行采样得到高位计数使能，利用高速时钟上升沿将比较器翻转点到斜坡信号结束点之间的时间进行得到低位计数使能；数字逻辑电路对低位计数使能与高位计数使能进行逻辑处理得到低位计数脉冲：当比较器的翻转点落在高速时钟的低电平时，数字逻辑电路产生一个低位计数脉冲，当比较器翻转点落在高速时钟的高电平上，不产生低位计数脉冲；当斜坡信号结束点落在高速时钟的低电平时，数字逻辑电路产生一个低位计数脉冲，当斜坡信号结束点落在高速时钟的高电平，不产生低位计数脉冲；当低位计数脉冲出现在比较器翻转点之后的一个高速时钟高电平之内时，低位计数器向上计数；当低位计数脉冲出现在斜坡信号结束点之后的一个高速时钟高电平之内时，低位计数器向下计数。

所述数字逻辑电路利用高速时钟上升沿将比较器翻转点到斜坡信号结束点之间的时间进行采样得到高位计数使能，利用高速时钟下降沿将比较器翻转点到斜坡信号结束点之间的时间进行得到低位计数使能；数字逻辑电路对低位计数使能与高位计数使能进行逻辑处理得到低位计数脉冲：当比较器的翻转点落在高速时钟的低电平时，数字逻辑电路产生一个低位计数脉冲，当比较器翻转点落在高速时钟的高电平上，不产生低位计数脉冲；当斜坡信号结束点落在高速时钟的低电平时，数字逻辑电路产生一个低位计数脉冲，当斜坡信号结束点落在高速时钟的高电平，不产生低位计数脉冲；低位计数脉冲出现在比较器翻转点之后的一个高速时钟高电平之内低位计数器向下计数；而低位计数脉冲出现在斜坡信号结束点之后的一个高速时钟高电平之内低位计数器向上计数。

所述数字逻辑电路利用高速时钟下降沿将比较器翻转点到斜坡信号结束点之间的时间进行采样得到高位计数使能，利用高速时钟上升沿将比较器翻转点到斜坡信号结束点之间的时间进行得到低位计数使能；数字逻辑电路对低位计数使能与高位计数使能进行逻辑处理得到低位计数脉冲：当比较器的翻转点落在高速时钟的低电平时，数字逻辑电路产生一个低位计数脉冲，当比较器翻转点落在高速时钟的高电平上，不产生低位计数脉冲；当斜坡信号结束点落在高速时钟的高电平时，数字逻辑电路产生一个低位计数脉冲，当斜坡信号结束点落在高速时钟的低电平，不产生低位计数脉冲；只要有低位计数脉冲出现，低位计数器就向上计数。

所述数字逻辑电路利用高速时钟上升沿将比较器翻转点到斜坡信号结束点之间的时间进行采样得到高位计数使能，利用高速时钟下降沿将比较器翻转点到斜坡信号结束点之间的时间进行得到低位计数使能；数字逻辑电路对低位计数使能与高位计数使能进行逻辑处理得到低位计数脉冲：当比较器的翻转点落在高速时钟的低电平时，数字逻辑电路不产生低位计数脉冲，当比较器翻转点落在高速时钟的高电平上，产生一个低位计数脉冲；当斜坡信号结束点落在高速时钟的低电平时，数字逻辑电路产生一个低位计数脉冲，当斜坡信号结束点落在高速时钟的高电平，不产生低位计数脉冲；只要有低位计数脉冲出现，低位计数器就向上计数。

所述数字逻辑电路利用高速时钟下降沿将比较器翻转点到斜坡信号结束点之间的时间进行采样得到高位计数使能，利用高速时钟上升沿将比较器翻转点到斜坡信号结束点之间的时间进行得到低位计数使能；数字逻辑电路对低位计数使能与高位计数使能进行逻辑处理得到低位计数脉冲：当比较器的翻转点落在高速时钟的高电平时，数字逻辑电路产生一个低位计数脉冲，当比较器翻转点落在高速时钟的低电平上，不产生低位计数脉冲；当斜坡信号结束点落在高速时钟的高电平时，数字逻辑电路产生一个低位计数脉冲，当斜坡信号结束点落在高速时钟的低电平，不产生低位计数脉冲；当低位计数脉冲出现在比较器翻转点之后的一个高速时钟低电平之内时，低位计数器向下计数；当低位计数脉冲出现在斜坡信号结束点之后的一个高速时钟低电平之内时，低位计数器向上计数。

所述数字逻辑电路利用高速时钟上升沿将比较器翻转点到斜坡信号结束点之间的时间进行采样得到高位计数使能，利用高速时钟下降沿将比较器翻转点到斜坡信号结束点之间的时间进行得到低位计数使能；数字逻辑电路对低位计数使能与高位计数使能进行逻辑处理得到低位计数脉冲：当比较器的翻转点落在高速时钟的高电平时，数字逻辑电路产生一个低位计数脉冲，当比较器翻转点落在高速时钟的低电平上，不产生低位计数脉冲；当斜坡信号结束点落在高速时钟的高电平时，数字逻辑电路产生一个低位计数脉冲，当斜坡信号结束点落在高速时钟的低电平，不产生低位计数脉冲；低位计数脉冲出现在比较器翻转点之后的一个高速时钟低电平之内低位计数器向上计数；而低位计数脉冲出现在斜坡信号结束点之后的一个高速时钟低电平之内低位计数器向下计数。

所述数字逻辑电路利用高速时钟下降沿将比较器翻转点到斜坡信号结束点之间的时间进行采样得到高位计数使能，利用高速时钟上升沿将比较器翻转点到斜坡信号结束点之间的时间进行得到低位计数使能；数字逻辑电路对低位计数使能与高位计数使能进行逻辑处理得到低位计数脉冲：当比较器的翻转点落在高速时钟的高电平时，数字逻辑电路产生一个低位计数脉冲，当比较器翻转点落在高速时钟的低电平上，不产生低位计数脉冲；当斜坡信号结束点落在高速时钟的低电平时，数字逻辑电路产生一个低位计数脉冲，当斜坡信号结束点落在高速时钟的高电平，不产生低位计数脉冲；只要有低位计数脉冲出现，低位计数器就向下计数。

所述数字逻辑电路利用高速时钟上升沿将比较器翻转点到斜坡信号结束点之间的时间进行采样得到高位计数使能，利用高速时钟下降沿将比较器翻转点到斜坡信号结束点之间的时间进行得到低位计数使能；数字逻辑电路对低位计数使能与高位计数使能进行逻辑处理得到低位计数脉冲：当比较器的翻转点落在高速时钟的低电平上时，数字逻辑电路产生一个低位计数脉冲，当比较器翻转点落在高速时钟的高电平上时，不产生低位计数脉冲；当斜坡信号结束点落在高速时钟的低电平时，数字逻辑电路不产生低位计数脉冲，当斜坡信号结束点落在高速时钟的高电平时，产生一个低位计数脉冲；低位计数脉冲只可能出现在比较器翻转点之后的一个高速时钟的高电平之内和斜坡信号结束点之后的一个高速时钟的低电平之内；只要有低位计数脉冲出现，低位计数器就向下计数。

技术方案二

本发明的应用于图像传感器中的高速模数转换装置包括比较器，高速时钟，数据处理器；其特征在于还包括数字逻辑电路、高位计数器和低位计数器；在每帧的第一次量化过程中，比较器将图像传感器输出的像素复位信号和斜坡信号作为输入；数字逻辑电路利用高速时钟的不同时钟沿将比较器翻转点到斜坡信号结束点之间的时间进行采样分别得到高位计数使能和低位计数使能，然后将高位计数使能与高速时钟进行“与”操作得到高位计数脉冲，再根据高位计数使能和低位计数使能产生低位计数脉冲，最后输出控制信号使高位计数器向上计数，低位计数器向上计数或向下计数；其中高位计数器对高位计数脉冲进行计数，低位计数器对低位时钟脉冲进行向上计数或向下计数；高位计数器和低位计数器的计数值传输给数据处理器，设此时高位计数器输出的计数值为m1，低位计数器输出的计数值为n1，则数据处理器根据公式g1＝m1×2+n1计算得到像素复位电压的最终量化数值g1；在每帧的第二次量化过程中，比较器将图像传感器输出的像素信号和斜坡信号作为输入；数字逻辑电路利用高速时钟的不同时钟沿将斜坡信号起始点和比较器翻转点之间的时间进行采样分别得到高位计数使能和低位计数使能，然后将高位计数使能与高速时钟进行“与”操作得到高位计数脉冲，再根据高位计数使能和低位计数使能产生低位计数脉冲，最后输出控制信号使高位计数器向上计数，低位计数器向上计数或向下计数；其中高位计数器对高位计数脉冲进行计数，低位计数器对低位时钟脉冲进行向上计数或向下计数；高位计数器和低位计数器的计数值通过多路选择器传输给数据处理器，设此时高位计数器输出的计数值为m2，低位计数器输出的计数值为n2，则数据处理器根据公式g2＝m2×2+n2计算得到像素电压的最终量化数值g2。

本发明高位数据由高位时钟脉冲来进行计数，低位数据由低位时钟脉冲来进行计数，数据处理器将高位数据乘以2后在与低位数据相加减得到最终量化数值，在不改变时钟频率的条件下，模数转换时间可减小到原来的1/2。本发明可应用于高速且高分辨率的图像传感器中。

附图说明

下面结合附图和具体实施方式对本发明作进一步详细说明。

图1是传统的带斜坡模数转换方式的图像传感器结架构图。

图2是传统的斜坡模数转换器的转换及计数方式原理图。

图3是带有本发明的高速模数转换装置的图像传感器架构图。

图4a、图4b、图4c和图4d是采用本发明实施例1的四种计数情况。

图5a、图5b、图5c和图5d是采用本发明实施例2的四种计数情况。

图6a、图6b、图6c和图6d是本发明实施例3的四种计数情况。

图7a、图7b、图7c和图7d是本发明实施例4的四种计数情况。

图8a、图8b、图8c和图8d是本发明实施例5的四种计数情况。

图9a、图9b、图9c和图9d是本发明实施例6的四种计数情况。

图10a、图10b、图10c和图10d是本发明实施例7的四种计数情况.

图11a、图11b、图11c和图11d是本发明实施例8的四种计数情况。

图12是采用本发明中实施例1的方案量化像素复位电压和信号电压的差值一种计数情况。

图13是采用本发明中实施例3的方案量化像素复位电压和信号电压的差值一种计数情况。

图14是采用本发明中实施例5的方案量化像素复位电压和信号电压的差值一种计数情况。

图15是采用本发明中实施例7的方案量化像素复位电压和信号电压的差值一种计数情况。

具体实施方式

如图3所示，本发明的图像传感器中的高速模数转换装置包括比较器，高速时钟，数据处理器，数字逻辑电路、高位计数器和低位计数器。像素的列总线信号(包括像素复位信号和像素信号)经过一些模拟信号处理后，被送入到比较器中，斜坡信号被送入到比较器的另一端。高速时钟和比较器的输出送入数字逻辑电路；比较器的输出被送入高位计数器和低位计数器，同时数字逻辑电路输出的高位计数脉冲和低位计数脉冲分别送入高位计数器和低位计数器。

针对没有相关双采样(cds)的图像传感器。数字逻辑电路利用高速时钟的不同时钟沿将比较器翻转点到斜坡信号结束点之间的时间进行采样分别得到高位计数使能和高位计数使能、低位计数使能(即当利用高速时钟的下降沿得到高位计数使能时，则利用高速时钟的上升沿得到低位计数使能，反之亦然)。其中斜坡信号的开始及结束可以数字逻辑电路来控制，也可以通过其他外部电路来控制。然后数字逻辑电路将高位计数使能与高速时钟进行“与”操作得到高位计数脉冲，再根据高位计数使能和低位计数使能产生低位计数脉冲，最后输出控制信号使高位计数器向上计数，低位计数器向上计数或向下计数；其中高位计数器对高位计数脉冲进行计数，低位计数器对低位时钟脉冲进行向上计数或向下计数；高位计数器和低位计数器的计数值传输给数据处理器，设高位计数器输出的计数值为m，低位计数器输出的计数值为n，则数据处理器根据公式g＝m×2+n计算得到像素的最终量化数值g。

针对具有相关双采样(cds)的图像传感器。在每帧的第一次量化过程中，比较器将图像传感器输出的像素复位信号和斜坡信号作为输入；数字逻辑电路利用高速时钟的不同时钟沿将比较器翻转点到斜坡信号结束点之间的时间进行采样分别得到高位计数使能和低位计数使能，然后将高位计数使能与高速时钟进行“与”操作得到高位计数脉冲，再根据高位计数使能和低位计数使能产生低位计数脉冲，最后输出控制信号使高位计数器向上计数，低位计数器向上计数或向下计数；其中高位计数器对高位计数脉冲进行计数，低位计数器对低位时钟脉冲进行向上计数或向下计数；高位计数器和低位计数器的计数值通过多路选择器传输给数据处理器，设此时高位计数器输出的计数值为m1，低位计数器输出的计数值为n1，则数据处理器根据公式g1＝m1×2+n1计算得到像素复位电压的最终量化数值g1；在每帧的第二次量化过程中，比较器将图像传感器输出的像素信号和斜坡信号作为输入；数字逻辑电路利用高速时钟的不同时钟沿将斜坡信号起始点和比较器翻转点之间的时间进行采样分别得到高位计数使能和低位计数使能，然后将高位计数使能与高速时钟进行“与”操作得到高位计数脉冲，再根据高位计数使能和低位计数使能产生低位计数脉冲，最后输出控制信号使高位计数器向上计数，低位计数器向上计数或向下计数；其中高位计数器对高位计数脉冲进行计数，低位计数器对低位时钟脉冲进行向上计数或向下计数；高位计数器和低位计数器的计数值通过多路选择器传输给数据处理器，设此时高位计数器输出的计数值为m2，低位计数器输出的计数值为n2，则数据处理器根据公式g2＝m2×2+n2计算得到像素信号电压的最终量化数值g2。

实施例1

如图4a、图4b、图4c和图4d所示，采用本发明对没有相关双采样(cds)的像素信号电压进行量化(不量化复位信号，cds为对像素复位电压和像素信号电压的差值进行量化)。像素信号被置于比较器的输入端，斜坡信号被置于比较器的另一端，斜坡信号由t0开始到t4结束。比较器在t1时刻翻转。高位计数使能是利用高速时钟下降沿将比较器翻转点t1到斜坡信号结束点t4之间的时间进行采样后的结果，高位计数使能与高速时钟进行“与”操作得到高位计数脉冲，高位计数器对高位计数脉冲进行计数；低位计数使能是利用高速时钟上升沿将比较器翻转点t1到斜坡信号结束点t4之间的时间进行采样后的结果，低位计数使能与高位计数使能经过一些逻辑处理得到低位计数脉冲：当比较器的翻转点落在高速时钟的低电平时，数字逻辑电路会产生一个低位计数脉冲(如图4a和图4c所示)，当比较器翻转点落在高速时钟的高电平上，则不会产生低位计数脉冲(如图4b和图4d所示)；当斜坡信号结束点落在高速时钟的低电平时，数字逻辑电路会产生一个低位计数脉冲(如图4a和图4b所示)，当斜坡信号结束点落在高速时钟的高电平，则不会产生低位计数脉冲(如图4c和图4d所示)。低位计数脉冲出现在比较器翻转点之后的一个高速时钟高电平之内低位计数器需向上计数；而低位计数脉冲出现在斜坡信号结束点之后的一个高速时钟高电平之内低位计数器需向下计数；除此之外不会有低位计数脉冲产生。高位计数脉冲与低位计数脉冲为2倍关系，即数据处理器计算得到的像素的最终量化数值为：m×2+n，m为高位计数器的计数值，n为低位计数器的计数值。

实施例2

如图5a、图5b、图5c和图5d所示，本实施例与实施例1不同之处在于，高位计数使能是利用高速时钟上升沿将比较器翻转点t1到斜坡信号结束点t4之间的时间进行采样后的结果，低位计数使能是利用高速时钟下降沿将比较器翻转点t1到斜坡信号结束点t4之间的时间进行采样后的结果。低位计数脉冲出现在比较器翻转点之后的一个高速时钟高电平之内低位计数器需向下计数；而低位计数脉冲出现在斜坡信号结束点之后的一个高速时钟高电平之内低位计数器需向上计数。

实施例3

如图6a、图6b、图6c和图6d所示，采用本发明对没有相关双采样(cds)的像素信号电压进行量化(不量化复位信号，cds为对像素复位电压和像素信号电压的差值进行量化)。像素信号被置于比较器的输入端，斜坡信号被置于比较器的另一端，斜坡信号由t0开始到t4结束。比较器在t1时刻翻转。高位计数使能是利用高速时钟下降沿将比较器翻转点t1到斜坡信号结束点t4之间的时间进行采样后的结果，高位计数使能与高速时钟进行“与”操作得到高位计数脉冲；低位计数使能是利用高速时钟上升沿将比较器翻转点t1到斜坡信号结束点t4之间的时间进行采样后的结果。低位计数使能与高位计数使能经过一些逻辑处理得到低位计数脉冲：当比较器的翻转点落在时钟的低电平时，数字逻辑电路会产生一个低位计数脉冲(如图6a和图6d所示)，当比较器翻转点落在高速时钟的高电平上，则不会产生低位计数脉冲(如图6b和图6c所示)；当斜坡信号结束点落在高速时钟的高电平时，数字逻辑电路会产生一个低位计数脉冲(如图6c和6d所示)，当斜坡信号结束点落在高速时钟的低电平，则不会产生低位计数脉冲(如图6a和图6b所示)。低位计数脉冲只可能出现在比较器翻转点之后的一个高速时钟高电平之内和斜坡信号结束点之后的一个高速时钟低电平之内。只要有低位计数脉冲出现，低位计数器就向上计数。高位计数脉冲与低位计数脉冲为2倍关系，即数据处理器计算得到的像素的最终量化数值为：m×2+n，m为高位计数器的计数值，n为低位计数器的计数值。

实施例4

如图7a、图7b、图7c和图7d所示，本实施例与实施例3不同之处在于，高位计数使能是利用高速时钟上升沿将比较器翻转点t1到斜坡信号结束点t4之间的时间进行采样后的结果，低位计数使能是利用高速时钟下降沿将比较器翻转点t1到斜坡信号结束点t4之间的时间进行采样后的结果。当比较器的翻转点落在高速时钟的低电平时，数字逻辑电路不会产生低位计数脉冲，当比较器翻转点落在高速时钟的高电平上，则会产生一个低位计数脉冲；当斜坡信号结束点落在高速时钟的低电平时，数字逻辑电路会产生一个低位计数脉冲，当斜坡信号结束点落在高速时钟的高电平，则不会产生低位计数脉冲。低位计数脉冲只可能出现在比较器翻转点之后的一个高速时钟低电平之内和斜坡信号结束点之后的一个高速时钟高电平之内。只要有低位计数脉冲出现，低位计数器就向上计数。

实施例5

如图8a、图8b、图8c和图8d所示，采用本发明对没有相关双采样(cds)的像素信号电压进行量化(不量化复位信号，cds为对像素复位电压和像素信号电压的差值进行量化)。像素信号被置于比较器的输入端，斜坡信号被置于比较器的另一端，斜坡信号由t0开始到t4结束。比较器在t1时刻翻转。高位计数使能是利用高速时钟下降沿将比较器翻转点t1到斜坡信号结束点t4之间的时间进行采样后的结果，高位计数使能与高速时钟进行“与”操作得到高位计数脉冲；低位计数使能是利用高速时钟上升沿将比较器翻转点t1到斜坡信号结束点t4之间的时间进行采样后的结果，低位计数使能与高位计数使能经过一些逻辑处理得到低位计数脉冲：当比较器的翻转点落在高速时钟的高电平时，数字逻辑电路会产生一个低位计数脉冲(如图8b和图8d所示)，当比较器翻转点落在高速时钟的低电平上，则不会产生低位计数脉冲(如图8a和图8c所示)；当斜坡信号结束点落在高速时钟的高电平时，数字逻辑电路会产生一个低位计数脉冲(如图8c和图8d所示)，当斜坡信号结束点落在高速时钟的低电平，则不会产生低位计数脉冲(如图8a和图8b所示)。低位计数脉冲出现在比较器翻转点之后的一个高速时钟低电平之内需向下计数；而低位计数脉冲出现在斜坡信号结束点之后的一个高速时钟低电平之内需向上计数；除此之外不会有低位计数脉冲出现。高位计数脉冲与低位计数脉冲为2倍关系，即数据处理器计算得到的像素的最终量化数值为：m×2+n，m为高位计数器的计数值，n为低位计数器的计数值。

实施例6

如图9a、图9b、图9c和图9d所示本实施例与实施例5不同之处在于，高位计数使能是利用高速时钟上升沿将比较器翻转点t1到斜坡信号结束点t4之间的时间进行采样后的结果，低位计数使能是利用高速时钟下降沿将比较器翻转点t1到斜坡信号结束点t4之间的时间进行采样后的结果。低位计数脉冲出现在比较器翻转点之后的一个高速时钟低电平之内低位计数器需向上计数；而低位计数脉冲出现在斜坡信号结束点之后的一个高速时钟低电平之内低位计数器需向下计数。

实施例7

如图10a、图10b、图10c和图10d所示，采用本发明对没有相关双采样(cds)的像素信号电压进行量化(不量化复位信号，cds为对像素复位电压和像素信号电压的差值进行量化)。像素信号被置于比较器的输入端，斜坡信号被置于比较器的另一端，斜坡信号由t0开始到t4结束。比较器在t1时刻翻转。高位计数使能是利用高速时钟下降沿将比较器翻转点t1到斜坡信号结束点t4之间的时间进行采样后的结果，高位计数使能与高速时钟进行“与”操作得到高位计数脉冲；低位计数使能是利用高速时钟上升沿将比较器翻转点t1到斜坡信号结束点t4之间的时间进行采样后的结果，低位计数使能与高位计数使能经过一些逻辑处理得到低位计数脉冲：当比较器的翻转点落在高速时钟的高电平时，数字逻辑电路会产生一个低位计数脉冲(如图10b、图10d所示)，当比较器翻转点落在高速时钟的低电平上，则不会产生低位计数脉冲(如图10a、图10c所示)；当斜坡信号结束点落在高速时钟的低电平时，数字逻辑电路会产生一个低位计数脉冲(如图10a、图10b所示)，当斜坡信号结束点落在高速时钟的高电平，则不会产生低位计数脉冲(如图10c、图10d所示)。低位计数脉冲只可能出现在比较器翻转点之后的一个高速时钟低电平之内和斜坡信号结束点之后的一个高速时钟高电平之内。只要有低位计数脉冲出现，低位计数器就向下计数。高位计数脉冲与低位计数脉冲为2倍关系，即数据处理器计算得到的像素的最终量化数值为：m×2+n，m为高位计数器的计数值，n为低位计数器的计数值。

实施例8

如图9a、图9b、图9c和图9d所示，本实施例与实施例7不同之处在于，高位计数使能是利用高速时钟上升沿将比较器翻转点t1到斜坡信号结束点t4之间的时间进行采样后的结果，低位计数使能是利用高速时钟下降沿将比较器翻转点t1到斜坡信号结束点t4之间的时间进行采样后的结果。当比较器的翻转点落在高速时钟的低电平上时，数字逻辑电路产生一个低位计数脉冲，当比较器翻转点落在高速时钟的高电平上时，则不会产生低位计数脉冲；当斜坡信号结束点落在高速时钟的低电平时，数字逻辑电路不会产生低位计数脉冲，当斜坡信号结束点落在高速时钟的高电平时，则会产生一个低位计数脉冲。低位计数脉冲只可能出现在比较器翻转点之后的一个高速时钟的高电平之内和斜坡信号结束点之后的一个高速时钟的低电平之内。只要有低位计数脉冲出现，低位计数器就向下计数。

实施例9

如图12所示，采用本发明对像素复位电压和像素信号电压差值进行量化。在第一次量化过程中，复位电压被放置在比较器的输入端。斜坡信号从t0开始到t4结束，比较器在t1时刻翻转。高位计数器从t3开始向上计数，在t6停止计数；低位计数器根据是否有低位计数脉冲产生以及低位计数脉冲产生的位置决定是否计数及计数方向：图12所示为比较器翻转点和斜坡信号结束点均落在高速时钟的低电平上(其他三种情况不再赘述)，所以两处各有一个低位计数脉冲产生，低位计数器会在比较器翻转点之后的一个高速时钟内向上计数一次，在斜坡信号结束点之后的一个高速时钟内向下计数一次；设此时高位计数器输出的计数值为m1，低位计数器输出的计数值为n1，则数据处理器根据公式g1＝m1×2+n1计算得到像素复位电压的最终量化数值g1。在第二次量化过程中，像素信号被放置在比较器的输入端。斜坡信号从t7开始到t13结束，比较器在t10时刻翻转。高位计数器从t9开始继续向上计数，到t12停止计数。低位计数器根据是否有低位计数脉冲产生以及低位计数脉冲产生的位置决定是否继续计数及计数方向：图12所示为斜坡信号起始点和比较器翻转点均落在高速时钟的低电平上(其他三种情况不再赘述)，所以两处各有一个低位计数脉冲产生，低位计数器会在斜坡信号起始点之后的一个高速时钟内向上计数一次，在比较器翻转点之后的一个高速时钟内向下计数一次。高位计数脉冲与低位计数脉冲为2倍关系，设此时高位计数器输出的计数值为m2，低位计数器输出的计数值为n2，则数据处理器根据公式g2＝m2×2+n2计算得到像素信号电压的最终量化数值g2。

实施例10

如图13所示，采用本发明对像素复位电压和像素信号电压差值进行量化。在第一次量化过程中，复位电压被放置在比较器的输入端。斜坡信号从t0开始到t4结束，比较器在t1时刻翻转。高位计数器从t3开始向上计数，在t5停止计数；低位计数器根据是否有低位计数脉冲产生以及低位计数脉冲产生的位置决定是否计数及计数方向：图13所示为比较器翻转点落在高速时钟的低电平上，斜坡信号结束点落在高速时钟的高电平上(其他三种情况不再赘述)，所以两处各有一个低位计数脉冲产生，低位计数器会在比较器翻转点和斜坡信号结束点之后的一个高速时钟内各向上计数一次；设此时高位计数器输出的计数值为m1，低位计数器输出的计数值为n1，则数据处理器根据公式g1＝m1×2+n1计算得到像素复位电压的最终量化数值g1。在第二次量化过程中，像素信号被放置在比较器的输入端。斜坡信号从t7开始到t13结束，比较器在t10时刻翻转。高位计数器从t9开始继续向上计数，到t11停止计数。低位计数器根据是否有低位计数脉冲产生以及低位计数脉冲产生的位置决定是否继续计数及计数方向：图13所示为斜坡信号起始点落在高速时钟的低电平上，比较器翻转点落在高速时钟的高电平上(其他三种情况不再赘述)，所以两处各有一个低位计数脉冲产生，低位计数器会在斜坡信号起始点和比较器翻转点之后的一个高速时钟内各向上计数一次。高位计数脉冲与低位计数脉冲为2倍关系，设此时高位计数器输出的计数值为m2，低位计数器输出的计数值为n2，则数据处理器根据公式g2＝m2×2+n2计算得到像素信号电压的最终量化数值g2。

实施例11

如图14所示，采用本发明对像素复位电压和信号电压差值进行量化。在第一次量化过程中，复位电压被放置在比较器的输入端。斜坡信号从t0开始到t4结束，比较器在t1时刻翻转。高位计数器从t2开始向上计数，在t5停止计数；低位计数器根据是否有低位计数脉冲产生以及低位计数脉冲产生的位置决定是否计数及计数方向：图14所示为比较器翻转点和斜坡信号点均落在高速时钟的高电平上(其他三种情况不再赘述)，所以两处各有一个低位脉冲产生，低位计数器会在比较器翻转点之后的一个高速时钟内向下计数一次，在斜坡信号点之后的一个高速时钟内向上计数一次；设此时高位计数器输出的计数值为m1，低位计数器输出的计数值为n1，则数据处理器根据公式g1＝m1×2+n1计算得到像素复位电压的最终量化数值g1。在第二次量化过程中，像素信号被放置在比较器的输入端。斜坡信号从t7开始到t13结束，比较器在t10时刻翻转。高位计数器从t8开始继续向上计数，到t11停止计数。低位计数器根据是否有低位计数脉冲产生以及低位计数脉冲产生的位置决定是否继续计数及计数方向：图14所示为斜坡信号起始点和比较器翻转点均落在高速时钟的高电平上(其他三种情况不再赘述)，所以两处各有一个低位计数脉冲产生，低位计数器会在斜坡信号起始点之后的一个高速时钟内向下计数一次，在比较器翻转点之后的一个高速时钟内向上计数一次。高位计数脉冲与低位计数脉冲为2倍关系，设此时高位计数器输出的计数值为m2，低位计数器输出的计数值为n2，则数据处理器根据公式g2＝m2×2+n2计算得到像素信号电压的最终量化数值g2。

实施例12

如图15所示，采用本发明对像素复位电压和信号电压差值进行量化。在第一次量化过程中，复位电压被放置在比较器的输入端。斜坡信号从t0开始到t4结束，比较器在t1时刻翻转。高位计数器从t2开始向上计数，在t6停止计数；低位计数器根据是否有低位计数脉冲产生以及低位计数脉冲产生的位置决定是否计数及计数方向：图15所示为比较器翻转点落在高速时钟的高电平上，斜坡信号结束点落在高速时钟的低电平上(其他三种情况不再赘述)，所以两处各有一个计数脉冲产生，低位计数器会在比较器翻转点和斜坡信号结束点之后的一个高速时钟内各向下计数一次；设此时高位计数器输出的计数值为m1，低位计数器输出的计数值为n1，则数据处理器根据公式g1＝m1×2+n1计算得到像素复位电压的最终量化数值g1。在第二次量化过程中，像素信号被放置在比较器的输入端。斜坡信号从t7开始到t13结束，比较器在t10时刻翻转。高位计数器从t8开始继续向上计数，到t12停止计数。低位计数器根据是否有低位计数脉冲产生以及低位计数脉冲产生的位置决定是否继续计数及计数方向：图15所示为斜坡信号起始点落在高速时钟的高电平上，比较器翻转点落在高速时钟的低电平上(其他三种情况不再赘述)，所以两处各有一个低位计数脉冲产生，低位计数器会在斜坡信号起始点和比较器翻转点之后的一个高速时钟内各向下计数一次。高位计数脉冲与低位计数脉冲为2倍关系，设此时高位计数器输出的计数值为m2，低位计数器输出的计数值为n2，则数据处理器根据公式g2＝m2×2+n2计算得到像素信号电压的最终量化数值g2。

本发明用于一种固态图像传感器中，它主要用于将图像传感器像素阵列中的模拟信号量化为数字信号。图像传感器中的像素将光信号转换为模拟电信号，这些信号能够通过一些模拟和数字信号处理来实现各式各样的功能。本发明提供了一种新的斜坡模数转换方法，对于n位的模数转换器，该计数方式可以将模数转换时间都减小为传统结构的1/2。